SU1168949A1 - Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом - Google Patents
Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом Download PDFInfo
- Publication number
- SU1168949A1 SU1168949A1 SU843711289A SU3711289A SU1168949A1 SU 1168949 A1 SU1168949 A1 SU 1168949A1 SU 843711289 A SU843711289 A SU 843711289A SU 3711289 A SU3711289 A SU 3711289A SU 1168949 A1 SU1168949 A1 SU 1168949A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control unit
- signal
- generator
- Prior art date
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ЛИКВИДАЦИИ СБОЕВ В БЛОКЕ УПРАВЛЕНИЯ ОБЪЕКТОМ, содержащее триггер ошибки, формирователь длительности сигнала, элемент ИЛИ, элемент И, причем входы элемента ИЛИ соединены с выходами контролируемого блока управлени объектом, выход элемента ИЛИ соединен с входом формировател длительности сигнала , отличающеес тем, что, с целью повышени достоверности контрол , в устройство введены генератор тактовых импульсов, элемент НЕ, формирователь сигнала сброса, причем выход формировател длительности сигнала соединен с входом установки триггера ошибки, выход генератора тактовых импульсов соединен с первым входом элемента И и с входом элемента НЕ, выход которого соединен с входом синхронизации триггера ошибки, информационный вход которого соединен с шиной нулевого потенциала, инверсный выход которого соединен с вторым входом элемента И, выход которого соединен с входом формировател сигнала i сброса, выход которого соединен с входом сброса контролируемого блока управлени (Л объектом.
Description
Изобретение относитс к устройствам защиты от сбоев микро-ЭВМ и микроконтроллеров , и может быть использовано дл автоматизированного восстановлени после сбоев нормального функционировани устройств управлени , в основу которых положена программируема техника. Цель изобретени - повышение достоверности контрол . На фиг. 1 приведена блок схема устройства; на фиг. 2 - диаграмма его работы . Устройство содержит блок управлени , выполненный на основе микро-ЭВМ, состо щую из процессора 1, запоминающего устройства 2, устройства 3 ввода-вывода, объект 4 управлени , элемент ИЛИ 5, формирователь 6 длительности сигнала, формирователь 7 сигнала сброса, генератор 8 тактовых импульсов, триггер 9. ошибки, элемент НЕ 10, элемент И 11. Устройство работает следующим образом . В услови х нормальной работы (сбой отсутствует ) блок управлени объектом выполн ет программу по одному из п возможных циклов работы, при этом на объект 4 управлени с информационных выходов блока управлени поступает один или несколько сигналов управлени (например, печать информации с помощью электропищущей машинки). Одновременно эти же сигналы поступают на входы элемента ИЛИ 5 (фиг. 2в). Выходной сигнал этого элемента формируетс формирователем 6 длительного сигнала и поступает на вход установки триггера 9 ошибки, на инверсном выходе которого устанавливаетс нулевой уровень (фиг. 26), запирающий по первому входу элемент И 11. Поэтому сигнал с генератора 8 импульсов (фиг. 2а) не проходит на выход элемента И 1 1 и сигнал сброса не формируетс . При этом возможен переход на другой режим работы (например, запрос очередной порции информации). Эти процессы могут многократно повтор тьс , смен один дру49 гого. Основное требование к периоду следовани сигналов на входах элемента ИЛИ 5 заключаетс в том, что он не должен превышать периода Т следовани импульсов от генератора 8 импульсов (фиг. 2а). Импульсы от генератора 8 импульсов через элемент НЕ 10 поступают на вход синхронизации триггера 9 ошибки, информационный вход которого соединен с щиной нулевого потенциала. Таким образом, триггер 9 ошибки переходит в единичное состо ние по переднему фронту импульсов с выхода формировател 6 длительности сигналов при нормальной работе. В устройстве управлени объектом из-за отсутстви синхронизма между сигналами генератора 8 импульсов и сигналами с выхода формировател 6 длительности сигнала возможна ситуаци , при которой эти сигналы одновременно воздействуют на соответствующие входы триггера 9 ошибки, поэтому дл устранени ложного сброса сигнал с выхода формировател 6 длительности сигнала идет на вход установки триггера 9 ошибки. Основное требование к длительности сигнала на выходе формировател 6 длительности сигнала состоит в том, что должна быть обеспечена уверенна установка триггера 9 ошибки в нулевое состо ние, и в то же врем длительность этого сигнала не должна превышать самого минимального периода следовани импульсов на выходе элемента ИЛИ 5. В случае сбо в выполнении программы блоком управлени отсутствуют сигналы на входе объекта 4 управлени и элемента ИЛИ 5, соответственно нет сигнала на входе триггера 9 ошибки. Поэтому разрешающий сигнал на первом входе элемента И 1 1 сохран етс до по влени следующего импульса на выходе генератора 8 тактовых импульсов (фиг. 2г, д). Этот сигнал по вл етс на выходе элемента И 11 (фиг. 2е) и вызывает срабатывание формировател 7 сигнала сброса, который вызывает перезапуск блока управлени .
Claims (1)
- УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ЛИКВИДАЦИИ СБОЕВ В БЛОКЕ УПРАВЛЕНИЯ ОБЪЕКТОМ, содержащее триггер ошибки, формирователь длительности сигнала, элемент ИЛИ, элемент И, причем входы элемента ИЛИ соединены с выходами контролируемого блока управле-Фиг.1 ния объектом, выход элемента ИЛИ соединен с входом формирователя длительности сигнала, отличающееся тем, что, с целью повышения достоверности контроля, в устройство введены генератор тактовых импульсов, элемент НЕ, формирователь сигнала сброса, причем выход формирователя длительности сигнала соединен с входом установки триггера ошибки, выход генератора тактовых импульсов соединен с первым входом элемента И и с входом элемента НЕ, выход которого соединен с входом синхронизации триггера ошибки, информационный вход которого соединен с' шиной нулевого потенциала, инверсный выход которого соединен с вторым входом элемента И, выход которого соединен с входом формирователя сигнала с сброса, выход которого соединен с входом SB сброса контролируемого блока управления объектом.SU ..„1168949
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843711289A SU1168949A1 (ru) | 1984-01-12 | 1984-01-12 | Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843711289A SU1168949A1 (ru) | 1984-01-12 | 1984-01-12 | Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1168949A1 true SU1168949A1 (ru) | 1985-07-23 |
Family
ID=21107568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843711289A SU1168949A1 (ru) | 1984-01-12 | 1984-01-12 | Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1168949A1 (ru) |
-
1984
- 1984-01-12 SU SU843711289A patent/SU1168949A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4363092, кл. G 06 F 11/14, опублик. 1982. Авторское свидетельство СССР № 714398, кл. G 06 F 11/00, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4566111A (en) | Watchdog timer | |
US4322580A (en) | Clock selection circuit | |
SU1168949A1 (ru) | Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом | |
SU391563A1 (ru) | ||
SU1174929A1 (ru) | Адаптивное резервированное устройство | |
JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
SU1571552A1 (ru) | Устройство дл контрол программных автоматов | |
SU1269098A2 (ru) | Устройство дл программного управлени объектами | |
JP2749994B2 (ja) | 数値制御装置 | |
SU1282155A1 (ru) | Устройство дл статистического моделировани сложных систем | |
SU1096650A1 (ru) | Устройство дл контрол последовательности сигналов | |
SU1175030A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1559347A1 (ru) | Устройство дл контрол микропроцессорной системы | |
SU962913A1 (ru) | Устройство дл фиксации сбоев электронно-вычислительной машины | |
SU1410048A1 (ru) | Устройство сопр жени вычислительной системы | |
SU962958A1 (ru) | Устройство дл обнаружени сбоев синхронизируемой цифровой системы | |
SU1120339A2 (ru) | Устройство дл контрол времени выполнени программ | |
SU1045229A1 (ru) | Устройство дл диагностировани сбоев синхронизируемой цифровой системы | |
JP2774595B2 (ja) | Cpuシステムの動作監視装置 | |
SU940159A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU960826A1 (ru) | Устройство дл контрол цифровых блоков | |
RU2042192C1 (ru) | Устройство для формирования сигналов прерывания при отладке программ | |
SU805319A2 (ru) | Резервированное устройство | |
SU1092723A2 (ru) | Распределитель импульсов |