SU1164890A1 - Device for converting codes - Google Patents

Abstract

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ .КОДОВ, содержащее соединенные после- довательно генератор импульсов, первый элемент И, счетчик импульсов в преобразуемом коде и первый элемент сравнени , второй элемент сравнени , счетчик импульсов в других кодах, выходной, регистр и запо нающий блок, информационный вход которого подключен к входу управлени  устройства , первый выход соединен с первым входом второго элемента сравнени , а второй выход - с информационным . входом счетчика импульсов в других кодах, выход которого подключен к второму входу второго элемента сравнени  и информационному входу выходного регистра, выход которого  вл етс  выходом устройства, о т л и - ч а ю щ е е с-   тем, что, с целью расширени  функциональных возможностей и повышени  помехозащищенности, в него -введены счетчик адреса, триггер-защелка , элемент, задержки, элемент ИЛИ, второй и л-ретий элементы И, три элемента НЕ и входной регистр , информационный вход которого соединен с входом устройства, выход подключен к другому входу первого элемента сравнени , выход которого соединен с первым входом элемента ИЛИ и через первый элемент НЕ с вторым входом первого элемента И и входом элемента задержки., выход .которого подключен к обнул ющим входам счетчика импульсов в преобразуемом коде и счетчика импульсов в других кодах и через второй эле- мент НЕ - к управл ющему входу вход (Л ного регистра, выход второго элемента сравнени  подключен к входу счетчика адреса, второму входу элемента ИЖ и через третий элемент НЕ - к первому входу второго элемента И, второй вход которого соединен с вы- ходом элемента задержки, а выход подключен к обнул нзщему входу триггеCD ра-защелки, выход которого соединен 4; с первым входом третьего элемента И, ОС второй вход которого соединен с таксо товым входом триггера-защелки и подключен к выходу первого элемента И, а выход - к счетному входу счетчика импульсов в других кодах, выход счетчика адреса соединен с адресным входом запоминающего блока, выход элемента ИЛИ подключен к управл ющему входу выходного регистра ., CONVERTING DEVICE .CODES containing connected sequentially pulse generator, the first element AND, the pulse counter in the converted code and the first comparison element, the second comparison element, the pulse counter in other codes, the output, the register and the boot block, whose information input is connected to the control input of the device, the first output is connected to the first input of the second comparison element, and the second output is connected to the information output. the input of the pulse counter in other codes, the output of which is connected to the second input of the second comparison element and the information input of the output register, the output of which is the output of the device, so that, in order to expand the functional capabilities and increase noise immunity, it includes an address counter, a latch trigger, an element, a delay, an OR element, a second and an I-elements, three NOT elements and an input register, whose information input is connected to the device input, the output is connected to another the input of the first comparison element, the output of which is connected to the first input of the OR element and through the first element NOT to the second input of the first element AND and the input of the delay element whose output is connected to the plug-in inputs of the pulse counter in the code being converted and the pulse counter in other codes and through the second element is NOT to the control input of the input (Logo register, the output of the second element of the comparison is connected to the input of the address counter, the second input of the IL element and through the third element NOT to the first input of the second element I, the second the input of which is connected to the output of the delay element, and the output is connected to the input latching trigger trigger latch, whose output is connected to 4; with the first input of the third element, OS, the second input of which is connected to the tax input of the latch trigger and connected to the output of the first element AND, and the output to the counting input of the pulse counter in other codes, the output of the address counter is connected to the address input of the storage unit, output element OR is connected to the control input of the output register.

Description

Изобретение относитс  к .автоматике и вычислительной технике.и может использоватьс  при построении устройств обработки информации в вычислительных устройствах, The invention relates to automation and computing. It can be used in the construction of information processing devices in computing devices.

Известно устройство дл  кодировани  сигналов, содержащее элементы управлени  передачей и элементы управлени  командой, регистры и дешифраторы,выходы которых сое- динены с первыми входами индикаторов и с выходными блоками, а также элементы И, ИЛИ, блок управлени , блок формировани  тактовых импульсов и коммутатор, входы которого подключены к выходам элементов управлени  адресом, а в-ькоды - к вторым входам индикаторов и к входам элементов управлени  командой CJA device for encoding signals is known, which contains transmission control elements and command control elements, registers and decoders, the outputs of which are connected to the first inputs of indicators and output blocks, as well as AND, OR, control block, clock generation unit and switch, the inputs of which are connected to the outputs of the controls of the address, and the codes to the second inputs of the indicators and to the inputs of controls of the command CJ

Однако данное устройство характеризуетс  узкими функциональными возможност ми, так как не обеспечивает получение на выходе информации в различных кодах и возможности смены кода во врем  преобразовани ,However, this device is characterized by narrow functionality, since it does not provide the output of information in different codes and the possibility of changing the code during the conversion,

Наиболее близким к предлагаемому  вл етс  устройство преобразовани  кодов, содержащее соединенные последовательно генератор импульсов первьй элемент И, счетчик импульсов в преобразуемом коде и первый элемент сравнени , второй элемент сравнени , счетчик импульсов в других кодах, выходной регистр и запоминаю щий блок, информационный вход которого подключен к входу управлени  ycтpoйcтвaJ, первьй выход соединен с первым входом второго элемента сравнени , второй выход - с информационным входом счетчика импульсов в других кодах, выход которого подключен к второму входу второго элемента сравнени  и информационному входу выходного регистра, выход которого  вл етс  выходом устройства , а также два соединенных последовательно моностабильных генератора, декодер и. цифровой индика рор C2J. ,The closest to the present invention is a code conversion device comprising a pulse generator first connected in series AND, a pulse counter in the code to be converted and a first comparison element, a second comparison element, a pulse counter in other codes, an output register and a storage unit whose information input is connected to the control input of the device, the first output is connected to the first input of the second comparison element, the second output - to the information input of a pulse counter in other codes, the output of which is It is connected to the second input of the second comparison element and the information input of the output register, the output of which is the output of the device, as well as two monostable generators connected in series, a decoder and. Digital Indication RoR C2J. ,

Однако данное устройство не позвол ет получить измен ющийс  во времени программируемыйкод на выходе устройства, что сужает функциональные возможности, а также характеризуетс  недостаточной помехозащищенностью из-за необходимости прО должительного времени сохранени However, this device does not allow to obtain a time-varying programmable code at the output of the device, which reduces the functionality and also is characterized by insufficient noise immunity due to the need for a long

преобразуемого кода на входе устройства .convertible code at the input of the device.

Цель изобретени  - расширение функциональных возможностей и повышение помехозащищенности.The purpose of the invention is to enhance the functionality and increase the noise immunity.

Поставленна  цель достигаетс  тем, что в устройство преобразовани  кодов, содержаи;ее соединенные последовательно генератор импульсов первый элемент И, счетчик импульсов в преобразуемом коде и первый эле .мент сравнени , второй элемент сравнени , счетчик импульсов в других кодах, выходной регистр и запоминающий блок, информационный вход которого подключен к входу управлени  устройства, первый выход соединен с первым входом второго элемента сравнени , а второй выход - с информационным входом счетчика импульсов в других кодах, выход которого подключен к второму входу второго элемента сравнени  иинформационному входу выходного регистра, выход которого  вл етс  выходом устройств введены счетчик адреса, триггерзащелка , задержки, элемент ИЛИ, второй и третий элементы И, три элемента НЕ и входной регистр, информационный вход которого соединен с входом устройства, выход подключен .к другому входу первого элемента сравнени , выход которого соедин с первым входом элемента ИЛИ и через первый элемент НЕ - с вторым входом первого элемента И и входом элемента задержки, вькод которого подключен к обнул ющим входам счетчика импульсов в преобразуемом коде и счетчика импульсов в других кодах и через второй элемент НЕ к управл кщему входу входного регистра , выход -второго элемента сравнени  подключен к входу счетчика адреса, второму входу элемента ИЛИ и через третий элемент НЕ - к первому входу второго элемента И, второй вход которого соединен с выходом элемента задержки, а выход подключен к обнул ющему входу триггера-защелки , выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с тактовым входом триггеразащелки и подключен к выходу первого элемента И, а выход - к счетному входу счетчика импульсов в других кодах, выход счетчика адреса соедин с адресным входом запоминающего бл ка, выход элемента ИЛИ подключен к управл ющему входу выходного рег ра. На чертеже изображена блок-схема устройства преобразовани  кодов Устройство содержит генератор 1 импульсов,.подключенный к первому входу первого элемента 2 И, выход которого подключен к счетному входу счетчика 3 импульсов в преобразуемом коде, выход которого подклю чен к первому входу первого элемен та 4 сравнени , его второй вход которого соединен с выходом входного регистра 5, вход которого  вл етс  входом устройства, а выход элемента 4 сравнени  соединен через первый элемент 6 НЕ с вторым входом первого элемента 2 И и с входом элемента 7 задержки, выход которого подключен к обнул ющим входам счетчика 3 импульсов в преобразуемом коде и счетчике 8 импульсов в другом коде, а также через второй элемент 9 НЕ - к управл ющему входу входного регистра 5} вход управлени  устройства соеди- иен с информационным входом запоми нающего блока 10, первый выход которого подключен к первому входу второго элемента 11 сравнени , а второй выход - к информационному входу счетчика 8 импульсов в других кодах, выход которого соединен с вторым входом второго элемента 1 1 сравнени , выход которого со динен с входом счетчика 12 адреса, выход которого подключен к адресному входу запоминающего блока 10; выход второго элемента 11 сравнени  через третий элемент 13 НЕ сое динен с первым входом второго эле мента 14 И, второй вход которого подключен к выходу элемента 7 задержки , а выход соединен с обнул ю щим входом триггера-защелки 15, вы ход которого подключен к первому входу третьего элемента 16 И; тактовый вход триггера-защелки 15 сое динен с выходом первого элемента 2 И и вторым входом третьего элемента 16 И, выход которого подключен к счетному входу счетчика 8 импульсов в другом коде, выход которого соединен с информационным входом выходного регистра 17, выход которого  вл етс  выходом уст- ройства, а .к управл ющему входу подключен выход элемента 18 ИЛИ, выходы которого.соединены с выходами первого 4 и второго 11 элементов сравнени .; Устройство преобразовани  кодов работает следующим образом. В начальный момент регистры 5 и 17 и счетчики 3 и 8 обнулены и на выходе элемента 4 сравнени  сформирован сигнал разрешени  записи, который .запрещает прохождение импульсов генератора 1 через элемент 2 И, а также, проход  через элемент 6 НЕ, элемент 7 задержки и элемент 9 НЕ разрешает запись кода, подлежащего преобразованию , во входной регистр 5, который запоминает поступающий код. При этом на выходе элемента 4 сравнени  снимаетс  сигнал разрещени  записи и сигналы с генератора 1 проход т через элемент 2 И на счетный вход счетчика 3, тактовый вход триггера-защелки 15 и на вход элемента 16 И. По заднему фронту импульса триггер-защелка 15 переключаетс  и разрешает прохождение сигналов от генератора 1 импульсов через элемент 16 И на счетный вход счетчика 8, Счетчик 3 отображает подсчитываемые импульсы в преобразуемом коде, а счетчик 8подсчитывает.те же импульсы согласно программе, занесенной в запоминанлций блок 10. Счетчик 8 подсчитывает импульсы до тех пор, пока его состо ние не совпадает с кодом, поступак цим на вход элемента 11 сравнени  с выхода запоминающего блока 10. При этом сигнал с выхода элемента 11 сравнени  разрешает запись кода с выхода счетчика 8 в выходной регистр 17, обнул ет триггер-защелку 15 и переключает счетчик 12 адреса, который выбирает новый адрес в запоминающем блоке 10 с новыми параметрами счета дл  счетчика 8 и новым кодом, поступаюищм на элемент 11 сравнени . Следующим импульсом, поступающим с генератора 1, переключаетс  триггер-защелка 15 и далее цикл работы повтор етс  до тех пор, пока код на выходе счетчика 3 не совпадет с кодом, записанным во входном регистре 5. При этом сигнал разрешени  записи с выхода элемента 4 сравнени  поступает на элемент 2 И, запреща  тем caNibiM прохождение импульсов с генератора I,The goal is achieved by the fact that, in a code conversion device, containing its first pulse element AND connected in series, the pulse counter in the code to be converted and the first comparison element, the second comparison element, the pulse counter in other codes, the output register and the storage unit, the information input of which is connected to the control input of the device, the first output is connected to the first input of the second comparison element, and the second output is connected to the information input of the pulse counter in other codes, the output cat The op is connected to the second input of the second comparison element and the information input of the output register, the output of which is the output of devices, the address counter, trigger, delay, OR, second and third AND elements, three NOT elements and the input register, whose information input is connected to the device input , the output is connected to another input of the first comparison element, the output of which is connected to the first input of the OR element and through the first element NOT to the second input of the first AND element and the input of the delay element, code to that is connected to the zero inputs of the pulse counter in the converted code and the pulse counter in other codes and through the second element NOT to the control input of the input register, the output of the second comparison element is connected to the input of the address counter, the second input of the OR element and through the third element NOT - to the first input of the second element And, the second input of which is connected to the output of the delay element, and the output is connected to the embedment of the trigger latch, the output of which is connected to the first input of the third element And, the second input of which union of a clock input triggerazaschelki and connected to the output of the first AND gate, and an output - to the count input of the pulse counter in the other codes, the address counter output coupled to the address input of the memory Single plaques, output of OR element connected to the control input of the output pa reg. The drawing shows a block diagram of a code conversion device. The device comprises a pulse generator 1, connected to the first input of the first element 2, whose output is connected to the counting input of the counter of 3 pulses in the code being converted, the output of which is connected to the first input of the first element 4 of the comparison whose second input is connected to the output of input register 5, whose input is the input of the device, and the output of the comparison element 4 is connected through the first element 6 NOT to the second input of the first element 2 AND and to the input of element 7 delay, the output of which is connected to the zero inputs of the counter 3 pulses in the converted code and the counter 8 pulses in another code, as well as through the second element 9 NOT to the control input of the input register 5} the control input of the device is connected to the information input of the memory unit 10, the first output of which is connected to the first input of the second comparison element 11, and the second output to the information input of the pulse counter 8 in other codes, the output of which is connected to the second input of the second comparison element 1 1, the output of which nen to the input address counter 12, whose output is connected to the address input of the memory unit 10; the output of the second comparison element 11 is not connected via the third element 13 to the first input of the second element 14 I, the second input of which is connected to the output of the delay element 7, and the output is connected to the zeroed inlet of the latch 15, the output connected to the first the input of the third element 16 And; the trigger input of the latch 15 is connected to the output of the first element 2 I and the second input of the third element 16 AND whose output is connected to the counting input of the counter 8 pulses in another code whose output is connected to the information input of the output register 17 whose output is output the device, and a control input is connected to the output of the OR element 18, the outputs of which are connected to the outputs of the first 4 and second 11 comparison elements; The code conversion device operates as follows. At the initial moment, registers 5 and 17 and counters 3 and 8 are reset to zero and the output of the comparison element 4 generates a write enable signal that prevents the generator 1 pulses from passing through element 2 AND, as well as passing through element 6 NOT, delay element 7 and element 9 DOES NOT allow writing the code to be converted into the input register 5, which stores the incoming code. At the output of the comparison element 4, the recording resolution signal is removed and the signals from the generator 1 pass through the element 2 And to the counting input of the counter 3, the clock input of the latch trigger 15 and to the input of the element 16 I. On the falling edge of the pulse, the trigger-latch 15 switches and allows the passage of signals from the pulse generator 1 through element 16 to the counting input of counter 8, Counter 3 displays the counted pulses in the code being converted, and counter 8 counts the same pulses according to the program stored in block 10 block. Counter 8 counts the pulses until its state coincides with the code received by the input of the comparison element 11 from the output of the storage unit 10. The signal from the output of the comparison element 11 allows the code from the output of the counter 8 to be written to the output register 17, zeroed trigger latch 15 and switches the address counter 12, which selects the new address in the storage unit 10 with the new counting parameters for the counter 8 and the new code, arriving at the comparison element 11. The next impulse coming from the generator 1 switches the trigger-latch 15 and then the operation cycle repeats until the code at the output of the counter 3 coincides with the code recorded in the input register 5. At the same time, the write enable signal from the output of the comparison element 4 arrives at the element 2 And, prohibiting the caNibiM passage of pulses from the generator I,

и одновременно разрешает запись кода с выхода счетчика 8 в выходной регистр 17, Кроме того, этот сигнал, проход  через элемент 7 задержки, поступает на обнул ющие входы счетчиков 3 и 8 и триггера-защелки 15 и через элемент 9 НЕ поступает на вход входного регистра 5 у разреша  запись нового кода, подлежащего преобразованию .and at the same time allows the code from the output of the counter 8 to be written to the output register 17. In addition, this signal, passing through the delay element 7, enters the wrapping inputs of the counters 3 and 8 and the latch trigger 15 and through the element 9 does not enter the input of the input register 5 have permission to write a new code to be converted.

Зрем  задержки элемента 7 выбираетс  из услови .The delay of element 7 is chosen from the condition.

. t,, . . t ,,.

где Т - период следовани  импульсов генератора 1; С - врем  задержки элемента 7;where T is the period of the pulse generator 1; C is the delay time of element 7;

врем  записи информации information recording time

Ч во входной 5 или в выходной 17 регистры.H in the input 5 or in the output 17 registers.

Таким образом, благодар  введению входного регистра, трех элементов НЕ двух элементов И, элемента задержки , элемента ИЛИ, счетчика адрес и триггера-защелки с соответствующими св з ми расшир ютс  функциональные возможности устройства преобразовани  кодов за счет обеспечени  возможности вывода на выход устройства кода, измен ющегос  во врем  преобразовани  по заданной программе, Кроме того, повьшаетс  помехозащищенность устройства вследствие отсутстви  зависимости его работы от входных сигналов во врем  преобразовани .Thus, by introducing an input register, three NOT elements of the two AND elements, a delay element, an OR element, an address counter, and a latch trigger with corresponding connections, the functionality of the code conversion device is extended by providing the output of the code to the device output, changing During the conversion according to a given program, in addition, the device noise immunity increases due to the lack of dependence of its operation on the input signals during the conversion.

Claims (1)

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ КОДОВ, содержащее соединенные после- довательно генератор импульсов, первый элемент И, счетчик импульсов в преобразуемом коде и первый элемент сравнения, второй элемент сравнения, счетчик импульсов в других кодах, выходной.регистр и запоминающий блок, информационный вход которого подключен к входу управления устройства, первый выход соединен с первым входом второго элемента сравнения, а второй выход - с информационным . .CODE TRANSFORMING DEVICE containing a pulse generator sequentially connected, a first AND element, a pulse counter in the code to be converted, and a first comparison element, a second comparison element, a pulse counter in other codes, an output register and a memory block, the information input of which is connected to the control input devices, the first output is connected to the first input of the second comparison element, and the second output to the information. . входом счетчика импульсов в других кодах, выход которого подключен к второму входу второго элемента сравнения и информационному входу выходного регистра, выход которого является выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей и повышения помехозащищенности, в него введены счетчик адреса, триггер-защелка, элемент, задержки, элемент ИЛИ, второй и ^третий элементы И, три элемента НЕ и входной регистр, информационный*вход которого соединен с входом устройства, выход подключен к другому.входу первого элемента сравнения, выход которого соединен с первым входом элемента ИЛИ и через первый элемент НЕ с вторым входом первого элемента И и входом элемента задержки., выход которого подключен к обнуляющим входам счетчика импульсов в преобразуемом коде и счетчика импульсов в других кодах и через второй эле— ' мент НЕ - к управляющему входу входного регистра, выход второго элемента сравнения подключен к входу счетчика адреса, второму входу элемента ИЛИ и через третий элемент НЕ - к первому входу второго элемента И, второй вход которого соединен с выходом элемента задержки, а выход подключен к обнуляющему входу триггера-защелки, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с тактовым входом триггера-защелки и подключен к выходу первого элемента И, а выход - к счетному входу счетчика импульсов в других кодах, выход счетчика адреса соединен с адресным входом запоминающего блока, выход элемента ИЛИ подключен к управляющему входу выходного регистра. 'the input of the pulse counter in other codes, the output of which is connected to the second input of the second comparison element and the information input of the output register, the output of which is the output of the device, characterized in that, in order to expand the functionality and increase noise immunity, an address counter is introduced into it, the trigger latch, element, delays, OR element, second and ^ third AND elements, three elements NOT and an input register, the information * input of which is connected to the device input, the output is connected to another input of the first comparison element, the output of which is connected to the first input of the OR element and through the first element NOT to the second input of the first AND element and the input of the delay element., the output of which is connected to the zeroing inputs of the pulse counter in the converted code and the pulse counter in other codes and through the second 'NOT - to the control input of the input register, the output of the second comparison element is connected to the input of the address counter, the second input of the OR element and through the third element is NOT - to the first input of the second AND element, the second input of which is connected to the output of the delay element, and the output is connected to the zeroing input of the trigger-latch, the output of which is connected to the first input of the third element And, the second input of which is connected to the clock input of the trigger-latch and connected to the output of the first element And, and the output to the counting input of the pulse counter in other codes, the output of the address counter is connected to the address input of the storage unit, the output of the OR element is connected to the control input of the output register. '' SU<·, 1164890SU <·, 1164890 I 164890I 164890