SU1162053A1 - Device for correcting single errors and detecting multiple errors - Google Patents

Abstract

1. УСТРОЙСТВО Щ1Я ИСПРАВЛЕНИЯ ОДИНОЧНЫХ И ОБНАРУЖЕНИЯ МНОГОКРАТНЫХ ОШИБОК, содержащее последовательно соединенные накопитель, первьй информационный вход которого  вл етс  входом устройства, и полусумматор , выход которого подключен к второму информационному входу накопител , второй выход которого подключен к информационному входу первого ключа, к первому управл ющему входу которого подключен первый выход блока обнаружени  ошибок,второй выход-которого подключен к первому входу датчика ошибок и к информационному входу второго ключа, управл ющий вход которого объединен с вторым управл ющим входом первого ключа и соединен с первым выходом блока управлени , второй и третий выходы которого подключены соответственно к управл ющему входу накопител  и к второму входу датчика ошибок, причем выходы первого и второго ключей  вл ютс  выходами устройства , отличающеес  тем, что, с целью сокращени .времени обнаружени  ошибок, в него введен вычислитель синдрома, при этом информационный вход вычислител  синдрома объединен с первым информационным входом накопител , к первому и второму управл ющим вхо- . дам вычислител  синдрома подключены соответственно второй и четвертый выходы блока управлени , а выход вычислител  синдрома подключен к первому входу блока обнаружени  ошибок, к второму входу которого подключен выход датчика ошибок, а дополнительный выход блока обнару (/) жени  ошибок подключен к другому входу полусумматора. 2. Устройство по п.1, о т л ичающеес  тем, что датчик ошибок содержит входной ключ и последовательно соединенные первый и второй триггеры, первый полусумматор , третий триггер, второй полусумматор и четвертый триггер, пр мой выход которого подключен к СП информационному входу первого триггера и к вторым входам первогои второго полусзп маторов, выход входного ключа подключен к управл ющим входам первого, второго, третьего и четвертого триггеров, выходы которых  вл ютс  выходами датчика ошибок.1. A device SCH1YA CORRECTION OF SINGLE AND MULTIPLE DETECTION ERROR comprising series-connected drive, first information input of which is an input device, and a half-adder, the output of which is connected to the data input of the second accumulator and the second output of which is connected to the data input of the first switch, the first control The first input of which is connected to the input output of the error detection unit, the second output of which is connected to the first input of the error sensor and to the information input of the second A switch whose control input is combined with the second control input of the first key and connected to the first output of the control unit, the second and third outputs of which are connected respectively to the drive control input and to the second input of the error sensor, the outputs of the first and second keys are outputs a device, characterized in that, in order to reduce the time of error detection, a syndrome calculator is introduced into it, wherein the information input of the syndrome calculator is combined with the first information input of the accumulator, to the first and second control input. The syndrome calculator will supply the second and fourth outputs of the control unit, respectively, and the output of the syndrome calculator is connected to the first input of the error detection unit, to the second input of which the output of the error sensor is connected, and the additional output of the detecting error unit (/) is connected to another half-adder. 2. The device of claim 1, wherein the error sensor contains an input key and the first and second triggers connected in series, the first half-adder, the third trigger, the second half-adder and the fourth trigger, the direct output of which is connected to the SP by the information input of the first the trigger and to the second inputs of the first and second half-open matrices, the output of the input key is connected to the control inputs of the first, second, third and fourth triggers, the outputs of which are the outputs of the error sensor.

Description

Изобретение относитс  к технике св зи, а именно к устройствам дл  обнаружени  и/или предотвращени  ошибсж в прин той информации, а также может быть отнесено к импульс ной технике, а именно к устройствам дл  коррекции ошибок. Цель изобретени  - сокращение времени обнаружени  ошибок. На фиг.1 представлена структурна  электрическа  схема устройства дл  исправлени  одиночных и обнаружени  многократных ошибок , на фиг.2 вариант реализации датчика ошибок. Устройство содержит накопитель 1 полусумматор 2, блок 3 обнаружени  ошибок, первый и второй ключи 4 и 5 датчик 6 ошибок, блок 7 управлени  и вычислитель 8 синдрома, причем датчик 6 ошибок содержит входной ключ первый, второй, третий и четвертьй триггеры 10, 11, 12 и 13 и первый и второй полусутчматоры 14 и 15. Устройство работает следуюпщм образом . Прием комбинации осуществл етс  путем подачи п импульсов сдвига с второго выхода блока 7 управлени  на управл ющий вход накопител  1, в результате чего через .Ц тактов при н та  комбинаци  записана в накопитель 1. Одновременно II импульсов сдвига с второго выхода блока 7 управлени  поступают.на первый управл  щий вход вычислител  8 синдрома, на втором управл ющем входе которого присутствует разрешающий сигнал с четвертого выхода блока 7 управлени , а на информационный выход вычис лител  8 синдрома последовательно поступают символы принимаемой комбинации . В результате через П тактов в вычислителе 8 синдрома будет записан синдром прин той комбинации. Если ошибки в прин той комбинации отсутствуют,то на .первом выходе блока обнаружени  ошибок формируетс  разрешающий сигнал, который поступает на первый управл ю1дий вход первог ключа 4, а на втором выходе - запрещающий сигнал, который поступает на -информационный вход второго ключа 5 и на первый вход датчика 6 ошибок, запрещающий осуществление в нем сдвигов. При подаче на второй управл ющий вход первого ключа 4 разрешающего сигнала с первого выхода блока 7 управлени  информаци  из накопител  1 выдаетс  получателю. Если в прин той комбинацииобнаружены ошибки, то исправление однократной ошибки происходит за п тактов работы, причем на каждом такте осуществл ютс  следуюш;ие операции . С выходов датчика 6 ошибок и вычислител  8 синдрома записанные в нихm-разр дные числа (щ - число проверочных символов в используемом коде) параллельным кодом поступают на входы блока 3 обнаружени  ошибок, где вычисл етс  их поразр дна  сумма по модулю два. Если комбинации, записанные в датчике 6 ошибок и в вычислителе 8 синдрома, совпадают, то формируетс  единичный сигнал, который поступает на второй вход полусумматора 2. В противном случае на второй вход полусумматора 2 поступает нулевой сигнал, который не измен ет значение сигнала на его первом входе. С второго выхода блока 7 управлени  на управл ющий вход накопител  1 ина первый управл ющий вход вычислител  8 синдрома подаетс  импульс сдвига. Чтобы при этом в вычислителе 8 синдрома сдвиг не происходил, на его второй управл ющий вход с четвертого выхода блока 7 управлени  подаетс  запрещающий сигнал. При этом в накопителе 1 происходит сдвиг прин той комбинации и очередной ее символ переписьтаетс  из последней  чейки накопител  1 в первую  чейку без изменени , если на втором входе полусумматора 2 нулевой сигнал, и инвертируетс  при переписывании в противном случае. I С-третьего выхода блока 7 управлени  поступает на второй вход датчика 6 ошибок импульс сдвига. Если одиночна  ошибка еще не исправлена , то в датчике 6 ошибок, происходит сдвиг, в результате чего в первый, второй, третий и четвертый триггеры 10,11,12 и 13 записываетс  синдром одиночной ошибки в том символе, который находитс  в последней (в направлении сдвига)  чейке накопител  1. Если же одиночна  ошибка уже исправлена, то сигналом с второго выхода блока 3 обнаружени  ошибок, поступающим наThe invention relates to communication technology, namely, devices for detecting and / or preventing errors in the received information, and can also be attributed to a pulse technique, namely, devices for error correction. The purpose of the invention is to reduce the time of error detection. Fig. 1 shows the structural electrical circuit of the device for correcting single errors and detecting multiple errors; Fig. 2 shows an embodiment of an error sensor. The device contains a drive 1 half-adder 2, an error detection block 3, the first and second keys 4 and 5 sensor 6 errors, control block 7 and the syndrome calculator 8, with error sensor 6 containing the input key first, second, third and quarter triggers 10, 11, 12 and 13 and the first and second semi-incubators 14 and 15. The device operates as follows. The combination is received by applying p pulses from the second output of control unit 7 to the control input of accumulator 1, as a result of which the clock combination at the same combination is written to accumulator 1. Simultaneously, the second shift pulses from the second output of control unit 7 arrive. To the first control input of the calculator 8 syndrome, on the second control input of which there is a resolving signal from the fourth output of the control block 7, and to the information output of the calculator 8 syndrome, the symbols receive successively combination. As a result, the syndrome of the received combination will be recorded in the calculator 8 syndrome after the P cycles. If there are no errors in the received combination, then on the first output of the error detection block, an enabling signal is generated, which is fed to the first control input of the primary key 4, and the second output is a inhibitory signal that goes to the information input of the second key 5 and The first input of the sensor 6 errors, prohibiting the implementation of changes in it. When applying to the second control input the first key 4 of the enabling signal from the first output of the control unit 7, information from the accumulator 1 is provided to the recipient. If errors are detected in the received combination, the correction of a one-time error occurs during the n cycles of operation, and the following operations are performed on each cycle. From the outputs of the sensor 6 errors and the calculator 8 syndrome recorded in them m-bit numbers (y is the number of check symbols in the code used), the parallel code goes to the inputs of the block 3 error detection, where their modulo two is calculated. If the combinations recorded in the error sensor 6 and in the syndrome calculator 8 coincide, a single signal is generated that goes to the second input of the half adder 2. Otherwise, the second input of the half adder 2 receives a zero signal that does not change the signal value on its first the entrance. From the second output of the control unit 7, the control input of the accumulator 1 and the first control input of the calculator 8 of the syndrome are given a shift pulse. So that the shift in the calculator 8 of the syndrome does not occur, a prohibitive signal is supplied to its second control input from the fourth output of the control unit 7. In this case, in drive 1, the received combination is shifted and its next character is copied from the last cell of accumulator 1 to the first cell without change, if the second input of half adder 2 has a zero signal and is reversed when rewriting otherwise. The I-C of the third output of the control unit 7 is fed to the second input of the sensor 6 of the pulse-shift error. If a single error has not yet been corrected, then a shift occurs in the 6 error sensor, resulting in a first, second, third, and fourth triggers 10,11,12 and 13, a single error syndrome is recorded in the symbol that is in the last (in the direction of shift) to the cell of the accumulator 1. If a single error is already corrected, then the signal from the second output of the error detection unit 3 arriving at

первый вход датчика 6 ошибок, запрещаютс  сдвиги в кодовом фильтре датчика 6 ошибок.The first input of the sensor 6 errors, prohibits shifts in the code filter of the sensor 6 errors.

Перечисленные операции повтор ет у раз, после чего прин та  комбинаци  вновь занимает в накопителе 1 исходное положение, и если оно бьто прин то с одиночной ошибкой то эта ошибка исправлена. После этого с первого выхода блока 7 управлени  поступает импульс на управл ющие входы первого и второго ключей 4 и 5, результатом чего  вл етс  либо вьщача исправленной комбинации через первый ключ 4 на первый выход устройства,если на выходе блока 3 обнаружени  ошибок находитс  единичный потенциал, либо вьщача сигнала Ошибка на второй выход устройства в противном случае. После вьщачи результата обработки прин той комбинации все блоки устройства устанавливаютс  в исходное состо ние.The listed operations are repeated at times, after which the combination is received again in the storage 1 of the initial position, and if it is received with a single error, this error is corrected. Thereafter, from the first output of the control unit 7, a pulse is supplied to the control inputs of the first and second keys 4 and 5, which results in either a corrected combination through the first key 4 to the first output of the device, if the output of the error detection unit 3 is a single potential, or signal error Error at the second output of the device otherwise. After the result of processing the received combination is complete, all blocks of the device are reset.

В отличие от устройства-прототипа в котором исправление одиночной или Unlike the device prototype in which the fix is single or

Пыходна  шинаTire tire

при обнаружении многократной ошибки обрабатываема  комбинаци  перезаписываетс  в накопитель 1 через полусумматор 2 соответственно в среднем П/2 раз или м раз, в предлагаемом устройстве указанна  перезапись осуществл етс  лишь один раз.when a multiple error is detected, the processed combination is rewritten into drive 1 through half-adder 2, respectively, on average P / 2 times or m times, in the proposed device the specified rewriting is performed only once.

Таким образом, дл  предлагаемого устройства врем  обработки прин той комбинации (в числе тактов)Thus, for the proposed device, the processing time of the received combination (in the number of cycles)

ц + 1+п- -112н+2.c + 1 + p - -112n + 2.

ТT

в то врем  как в устройстве-прототипе при исправлении одиночной ошибки в среднемwhile in the prototype device when correcting a single error on average

П + п/2п П/2(и+2),P + n / 2n P / 2 (and + 2),

П4P4

а при обнаружении многократной ошибки .and when a multiple error is detected.

, Тп4 П + h Г) (П+1),, TP4 P + h D) (P + 1),

т.е. быстродействие предлагаемого устройства вьш1е.those. The performance of the proposed device is superior.

28ыходна  шина28 bus output

Ui.1Ui.1

Риг. 2Rig. 2

Claims (2)

1. УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОДИНОЧНЫХ И ОБНАРУЖЕНИЯ МНОГОКРАТНЫХ ОШИБОК, содержащее последовательно соединенные накопитель, первый информационный вход которого является входом устройства, и полусумматор, выход которого подключен к второму информационному входу накопителя, второй выход которого подключен к информационному входу первого ключа, к первому управляющему входу которого подключен первый выход блока обнаружения ошибок,второй выход-которого подключен к первому входу датчика ошибок и к информационному входу второго ключа, управляющий вход которого объединен с вторым управляющим входом первого ключа и соединен с первым выходом блока управления, второй и третий выходы которого подключены соответственно к управляющему входу накопителя и к второму входу датчика ошибок, причем выходы первого и вто рого ключей являются выходами устройства, отличающееся тем, что, с целью сокращения времени обнаружения ошибок, в него введен вычислитель синдрома, при этом информационный вход вычислителя синдрома объединен с первым информационным входом накопителя, к первому и второму управляющим вхо- . дам вычислителя синдрома подключены соответственно второй и четвертый выходы блока управления, а выход вычислителя синдрома подключен к первому входу блока обнаружения ошибок, к второму входу которого подключен выход датчика ошибок, а дополнительный выход блока обнаружения ошибок подключен к другому входу полусумматора.1. DEVICE FOR CORRECTING SINGLE ERRORS AND DETECTING MULTIPLE ERRORS, containing a drive connected in series, the first information input of which is the input of the device, and a half-adder, the output of which is connected to the second information input of the drive, the second output of which is connected to the information input of the first key, to the first control input which is connected to the first output of the error detection unit, the second output of which is connected to the first input of the error sensor and to the information input of the second key, the control input of which is combined with the second control input of the first key and connected to the first output of the control unit, the second and third outputs of which are connected respectively to the control input of the drive and to the second input of the error sensor, the outputs of the first and second keys being device outputs, characterized in that, in order to reduce the time for detecting errors, a syndrome calculator is introduced into it, while the information input of the syndrome calculator is combined with the first information input of the drive, to the first and Tue Roma manager vho-. to the ladies of the syndrome calculator, respectively, the second and fourth outputs of the control unit are connected, and the output of the syndrome calculator is connected to the first input of the error detection unit, the output of the error sensor is connected to its second input, and the additional output of the error detection unit is connected to another input of the half-adder. 2. Устройство по п.1, о т л ичающееся тем, что датчик ошибок содержит входной ключ и последовательно соединенные первый и второй триггеры, первый полусумматор, третий триггер, второй полусумматор и четвертый триггер, прямой выход которого подключен к информационному входу первого триггера и к вторым входам первого' и второго полусумматоров, выход входного ключа подключен к управляющим входам первого, второго, третьего и четвертого триггеров, выходы которых являются выходами датчика ошибок.2. The device according to claim 1, wherein the error sensor comprises an input key and serially connected first and second triggers, a first half adder, a third trigger, a second half adder and a fourth trigger, the direct output of which is connected to the information input of the first trigger and to the second inputs of the first 'and second half-adders, the output of the input key is connected to the control inputs of the first, second, third and fourth triggers, the outputs of which are the outputs of the error sensor. SU ,,„1162053SU ,, „1162053 1 1162053 21 1162053 2