SU1160541A1 - Ecl=type logic element - Google Patents
Ecl=type logic element Download PDFInfo
- Publication number
- SU1160541A1 SU1160541A1 SU833643287A SU3643287A SU1160541A1 SU 1160541 A1 SU1160541 A1 SU 1160541A1 SU 833643287 A SU833643287 A SU 833643287A SU 3643287 A SU3643287 A SU 3643287A SU 1160541 A1 SU1160541 A1 SU 1160541A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- collectors
- emitters
- bus
- resistors
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ЭСЛ-ТИПА, содержащий четыре транзистора , два резистора и генератор тока, эмит-с /J теры первого и второго транзисторов через генератор тока соединены с шиной питани , базы - соответственно с входом и шиной опорного напр жени , коллекторы - соответственно с базами третьего и четвертого транзисторов и соответственно через первый и второй резисторы - с общей шиной, эмиттеры третьего и четвертого транзисторов подключены соответственно к инвертирующему и пр мому выходам, а коллекторы соединены с общей шиной, отличающийс тем, что, с целью уменьшени потребл емой мощности и увеличени быстродействи , дополнительные коллекторы первого и второго транзисторов соединены соответственно с эмиттерами третьего и четвертого транзисторов . (Л Л7 / О5 о ел 72The ECL-TYPE LOGICAL ELEMENT, containing four transistors, two resistors and a current generator, emit-c / J ter of the first and second transistors is connected via a current generator to the power bus, the base, respectively, to the input and the reference voltage, collectors, respectively, to the bases the third and fourth transistors and, respectively, through the first and second resistors - with a common bus, the emitters of the third and fourth transistors are connected respectively to the inverting and forward outputs, and the collectors are connected to a common bus that distinguishes in that, in order to reduce power consumption and increase in speed, additional collectors of the first and second transistors are respectively connected to the emitters of the third and fourth transistors. (L L7 / O5 about ate 72
Description
Изобретение относится к импульсной технике, а именно к эмиттерно-связанным логическим элементам.The invention relates to a pulse technique, namely to emitter-coupled logic elements.
Известен логический элемент ЭСЛ-типа, содержащий четыре транзистора, четыре резистора и генератор тока, эмиттеры первого $ и второго транзисторов через генератор тока соединены с шиной питания, базы — соответственно с входом и шиной опорного напряжения, коллекторы — соответственно с базами третьего и четвертого транзисторов и соответственно через первый и второй резисторы — с общей шиной, эмиттеры третьего и четвертого транзисторов подключены соответственно к инвертирующему и прямому выходам и соответственно через третий и четвертый резисторы — к шине пи, тания, а коллекторы соединены с общей шиной (11.An ESL-type logical element is known that contains four transistors, four resistors and a current generator, the emitters of the first $ and second transistors are connected through a current generator to the power bus, the bases to the input and the reference voltage bus, respectively, and the collectors to the bases of the third and fourth transistors, respectively and accordingly, through the first and second resistors - with a common bus, the emitters of the third and fourth transistors are connected respectively to the inverting and direct outputs and, respectively, through the third and fourth resistors - to the bus pi, tania, and the collectors are connected to a common bus (11.
Недостатком логического элемента яв10 ляется большая потребляемая мощность изза токов, протекающих через третий и чет- 20 вертый резисторы, и низкое быстродействие.A drawback of the logic element is the high power consumption due to the currents flowing through the third and fourth resistors, and the low speed.
Наиболее близким по технической сущ-ности к предлагаемому является логический элемент ЭСЛ-типа, содержащий четыре транзистора, два резистора и три гене ратора тока, эмиттеры первого и второго транзисторов через генератор тока соединены с шиной питания, базы — соответственно с входом и шиной опорного напряжения, коллекторы — соответственно с базами третьего и четвертого транзисторов и со- βθ ответственно через первый и второй резисторы — с общей шиной, эмиттеры третьего и четвертого транзисторов подключены к инвертирующему и прямому выходам и. соответственно через второй и третий генераторы тока — к шине питания, а коллекторы 35 соединены с общей шиной [2].The closest in technical essence to the proposed one is an ESL-type logic element containing four transistors, two resistors and three current generators, emitters of the first and second transistors are connected through the current generator to the power bus, and the bases, respectively, to the input and the reference voltage bus , collectors - respectively, with the bases of the third and fourth transistors and ββ respectively through the first and second resistors - with a common bus, the emitters of the third and fourth transistors are connected to the inverting and direct moves and. respectively, through the second and third current generators - to the power bus, and the collectors 35 are connected to a common bus [2].
Недостатком известного логического элемента ЭСЛ-типа является большая потребляемая мощность и низкое быстродействие из-за наличия второго и третьего генераторов тока и больших паразитных емкостей.A disadvantage of the known ESL-type logic element is the large power consumption and low speed due to the presence of the second and third current generators and large stray capacitances.
Цель изобретения — уменьшение потребляемой мощности и увеличение быстродействия.The purpose of the invention is to reduce power consumption and increase speed.
Поставленная цель достигается- тем, что в логическом элементе ЭСЛ-типа содержа- 45 щем четыре транзистора, два резистора и генератор тока, эмиттеры первого и второго транзисторов через генератор тока соединены с шиной питания, базы — соответственно со входом и шиной опорного напряжения, коллекторы — соответственно с базами тре- 50 тьего и четвертого транзисторов и соответственно через первый и второй резисторы— с общей шиной, эмиттеры третьего и четвертого транзисторов подключены соответственно к инвертирующему и прямому выходам, 55 а коллекторы соединены с общей шиной, дополнительные коллекторы первого и второго транзисторов соединены соответственно с эмиттерами третьего и четвертого транзисторов.This goal is achieved by the fact that in an ESL-type logic element containing 45 transistors, two resistors and a current generator, the emitters of the first and second transistors are connected through the current generator to the power bus, the base to the input and the reference voltage bus, respectively, collectors - respectively with bases tre- tego 50 and fourth transistors respectively through first and second common bus rezistory-, emitters of the third and fourth transistors are connected respectively to the inverting and direct outputs 55 and count projectors connected to the common bus, additional collectors of the first and second transistors are respectively connected to the emitters of the third and fourth transistors.
На чертеже представлена принципиальная схема логического элемента ЭСЛ-типа.The drawing shows a schematic diagram of the logical element of the ESL type.
Логический элемент ЭСЛ-типа содержит первый транзистор 1, эмиттер которого соединен с эмиттером второго транзистора 2 и генератором 3 тока. Первый коллектор первого транзистора 1 соединен с первым резистором 4 и базой третьего транзистора 5, второй коллектор первого транзистора 1 сое-, динен с эмиттером третьего транзистора 5 и инвертирующим выходом 6. Первый коллектор второго транзистора 2 соединен с вторым резистором 7 и базой четвертого транзистора 8, эмиттер четвертого транзистора 8 соединен с вторым коллектором второго транзистора 2 и прямым выходом 9. Первый 4 и второй 7 резисторы и коллекторы третьего 5 и четвертого 8 транзисторов соединены с общей шиной 10, генератор 3 тока соединен с шиной 11 питания, а база второго транзистора 2 с шиной» 12 опорного напряжения. База первого транзистора 1 соединена входом устройства 13.The ESL-type logic element contains a first transistor 1, the emitter of which is connected to the emitter of the second transistor 2 and the current generator 3. The first collector of the first transistor 1 is connected to the first resistor 4 and the base of the third transistor 5, the second collector of the first transistor 1 is connected to the emitter of the third transistor 5 and the inverting output 6. The first collector of the second transistor 2 is connected to the second resistor 7 and the base of the fourth transistor 8 , the emitter of the fourth transistor 8 is connected to the second collector of the second transistor 2 and direct output 9. The first 4 and second 7 resistors and collectors of the third 5 and fourth 8 transistors are connected to a common bus 10, current generator 3 Inonii with power bus 11, and the base of the second transistor 2 to the bus "12 of the reference voltage. The base of the first transistor 1 is connected to the input of the device 13.
В данном элементе вместо генератора стабильного тока 3 может быть использован резистор. Транзисторы η—р— п-типа могут быть заменены на транзисторы р—п—р-типа, при этом изменяется полярность питающего напряжения. К входу данного элемента, для реализации функции ш ИЛИ (т ИЛИ—НЕ), может быть добавлен расширитель по входу.In this element, instead of a stable current generator 3, a resistor can be used. Transistors of η – p – p type can be replaced by transistors of p – p – p type, and the polarity of the supply voltage changes. To the input of this element, to implement the function w OR (t OR — NOT), an input expander can be added.
Устройство работает следующим образом.The device operates as follows.
При отсутствии сигнала на входе устройства 13 ток от генератора 3 тока течет через второй транзистор 2, где часть тока течет с первого коллектора второго транзистора 2 через резистор 7, обеспечивая падение потенциала на,резисторе 7,-а вторая часть тока течет по цепи: второй коллектор второго транзистора 2 — четвертый транзистор 8. При таком распределении токов на инвертирующем выходе 6 устанавливается высокий потенциал, а на прямом выходе 9 — низкий потенциал. При поступлении импульса.на вход 13, по амплитуде больше величины напряжения на шине 12 опорного напряжения, ток от генератора 3 тока переключается, на первый транзистор 1, обеспечивая падение потенциала на резисторе 4, при этом на инвертирующем выходе 6 устанавливается низкий потенциал, а на прямом выходе 9 — высокий потенциал.In the absence of a signal at the input of the device 13, the current from the current generator 3 flows through the second transistor 2, where part of the current flows from the first collector of the second transistor 2 through the resistor 7, providing a potential drop on the resistor 7, and the second part of the current flows through the circuit: the second the collector of the second transistor 2 is the fourth transistor 8. With this current distribution, a high potential is established at the inverting output 6, and a low potential at the direct output 9. When a pulse arrives at input 13, the amplitude is greater than the voltage on the reference voltage bus 12, the current from the current generator 3 is switched to the first transistor 1, providing a potential drop on the resistor 4, while the low potential is set at the inverting output 6, and at direct output 9 - high potential.
Технико-экономический эффект в предлагаемом логическом элементе заключается в уменьшении потребляемой мощности и увеличении быстродействия.The technical and economic effect in the proposed logic element is to reduce power consumption and increase speed.
ВНИИПИ Заказ 3841/53 Тираж 872 ПодписноеВНИИПИ Order 3841/53 Circulation 872 Subscription
Филиал ППП «Патент», г. Ужгород, ул. Проёктная, 4Branch of the PPP "Patent", Uzhhorod, st. Project, 4
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833643287A SU1160541A1 (en) | 1983-09-16 | 1983-09-16 | Ecl=type logic element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833643287A SU1160541A1 (en) | 1983-09-16 | 1983-09-16 | Ecl=type logic element |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1160541A1 true SU1160541A1 (en) | 1985-06-07 |
Family
ID=21082146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833643287A SU1160541A1 (en) | 1983-09-16 | 1983-09-16 | Ecl=type logic element |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1160541A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402013A (en) * | 1993-02-12 | 1995-03-28 | Siemens Aktiengesellschaft | Common mode logic multiplexer configuration |
RU2795286C1 (en) * | 2022-12-20 | 2023-05-02 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" | “exor” logical element |
-
1983
- 1983-09-16 SU SU833643287A patent/SU1160541A1/en active
Non-Patent Citations (1)
Title |
---|
1. Патент US № 3909636, кл. Н 03 К 19/08, 1975. 2. Валиев К. А. Орликовский А. А. Полупроводниковые интегральные схемы пам ти на бипол рных транзисторных структурах. М., «Советское радио, 1979. с. 222 (прототип). * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402013A (en) * | 1993-02-12 | 1995-03-28 | Siemens Aktiengesellschaft | Common mode logic multiplexer configuration |
RU2795286C1 (en) * | 2022-12-20 | 2023-05-02 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" | “exor” logical element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0177278A1 (en) | Emitter coupled logic circuit | |
GB1491059A (en) | Voltage level conversion circuit | |
JPH0773208B2 (en) | Logic circuit | |
GB1367205A (en) | Ternary logic circuits | |
SU1160541A1 (en) | Ecl=type logic element | |
US4287435A (en) | Complementary transistor inverting emitter follower circuit | |
JP2535813B2 (en) | ECL-TTL conversion output circuit | |
SU1152086A1 (en) | Emitter-coupled logic circuit | |
JP2760017B2 (en) | Logic circuit | |
JPH0482319A (en) | Logic circuit | |
SU849489A1 (en) | Logic switching-over element | |
SU1045397A1 (en) | Exclusive or gate | |
SU474916A1 (en) | Pulse Generator | |
US3668437A (en) | Pulse generator apparatus | |
SU617844A1 (en) | Tlec-to-ttl converter | |
SU1451850A1 (en) | Inverter | |
SU1129738A1 (en) | Logic element | |
SU758502A1 (en) | Gated shaper with paraphase ttl-outputs | |
SU1277382A1 (en) | Transistor-transistor logic element | |
JPS60502182A (en) | current switching device | |
SU1160556A1 (en) | Inverter | |
SU756612A1 (en) | Driven multivibrator | |
SU1166296A1 (en) | Logic element | |
SU428556A1 (en) | LOGICAL ELEMENT ON CURRENT SWITCHES | |
SU1275758A1 (en) | Logic element |