SU1141421A1 - Device for determining effective value of signal - Google Patents
Device for determining effective value of signal Download PDFInfo
- Publication number
- SU1141421A1 SU1141421A1 SU833573522A SU3573522A SU1141421A1 SU 1141421 A1 SU1141421 A1 SU 1141421A1 SU 833573522 A SU833573522 A SU 833573522A SU 3573522 A SU3573522 A SU 3573522A SU 1141421 A1 SU1141421 A1 SU 1141421A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- combined
- adder
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ДЕЙСТВУ1ОДЕГО ЗНАЧЕНИЯ СИГНАЛА, содержащее регистратор, блок масшта-, бировани , вход которого вл етс входом устройства, выход блока масштабировани сбединен с первым информационным входом вычислительного блока , второй информационньй вход которого подключен к выходу источника посто нного напр жени , первый и второй управл ющие входы первого вычислительного блока соответственно подключены к первым выходам первой и второй групп выходов генератора псевдослучайных чисел, а вход синхронизации подключен к первому выходу генератора тактовых импульсов, второй выход которого соединен с входом генератора псевдослучайных чисел, отличающийс тем,. что, с целью повышени быстродействи , - в него введены накапливающий сумматор, блок посто нной пам ти, счетчик переноса , первый и второй регистры сдвига , сумматор по модулю два, одноразр дньй сумматор, мультиплексор, триггер переноса, блок извлечени квадратнс го корн и (Пг-1) вычислительных блоков, вторые информационные входы которых объединены и подключены к выходу источника посто нного напр жени , а первые информационные входы объединены и подключены К выходу блока масштабировани , первый и второй управл ющие входы i-го ВЕмислительного блока (где ,..., : W) соответственно подключены KI-M выходам первой и второй групп выходов генератора псевдослучайных чисел, входы синхронизации вьгаислительных блоков, кроме первого, объединены и подклточены к первому выходу генератора тактовых импульсов, выходы 1 пр мого и дополнительного кодов вычислительных блоков соединены с соответствующими входами накапливающего сумматора, выход которого через счетчик переноса соединен с информационным входом первого регистра сдвига, вход записи которого объединен с информационным входом мультиплексора и подключен к первому разр дному выходу блока посто нной пам ти, второй разр дный выход которого соединен с входом1. A DEVICE FOR DETERMINING A SUBSTANCE SIGNAL VALUE ACTIVE, containing a recorder, a scaling unit whose input is a device input, the output of a scaling unit is merged with the first information input of the computing unit, the second information input of which is connected to the output of a constant voltage source, the first and the second control inputs of the first computational block, respectively, are connected to the first outputs of the first and second groups of pseudo-random number generator outputs, and the synchronization input is connected li ne to the first output clock pulse generator, a second output connected to an input of a random number generator, wherein ,. that, in order to increase speed, a accumulating adder, a permanent memory block, a transfer counter, the first and second shift registers, a modulo two, a one-bit adder, a multiplexer, a transfer trigger, a square root extractor and ( PG-1) computing blocks, the second information inputs of which are combined and connected to the output of a DC voltage source, and the first information inputs are combined and connected to the output of the scaling unit, the first and second control inputs of the i-th VEIS KI-M outputs of the first and second groups of pseudo-random number generator outputs, the synchronization inputs of the output blocks, except for the first one, are combined and connected to the first output of the clock generator, outputs 1 of the direct and additional codes of computational units are connected to the corresponding inputs of the accumulating adder, the output of which through the transfer counter is connected to the information input of the first shift register, the input of which is combined with the information the input of the multiplexer and is connected to the first bit output of the permanent memory unit, the second bit output of which is connected to the input
Description
сдвига первого регистра сдвига, входом синхронизации.триггера перенса и входом второго регистра сдвига . выход первого регистра сдвига соединен с первым входом сумматора по модулю два, второй вход которого об единен с управл ющим входом мультиплексора и подключен к третьему разр дному выходу блока посто нной пам ти, адресный вход которого подключен к первому выходу генератора тактовых импульсов, выход сумматора по модулю два соединен с первым входом одноразр дного сумматора, второй и третий входы которого соединены соответственно с выходом младшего разр да второго регистра сдвига и информационным выходом триггера переноса, единичный и нулевой установочные входы которого подключены к соответствующим выходам мультиплексора,выход переноса одноразр дного сумматора соединен с информационным входом триггера, выход одноразр дного .сумматора соеднен с входом старшего разр да второго регистра сдвига, разр дные выходы .которого соединены с соответствующими входами блока извлечени квадратного корн , выход которого соединен с входом регистратора.the shift of the first shift register, the input of the synchronization trigger trigger and the input of the second shift register. the output of the first shift register is connected to the first input of the modulo two adder, the second input of which is connected to the control input of the multiplexer and connected to the third bit output of the fixed memory unit whose address input is connected to the first output of the clock generator, the output of the adder module two is connected to the first input of a one-digit adder, the second and third inputs of which are connected respectively to the low-order output of the second shift register and the information output of the transfer trigger, a single and the zero setting inputs of which are connected to the corresponding outputs of the multiplexer, the transfer output of the single-digit adder is connected to the information input of the trigger, the output of the one-digit accumulator is connected to the input of the higher digit of the second shift register, and the output outputs of which are connected to the corresponding inputs of the square root extraction unit , the output of which is connected to the input of the recorder.
2. Устройство по п.1,;о т л и чающеес тем, что вычисли212. The device according to claim 1,; about t l and so that the calculated 21
тельный блок содержит цифроаналогоBfiiA преобразователь, сумматор, и второй компараторы, элемент НЕ, первую и вторую группы элементов И, выходы которых вл ютс соответственно выходами дополнительного и пр мого кодов блока, первые входы первой группы элементов И объединены и подключены к выходу элемента НЕ вход которого соединен с выходом первого крмпаратора, а вторые входы первой группы элементоы И объединены и вл ютс первым управл ющим входом блока, первые входы второй группы элементов И объединены и под ключены к выходу второго компаратора , а вторые входы второй группы элементов И объединены с входом цифроаналогового преобразовател и вл ютс вторым управл ющим входом блока, первые информационные входы компараторов объединены и вл ютс первым информационным входом блока., второй информационный вход первого компаратора подключен к выходу сумматора, управл ющие входы компараторов объединены и вл ютс входами синхронизации блока, второй информащюнный вход второго компаратора объединен с первым входом сумматора и подключен к выходу цифроаналогового преобразовател , второй вход сумматора вл етс вторым информационным вхоДом блока.The unit contains the digital-analog BfiiA converter, adder, and the second comparators, the element NOT, the first and second groups of elements AND whose outputs are respectively the outputs of the additional and direct block codes, the first inputs of the first group of elements AND are combined and connected to the output of the element NOT whose input The first inputs of the first group of elements are And are combined and are the first control input of the block, the first inputs of the second group of elements And are combined and connected to the output of the second to the second inputs of the second group of elements AND are combined with the input of a digital-to-analog converter and are the second control input of the block, the first information inputs of the comparators are combined and are the first information input of the block. The second information input of the first comparator is connected to the output of the adder, the control inputs the comparators are combined and are the synchronization inputs of the block, the second information input of the second comparator is combined with the first input of the adder and connected to the output of the digital-analogue output The generator, the second input of the adder, is the second information input of the block.
Изобретение относитс к измерительной технике и может быть исполь зовано в производстве радиоэлектрон ной аппаратуры при определении действующего значени сигналов. Известен коррелометрический измеритель действующего значени сигн ла, построенный по автокомпенсацион ной схеме с цифроаналоговым преобра зователем и источником опорного напр жени в обратной св зи, содержащей формирователь опорного переменного напр жени , запоминаюпщй элемент , масштабный преобразователь, устройства сравнени , устройство уравновешивани и измерительньй орган l . Подобные измерители сложны, обладают относительно большой погрешностью на инфранизких и радиочастотах . Наиболее близким по технической сущности к предлагаемому вл етс коррелометрический цифровой измеритель действующего значени .сигнала, % содержащий входное устройство, источник посто нного напр жени , генератор псевдослучайных чисел, генератор тактовых импульсов, квантователь , регистрирующее устройство, причем вход измерител соединен с входом входного устройства, выход которого соединен с первым входом . квантовател , второй вход которого соединен с выходом источника посто нного напр жени ; третий вход квантовател соединен с первым выходом первой группы выходов генераторов псевдослучайных чисел, четвертый вход квантовател соединен с вторым выходом первой группы выходов генера . тора псевдослучайных чисел,п тый вход квайтовател соединен с первым выходом генератора тактовых импульсов, второй выход которого соединен с входом генератора псевдослучайных чисел , квантователь, содержащий цифроаналоговьй преобразователь, аналоговьй сумматор, первьш и второй компараторы , логический инвертор, первую и вторую группу вентилей, причем третий вход квантовател соединен с первыми входами первой группы вентилей, четвертый вход квантовател соединен с первыми входами второй группы вентилей и входами цифроаналогового преобразовател , выход которого соединен с первым входом второго компаратора и первым входом аналого-цифрового сумматора, вто рой вход которого соединён с вторым входом квантовател , выход аналогового сумматора соединен с первым вхо дом первого компаратора, выход которого через логический инвертор соединен с вторым входом первой группы вентилей, первый вход квантовател соединен с вторыми входами первого и второго компараторов, третьи входы соединены с п тым входом квантовател , выход второго компаратора соединен с вторым входом второй группы вентилей, а .выходы первой и второй групп вентилей соединены с первым и вторым выходами квантовате л 2 . , Недостатком известного устройств вл етс низкое быстродействие. Сиг нал, пропорциональный квадрату вход ного сигнала, поступает в решающий блок, которьй проводит операции равновесного усреднени , нормировани и извлечени квадратного корн , что соответствует обработке сигнала с помощью пр молинейной весовой функции (ПВФ). Модуль спектра ПВФ описываетс известной функцией отсчетов JqOco}UlciCi)l.J. О) При вычислении эффективного значени например, гармонического сигнала 214 X (t) А S incjt после возведени в квадрат а,,х h-coi52cj-t x4tV-A( необходимо подавл ть помеху двойной частоты. Погрешность описываетс в худшем случае огибающей функции отсчетов ,) Из последнего выражени при заданной погрешности врем измерени Т равно Ti( Второй фактор, ограничивающий быстродействие известного устройства - необходимое количество сравнений дл достижени заданной погрешности 8 . Дл достижени заданной погрешности необходимо провести некоторое числр N сравнений. Концентраци взаимной независимости погрешностей квантовани последовательных отсчетов приводит к результату, определ емому центральной предельной теоремой теории веро тностей - закон распределени стремитс к нормальному, а погрешность 8 дл N сравнений составл ет ,/N, S, - среднеквадратическое отклонение одного сравнени . Врем Т , необходимое дл получени заданной погрешности , равно ,(4) где -t - врем одного сравнени . Цель изобретени - повышение быстродействи при заданной погрешности измерени . Указанна цель достигаетс тем, что в устройство дл определени действующего значени сигнала, содержащее регистратор, блок масштабировани , вход которого вл етс входом устройства, выход блока масштабировани соединен с первым информационньи входом первого вычислительного блока, второй информационньй вход которого подключен к выходу источника посто нного напр жени , первьй и второй управл юпще входы первого вычислительного блока соответственно подключены к первым выходам первой и второй групп выходов генератора псевдослучайных чисел, a вход синхронизации подключен к первому выходу генератора тактовых импульсов, второй выход Которого соединен с входом генерато ра псевдослучайных чисел,введены накапливающий сумматор, блок посто нной пам ти, счетчик переноса, пер вый и второй регистры сдвига, сумматор по модулю два, одноразр дный cyJkiMaTop, мультиплексор, триггер переноса, блок извлечени квадрат- ного корн и (т-1) вычислительных блоков, вторые информационные входы которых объединены и подключены к выходу источника посто нного напр жени , а первые информационные входы объединены и подключены к выходу блока масштабировани , первый и. второй управл ющие вхоДы -го вычислительного блока (где -i 2,.,., Vn) соответственно подключены к -м выходам первой и второй групп выходов генератора псевдослучайных чисел , входы синхронизации вычислительных блоков, кроме первого, объединены и подключены к первому выходу генератора тактовых импульсов вьрсоды пр мого и дополнительного кодов вычислительных блоков соединены с соответствующими входами на капливающего сумматора, выход кото рого через счетчик переноса соединен с информационным входом первого регистра сдвига, вход записи ко торого объединен с информационным входом мультиплексора и подлючен к первому разр дному выходу блока посто нной пам ти, второй разр дны выход которого соединен .с входом сдвига первого регистра сдвига, входом синхронизации триггера пере носа и входом второго регистра сдвига, выход первого регистра сдвига соединен с первым входом су матора по модулю два, второ вход которого объединен с управл ющим входом мультиплексора и подключен к третьему разр дному выходу блока посто нной пам ти, адресный вход которого подключен к первому выход генератора тактовых импульсов, выход сумматора по модулю два соединен с первым входом одноразр дного сумматора, второй и третий входы которого соединены соответственно выходом младшего разр да второго регистра сдвига и информационным выходом триггера переноса, единич1 6 ный и нулевой установочные входы которого подключены к соответствующим выходам мультиплексора, вькод , переноса одноразр дного сумматора соединен с информационным входом триггера, выход одноразр дного сумматора соединен с входом старшего разр да второго регистра сдвига, разр дные выходы которого соединены с соответствуюшлми входами блока извлечени квадратного корн , выход которого соединен с входом регистратора . Вычислительный блок содержит цифроаналоговьй преобразователь, сумматор , первый и второй компара торы, элемент НЕ, первую и вторую группы элементов И, выходы которых вл ютс соответственно выходами дополнительного и пр мого кодов блока, первые входы первой группы элементов И объединены и подключены к выходу элемента НЕ, вход которого соединен с выходом первого компаратора,а вторые входы первой группы элементов И объединены и вл ютс первым управл ющим входом блока, первые входы второй группы элементов И объединены и подключены к выходу второго крмпаратора , а вторые входы второй группы элементов И объединены с входом цифдрраналогового преобразовател и в .л ютс вторым управл ющим входом блока , первые информационные входы компараторов объединены и вл ютс первым информационным входом блока, второй информационный вход первого компаратора подключен к выходу сумматора , управл ющие входы компараторов объединены и вл ютс входом синхронизации блока, второй информационньй вход второго- компаратора объединен с первым входом сумматора и подключен к выходу цифроаналОгового преобразовател , второй вход сумматора вл етс вторым информационным входом блока. На фиг,1 представлена блок-схема устройства; на фиг.2 - функци передачи информации в устройстве; на фиг,3 - весова функци ; на фиг.4 компоненты весовой функции; на фиг.5 - спектры компонентов весовой функции. Устройство (фиг,1) содержит источ-: ник 1 посто нного напр жени , генератор2 псевдослучайных чисел, генеатор 3 тактовых импульсов, блок 4 масштабировани , вычислительные бло ки , сумматор 6, счетчик 7 переноса , первый регистр 8 сдвига, бл 9 посто нной пам ти, сумматор 10 по модулю два, мультиплексор 11, одноразр дный сумматор 12, триггер 13 п реноса, второй регистр 14 сдвига, блок 15 извлечени квадратного корн , регистратор 16. Вычислительный блок 5 содержит сумматор 17, цифроаналоговый преобразователь 18, первый 19 и второй 20 компараторы элемент НЕ 21, первую и вторую группы элементов И 22 и И 23. Источник 1 посто нного напр жени предназначен дл формировани посто нного напр жени минус q. Генератор 2 псевдослучайных чисел (ПТЧ) предназначен дл формировани m групп псевдослучайных последовательностей . Выходные сигналы ГПЧ представл ют собой пр мые и дополнительные (,) параллельные коды псевдослучайных чисел ЗJ. Генератор 3 тактовых импульсов фор ирует импульсы, сдвинутые один относительно другого на 180 . Вычислительный блок 5 предназначен дл формировани вспомогательных сигналов и сравнени выходного сигнала блока 4 масштабировани и вспомогательных сигналов с сумматора 17 и цифроаналогового преобразовател 18 с последующей обработкой результатов сравнени на группа элементов И 22 и И 23. Цифроаналоговый преобразователь 18 вьтислительного блока формирует псевдослучайные последовательности Группы элементов И 22 и И 23 вы числительного блока выполн ют умножение соответственно дополнительных (1-) и пр мых (j.) псевдослучайных чисел и сигналов с выходов .соответствующих компараторов 19 и 2 Накапливающий сумматор предназна чен дл суммировани и накоплени выходных сигналов вычислительных блоков. Счетчик 7 переноса предназначен дл накоплени сигналов переполнени накапливающего сумматора 6. Регистр 8 сдвига предназначен дл переписи состо ни счетчика 7 переноса и сдвига информации под действием тактовых импульсов с раз 218 р дного выхода блока 9 посто нной пам ти. Блок 9 посто нной пам ти предназначен дл формировани управл ющих сигналов под действием тактовых импульсов с выхода генератора 3 тактовых импульсов. Триггер 13 переноса предназначен дл хранени сигнала переноЬа с выхода одноразр дного .сумматора 12. Регистр 14 сдвига предназначен дл хранени второго слагаемого, поступающего на вход одноразр дного сумматора 12, и результата суммировани . Предлагаемое устройство работает следуюпщм образом. Измер емый сигнал x(t) в блоке.4 масштабировани приводитс к требуемому масштабуi приобретает вид x(t)е ( и поступает на соответствующие информационные входы компараторов 19 и 20, на управл ющие входы которых поступают стробирующие импульсы с соответствук цего выхода генератора 3 тактовых импульсов (ГТИ). Импульсы с другого выхода ГТИ 3, сдвинутые относительно сигнала с прёдьщущего выхода на 180, поступают на вход ГПЧ 2. На выходах первой и второй групп выходов ГПЧ 2 формируютс параллельные пр мые коды ГУ; параллельные дополнительные коды (). Здесь е Со, . ()eCO,,N, где N - количество сравнений за интервал измерени Т. На выходе ЦАП 18 формируетс псевдослучайна последовательность Q tf COjnlj котора поступает на сосоответствующий информационный вход компаратора 19 и на первый вход Ъумматора 17. Источник 1 посто нного напр жени формирует отрицательное напр жение -q, которое на сумматоре 17 суммируетс с сигналом q , в результате чего на соответствующий информационный вход компаратора 19 поступает напр жение -q (1 -f.,) . После каждого тактового импульса, поступающего на вход ГПЧ 2, происходит смена пр мых и дополнительных кодов на выходах первой и второй групп. В моменты поступлени сигналов на управл ющие входы компараторов 19 и 20 происходит сравнение входного программированного сигнала ,+п и вспомогательных сигналов -q(1-F;j) и q При этом результаты сравнени п.., и п ,,, поступают К соответственно на входы первой и вт рой групп элементов И 22 и 23, на другие входы которых поступают дополнительный код ()(); Го 1 и пр мой ,1 . . Значени сигналов на выходах эле мента НЕ 21 и компаратора 20 имеют вид. n, если x(t)-q(1- ); O, если x(t)-q(lL..); у ч -ЛЙ1 - 4Д „ - Г1. если x(t)J 21I( to, если x(t)q|. Ha выходах групп элементов И 22 и И 23 вычислительных блоков 15 фор мируютс сигналы 2:,, : 2ЛК §Vi В результате работы вычислительных блоков 15.-5 на входь накапливающего сумматора поступают слагаемые z,, 2,-2, zj. С вькода на капливающего сумматора 6 сигнал пер полнени поступает на вход счетчика 7 переноса. В конце интервсша измерени Т в счетчике 7 переноса и накапливаймцем сумматоре 6 накапливаетс величина, пропорциональна мощности РХ входного сигнала x(t). Оценка Р определ етс вьфажением 2( М - символ математического ожидани Учитыва , что выходные сигналы . равномерно распределенные случайные последовательности выражение (5) запишем в вид ,lmi:z2,,l. Принима; во взимание, что f (х) плотность распределени входного си нала, x(t) ,+qJ, а 1/q - плот ность распределени равномерно распределенных величин ,+q и -q() определим оценку Р , () +М П2, кЫ f (х) I .(1-.,) 1 /q d( 1 I X ;-,)dx+J f(x) J f 1/q d,.dx . 110 . 0CV 1/2q x2f(x)dx+1/2qj x2f(x)dx -Vо 1/qJ x2f(x)dx 1/q P . . -K Таким образом, величина 1 /q Pj( , пропорциональна мощности входного сигнала, накапливаетс в накапливающем сумматоре 6 и счетчике 7 переноса В процессе первичного накоплени информации на накапливающем сумматоре 6 и счетчике 7 переноса происходит вторичное суммирование на одноразр дном сумматоре 12, причем на интервале времени 0-T/2j. На интервале т/2-Tj суммирова- кие осуществл етс с отрицательным знаком. Работа одноразр дного сумматора поИсх од ит следующим образом. На соответствующем разр дном выходе блока 9 посто нной пам ти на интервале p-T/2J формируетс нуль, поступающий на сумматор 10 по модулю два и мультиплексор 11. По истечении каждых е импульсов b соответствующего выхсша ГТИЗ на соответствующем разр дном выходе блока 9 посто нной пам ти формируетс импульс записи информации из счетчика 7 переноса в регистр 8 сдвига Этот .же импульс проходит через мультиплексор 11 и устанавливает триггер 13 переноса в нулевое состо ние . После каждой перезаписи информации из счетчика 7 переноса в регистр 8 сдвига на соответствующем выходе блока 9 формируетс пакет импульсов, которые вл ютс импульсами сдвига дл регистров 8 и 14 сдвига и импульсами синхронизации дл триггера 13 переноса , при этом состо ние регистра 8 сдвига в последовательна коде через сумматор 10 по модулю два суммируетс с состо нием регистра 8 сдвига на одноразр дном сумматоре 12, а результат суммировани записываетс в регистр 14 сдвига. На интервале времени т/2-Tj на соответствующем разр дном выходе блока 9 посто нной пам ти формируетс единица, поступающа на входы сумматора 10 по модулю два и мультиплексора 11. По истечении каждых б стробирующих импульсов состо ние счет-, чика 7 переноса через регистр 8 II сдвига и мультиплексор 11 позвол ет устачовить триггер 13 переноса в единичное состо ние. После перезаписи состо ни счетчика 7 переноса в регистр 8 сдвига под действием сигналов с соответствующего разр дного выхода блока 9 состо ние регистра 8 сдвига инвертируетс на сумматоре 10 по модулю два и, учитьгоа единичное состо ние триггера 13 переноса в начале цикла сдвига., в последоват,ельном коде вычитаетс из состо ни регистра 14 сдвига. Таким образом,.информаци , пропорциональна мощности входного сиг нала, накапливаетс на накапливающем сумматоре 6, а текущее значение состо ни накапливающего сумматора на интервале O-T/Z) накапливаетс на регистре 14 сдвига с положительным знаком, а на интервале т/2-тЗ с отрицательньм знаком, причем накопление на регистре 14 сдвига имее характер выборок через каждые е сум мирований. Дл удобства вычислений интервал р-тЗ представим в виде JJ-T/2-T/23. Проведение преобразовани .описываетс вьфажением vr/Z t.12 Ut-Te V C di-ilSit-iTe -Т|2 -TIZ-Т/2 XJ Pxlt dtiii, количество суммировани в первом сумматореJ интервал между выборка ми регистра 14 сдвига Т T/L,I.N/e-количество суммироваНИИ на одноразр дном сумматоре 12( ;H-L|eij442MVuV Из (6) ViJflrntMTe j P, it-jTe)j P,rOdi -TU-TI2 -1,2 s(b;TB)-eH-jTe) CW1i,Jt . ; -TU-T/2 Вьфажение в квадратных скобках представим в виде производства некоторой функхщи q(t) - чт)г .7% .т/г P. ) Щ PxrOdca lP U a-iJq t), (3 -T|2 -T/24 1 прин в X VcJtUi aW v И проинтегрировав (7) по част м получим . t т/2 Tf2 )lp()-j ((j)dj. (О -кг ст/2 -1/2 Проанализируем функции q(t) и q(t):, q(t)-L - дельта-пункци (фиг.2); т/2- . . )j (it)Jt t - ступенчата тре- -1)2 угольна функци у.,- . (фиг. 3). ци (фиг.З). Учитыва , что q(-T/2)0 и q(T/2) 0, выражение (8) принимает вид 1г . . С Таким образом, на интервале Т информаци Pjj(t), поступающа на вход накапливающего сумматора 6, проходит преобразование ца элементах 7-:14 и с регистра 14 сдвига поступает на блок .15 извлечени квадратичного корн . Преобразование (9) представим как интегрирование в пределах -Т/2-Т/2 с весовой функцией q(t) (фиг.З). Дл оценки фильтрующих свойств весовой функции q(t необходимо определить ее спектральную характеристику G(ti))Frq(t)l . Функцию q(t) можно представить в виде свертки двух простых компонентов q(t)q(t)q2(t), (10) Х-- операци свертки q(t)2/U( ,...,-1,0, +,.«.,+М, , т.е. L/2 дельта-функЦи площадью 2/L с интервалом Тg (фиг.4й), /tV-f / i -T/4 tiT/4, иначе пр моугольник высотой 2/Т, длительностью Т/2 (фиг.4 Б). Учитыва (10) и теорему Борел А можно записать ( 11) G(a) G,(u) )j G,(co)F|;q,(t) ; G2()(t)5 ; 05 ,„ , WTft 0. -jcot,SinU-Tq ,( 2|Lle e 8a-iTe) .i CU/2)5in(WTgfl)The invention relates to a measurement technique and can be used in the manufacture of electronic equipment in determining the effective value of signals. There is a known correlating measuring instrument of the current value of the signal, constructed by an autocompensation scheme with a digital-analogue converter and a feedback voltage source containing a variable-voltage reference driver, a memory element, a scale converter, a comparison device, a balancing device, and a measuring organ l. Such meters are complex, have a relatively large error at infra-low and radio frequencies. The closest in technical essence to the present invention is a correlating digital meter of the effective value. signal, containing an input device, a constant voltage source, a pseudo-random number generator, a clock generator, a quantizer, a registering device, the meter input connected to the input device input, the output of which is connected to the first input. a quantizer, the second input of which is connected to the output of a constant voltage source; the third input of the quantizer is connected to the first output of the first group of outputs of the pseudo-random number generators; the fourth input of the quantizer is connected to the second output of the first group of outputs of the generator. torus pseudorandom numbers, the fifth input of the quatripper is connected to the first output of the clock, the second output of which is connected to the input of the pseudo-random number generator, a quantizer containing a digital-analog converter, analog combiner, the first and second comparators, a logical inverter, the first and second groups of gates the third input of the quantizer is connected to the first inputs of the first group of gates, the fourth input of the quantizer is connected to the first inputs of the second group of gates and inputs of digital-analogue converter, the output of which is connected to the first input of the second comparator and the first input of the analog-digital adder, the second input of which is connected to the second input of the quantizer, the output of the analog adder is connected to the first input of the first comparator, the output of which through a logical inverter is connected to the second input of the first group valves, the first input of the quantizer is connected to the second inputs of the first and second comparators, the third inputs are connected to the fifth input of the quantizer, the output of the second comparator is connected to the second input the second group of valves, and. the outputs of the first and second groups of valves are connected to the first and second outputs of the quantized l 2. A disadvantage of the known devices is low speed. A signal proportional to the square of the input signal enters the decision block, which performs equilibrium averaging, normalization, and square root operations, which corresponds to signal processing using a linear weight function (PVP). The modulus of the PVP spectrum is described by the well-known sample function JqOco} UlciCi) l. J. O) When calculating the effective value of, for example, a harmonic signal 214 X (t) A S incjt after squaring a ,, x h-coi52cj-t x4tV-A (double-frequency interference must be suppressed. The error is described in the worst case by the envelope function of the samples,) From the last expression for a given error, the measurement time T is equal to Ti (The second factor limiting the speed of the known device is the necessary number of comparisons to achieve the specified error 8. To achieve a given error, it is necessary to make some number N comparisons. The concentration of the mutual independence of quantization errors of consecutive samples leads to the result determined by the central limit theorem of the theory of probability — the distribution law tends to normal, and the error 8 for N comparisons is / N, S, is the standard deviation of one comparison. The time T needed to obtain a given error is, (4) where -t is the time of one comparison. The purpose of the invention is to increase the speed with a given measurement error. This goal is achieved by the fact that, in a device for determining the effective value of a signal, comprising a recorder, a scaling unit whose input is an input of the device, the output of the scaling unit is connected to the first information input of the first computing unit, the second information input of which is connected to the output of a constant source first, second and second control inputs of the first computing unit, respectively, are connected to the first outputs of the first and second groups of pseudo-output generator outputs The synchronization input is connected to the first output of the clock, the second output of which is connected to the input of the pseudo-random number generator; a accumulator, a permanent memory unit, a transfer counter, the first and second shift registers, modulo two, one-digit cyJkiMaTop, multiplexer, transfer trigger, square root extraction unit and (t − 1) computing blocks, the second information inputs of which are combined and connected to the output of a DC source, and s inputs are combined and connected to the output of the scaling block, the first and. the second control inputs of the -th computing unit (where -i 2 ,. , , Vn), respectively, are connected to the -th outputs of the first and second groups of outputs of the pseudo-random number generator, the synchronization inputs of the computation blocks, except the first, are combined and connected to the first output of the forward and additional codes of the computation blocks with the corresponding inputs on the accumulating adder the output of which is connected via the transfer counter to the information input of the first shift register, the record input of which is combined with the information input of the multiplexer and It is connected to the first bit of the output of the memory block, the second bit of which is connected to the output. with the shift input of the first shift register, the synchronization input of the transfer trigger and the input of the second shift register, the output of the first shift register is connected to the first modulo two input, the second input of which is combined with the control input of the multiplexer and connected to the third output of the block permanently this memory, the address input of which is connected to the first output of the clock pulse generator, the output of the modulo two adder is connected to the first input of a one-bit adder, the second and third inputs of which are connected respectively In the output of the lower bit of the second shift register and the information output of the transfer trigger, the single and zero setup inputs of which are connected to the corresponding multiplexer outputs, the code of the single bit adder is connected to the trigger information input, and the output of the single bit adder is connected to the higher bit input the second shift register, the bit outputs of which are connected to the corresponding inputs of the square-root extraction unit, the output of which is connected to the recorder's input. The computational unit contains a digital-analogue converter, an adder, the first and second comparators, the element NOT, the first and second groups of elements AND whose outputs are respectively the outputs of the additional and direct block codes, the first inputs of the first group of elements AND are combined and connected to the output of the element NOT whose input is connected to the output of the first comparator, and the second inputs of the first group of elements AND are combined and are the first control input of the block, the first inputs of the second group of elements AND are combined and connected to during the second krmparatora and second inputs of the second group of AND gates are combined with the input converter and tsifdrranalogovogo. are the second control input of the block, the first information inputs of the comparators are combined and are the first information input of the block, the second information input of the first comparator is connected to the output of the adder, the control inputs of the comparators are combined and are the synchronization input of the block, the second information input of the second comparator is combined with the first input of the adder and connected to the output of the digital-to-analog converter, the second input of the adder is the second information input of the block. Fig, 1 shows the block diagram of the device; in fig. 2 - information transfer function in the device; Fig 3 is a weight function; in fig. 4 components of the weight function; in fig. 5 - spectra of the components of the weight function. The device (FIG. 1) contains a source of constant voltage 1, a pseudo-random number generator 2, a generator of 3 clock pulses, a scaling unit 4, computing blocks, an adder 6, a transfer counter 7, a first shift register 8, a block 9 constant memory, an adder 10 modulo two, a multiplexer 11, a one-bit adder 12, a flip-flop trigger 13, a second shift register 14, a square root extractor 15, a recorder 16. Computing unit 5 contains an adder 17, a digital-to-analog converter 18, a first 19 and a second 20 comparators, an HE element 21, a first and a second group of elements And 22 and And 23. The constant voltage source 1 is designed to form a constant voltage minus q. The pseudorandom number generator 2 (FHP) is designed to form m groups of pseudo-random sequences. The output signals of the HPG are direct and additional (,) parallel codes of pseudo-random numbers 3J. A generator of 3 clock pulses generates pulses that are 180 relative to each other. Computing unit 5 is designed to form auxiliary signals and compare the output signal of scaling unit 4 and auxiliary signals from adder 17 and digital-to-analog converter 18 with subsequent processing of the results of the comparison into a group of And 22 and 23 elements. The digital-to-analog converter 18 of the visibility unit forms pseudo-random sequences of the Groups of elements And 22 and And 23 of the calculating unit perform multiplication, respectively (1-) and forward (j. ) pseudo-random numbers and signals from the outputs. corresponding comparators 19 and 2; the accumulative adder is intended for summing and accumulating the output signals of the computation blocks. Transfer counter 7 is designed to accumulate overflow signals of accumulating adder 6. Shift register 8 is designed for censusing the state of transfer counter 7 and information shift under the action of clock pulses from 218 times the output of block 9 of permanent memory. The fixed memory unit 9 is designed to generate control signals under the action of clock pulses from the generator output of 3 clock pulses. The transfer trigger 13 is designed to store the transfer signal from the one-bit output. adder 12. Shift register 14 is designed to store the second term, which is fed to the input of a one-bit adder 12, and the result of the summation. The proposed device works as follows. The measured signal x (t) in the block. 4, scaling leads to the required scale i takes the form x (t) e (and arrives at the corresponding information inputs of the comparators 19 and 20, the control inputs of which receive gating pulses from the corresponding generator output 3 clock pulses (GTI). The pulses from the other output of the GTI 3, which are shifted relative to the signal from the leading output to 180, are fed to the input of the HRT 2. At the outputs of the first and second groups of outputs of the GPG 2, parallel direct PG codes are formed; parallel additional codes (). Here e Co,. () eCO ,, N, where N is the number of comparisons per measurement interval T. At the output of the DAC 18, a pseudo-random sequence Q tf COjnlj is formed, which is fed to the corresponding information input of the comparator 19 and to the first input of the summator 17. A constant voltage source 1 forms a negative voltage -q, which on summer 17 is summed with the signal q, as a result of which the voltage -q (1 - f) is applied to the corresponding information input of the comparator 19. ,) After each clock pulse arriving at the input of the HPC 2, the direct and additional codes change at the outputs of the first and second groups. At the moments of arrival of signals to the control inputs of comparators 19 and 20, a comparison of the input programmed signal, + n and auxiliary signals -q (1-F; j) and q is made. At the same time, the results of comparison of n. . , and п ,,, arrive K respectively at the inputs of the first and second groups of elements And 22 and 23, on the other inputs of which additional code () () is received; Go 1 and my, 1. . The values of the signals at the outputs of the HE element 21 and the comparator 20 are of the form. n if x (t) -q (1-); O if x (t) -q (lL. . ); y h - LY1 - 4D „- G1. if x (t) J 21I (to, if x (t) q |. The outputs of the groups of elements And 22 and 23 of the computing blocks 15 form the signals 2: ,, 2ЛК §Vi. As a result of the work of the computing blocks 15. -5 to the input accumulating adder receive the terms z ,, 2, -2, zj. From the codec on the dripping adder 6, the transfer signal is fed to the input of the transfer counter 7. At the end of the measurement interval T, the transfer counter 7 and the accumulator of the adder 6 accumulate a quantity proportional to the power PX of the input signal x (t). Estimation of P is determined by a hyphenation 2 (M is a symbol of expectation Taking into account that the output signals. uniformly distributed random sequences expression (5) we write in the form, lmi: z2,, l. Accept; taking into account that f (x) is the distribution density of the input signal, x (t), + qJ, and 1 / q is the density of distribution of uniformly distributed quantities, + q and -q (), we define the estimate P, () + М П2 KY f (x) i. (one-. ,) 1 / q d (1 I X; -,) dx + J f (x) J f 1 / q d ,. dx. 110. 0CV 1 / 2q x2f (x) dx + 1 / 2qj x2f (x) dx -Vо 1 / qJ x2f (x) dx 1 / q P. . Thus, 1 / q Pj (proportional to the input signal power, accumulates in accumulator 6 and transfer counter 7) During the primary accumulation of information on transfer accumulator 6 and transfer counter 7, a secondary summation occurs on the single bit accumulator 12, and the time interval is 0-t / 2j. On the interval t / 2-Tj, the summation is performed with a negative sign. The operation of the one-bit adder is described in the following way. At the corresponding bit of the output of the block 9 of the constant memory in the interval p-T / 2J, a zero is generated, arriving at the modulator 10 modulo two and a multiplexer 11. At the expiration of each e pulses b of the corresponding GTIZ at the corresponding bit output of the Permanent Memory Unit 9, a pulse of information recording from the transfer counter 7 to the Shift Register 8 is formed. the pulse passes through multiplexer 11 and sets the trigger 13 for the transfer to the zero state. After each rewrite of information from transfer counter 7 to shift register 8, a packet of pulses is formed at the corresponding output of block 9, which are shift pulses for shift registers 8 and 14 and synchronization pulses for transfer trigger 13, while the status of shift register 8 in the sequential code Modulo two adder 10 is summed with the state of the shift register 8 on the single-bit adder 12, and the result of the summation is written to the shift register 14. In the time interval t / 2-Tj, a unit is formed at the corresponding bit output of the block 9 of the permanent memory, which enters the inputs of the adder 10 modulo two and the multiplexer 11. After each gating pulses expire, the state of the counter-transfer 7 through the 8th shift register 8 and the multiplexer 11 allows the transfer trigger 13 to be set to one. After overwriting the state of transfer counter 7 to the shift register 8, under the action of signals from the corresponding bit output of block 9, the state of shift register 8 is inverted on modulator 10 modulo two and, to learn the unit state of transfer trigger 13 at the beginning of the shift cycle. In the sequential code, the code is subtracted from the state of the shift register 14. In this way,. information proportional to the input signal power is accumulated on accumulative adder 6, and the current value of the accumulating adder state on the OT / Z interval is accumulated on the shift register 14 with a positive sign, and on the m / 2-TZ interval with a negative sign, and the accumulation on shift register 14, you have the nature of the samples after every e of the worlds. For convenience of computation, the p-t3 interval is represented as JJ-T / 2-T / 23. Carry out the conversion. is described by vr / zt excretion. 12 Ut-Te V C di-ilSit-iTe -T | 2 -TIZ-T / 2 XJ Pxlt dtiii, the number of summations in the first adderJ the interval between the samples of the shift register 14 T T T / L, I. N / e is the sum of the summaries on the one-bit adder 12 (; HL | eij442MVuV From (6) ViJflrntMTe j P, it-jTe) j P, rOdi -TU-TI2 -1,2 s (b; TB) -eH-jTe ) CW1i, Jt. ; -TU-T / 2 Bf in square brackets we represent in the form of production some function q (t) - cht) g. 7%. t / g P. ) U PxrOdca lP U a-iJq t), (3 -T | 2 -T / 24 1 received in X VcJtUi aW v And integrating (7) in parts, we get. t m / 2 Tf2) lp () - j ((j) dj. (О -kg st / 2 -1/2. Let's analyze the functions q (t) and q (t) :, q (t) -L - delta-puncture (fig. 2); t / 2-. . ) j (it) Jt t - step-level -1) 2 coal function y. , -. (FIG. 3). qi (fig. H). Taking into account that q (-T / 2) 0 and q (T / 2) 0, expression (8) takes the form 1g. . C Thus, in the interval T, the information Pjj (t), which is fed to the input of accumulating adder 6, passes through the conversion of elements 7: 14 and from the shift register 14 to the unit. 15 quadratic root extraction. The transformation (9) is represented as integration within -T / 2-T / 2 with the weight function q (t) (FIG. H). To evaluate the filtering properties of the weight function q (t, it is necessary to determine its spectral characteristic G (ti)) Frq (t) l. The function q (t) can be represented as a convolution of two simple components q (t) q (t) q2 (t), (10) X - the convolution operation q (t) 2 / U (,. . . , -1.0, + ,. ". , + M,, t. e. L / 2 delta functions with an area of 2 / L with an interval of Тg (FIG. 4th), / tV-f / i -T / 4 tiT / 4, otherwise a rectangle with a height of 2 / T, duration T / 2 (Fig. 4 B). Taking into account (10) and the Borel A theorem, we can write (11) G (a) G, (u)) j G, (co) F |; q, (t); G2 () (t) 5; 05, „, WTft 0. -jcot, SinU-Tq, (2 | Lle e 8a-iTe). i CU / 2) 5in (WTgfl)
13 .13 .
ее . . TI4. . , her . . Ti4. . ,
- w.. , f (w)2|TJ- w .., f (w) 2 | TJ
ЫТ /4dt-2/т e jt WT/4 LT / 4dt-2 / t e jt WT / 4
- -TMчитыва (11) запишем OJTg- -TM readings (11) write OJTg
5in L 9 inMT/j .5in L 9 inMT / j.
Oa)Oa)
coTf-rcoTf-r
Йгз,.() :.Сомножители |о, (fit)) и (w)) спект ральной характеристики G(u)) показан на фиг.5 а ,S соответственно. . Огибающа |П „(&))) затухает по закону 4/сОТ 2/ Т. Огибающа ln/(w)|/ вл етс периодической функцией частоты с периодом l/Tg (частота вы борок) и на отрезке частоты 0-1/2Tg затухает по закону 4/QTgL 2/«fT. Вы берем частоту выборок , дл которой на частоте 1/2Те затухание 1С2О)( firt - допустима погрешность преобразовани , тогда дл частот Tg спектральна характеристика G(CJ), а значит погрешност преобразовани меньше допустимой. В области низких частот на отрезке частот 0-1/2 Tg огибающа спектраль ной характеристики JQ(oJ)) , а значит погрешность преобразовани 8 , равн произведению огибающих iG, ((о)1 и 02(М)1 , Определим врем измерени при вычис лении эффективного значени гармонического сигнала x(t)A ) . Учитьша удвоение частотпри возведении сигнала в квадрат или сигна ла x4t) 1/2(1-cos2Gjt), ). (15) Сравним (2) и (15) при заданной погрешности Т,. (16) Учитыва , i 1 увеличение быстродействи за счет дополнительной обработки на элементах 14-21 существенное: напримерj дл S 0,1% . Оценим увеличение быстро действи за счет введени (г -1) вычислительных блоков. ИспользоваUYgz, ():. The multipliers | o, (fit)) and (w)) of the spectral characteristic G (u)) are shown in Fig. 5 a, S, respectively. . The envelope | П „(&))) decays according to the law 4 / сОТ 2 / T. The envelope ln / (w) | / is a periodic function of the frequency with a period l / Tg (sampling frequency) and in the frequency interval 0-1 / 2Tg decays according to the law 4 / QTgL 2 / «fT. You take the sampling frequency for which at 1 / 2Te the attenuation is 1С2О) (firt is the conversion error allowed, then for the Tg frequencies the spectral characteristic G (CJ), and therefore the conversion error is less than the acceptable one. In the low frequency range on the frequency interval 0-1 / 2 Tg envelope of the spectral characteristics JQ (oJ)), and hence the conversion error 8, equal to the product of the envelopes iG, ((o) 1 and 02 (M) 1, Determine the measurement time when calculating the effective value of the harmonic signal x (t) A). Learn to double the frequency when squaring a signal or signal x4t) 1/2 (1-cos2Gjt),). (15) Compare (2) and (15) for a given error T ,. (16) Taking into account, i 1, the increase in speed due to additional processing on elements 14-21 is significant: for example, j for S is 0.1%. Let us estimate the increase in speed due to the introduction of (g -1) computing blocks. Used
ниё дополнительных квантователей дает возможность увеличить количество сравнений в m раз.The use of additional quantizers makes it possible to increase the number of comparisons by a factor of m.
В известном устройстве погрешность преобразовани как функци количества отсчетов определ етс выражением (3). В предлагаемом устройстве . Врем T, необходимое дл достижени заданной погрешности, дл из- вестного устройства определ етс из (4), В предлагаемом устройстве при 5jj количество сравнений N/m, при этом врем измерени 1 fjf Т тН Сравним (4) и (18): выигрьпи в быстродействии в ш раз . Необходимое количество вычислительных блоков определ етс из услови Определим врем измерени Т и количество hi вычислительных блоков при частоте входного сигнала Гц и погрешности преобразовани ,05%. Из (15) врем измерени дл подавлени низкочастотной погрешности (и10- |с,0005ч1,5 с. Из 1(17) погрешность дл Nm отсчетов ;8,.8,/4Ти; о, - погрешность OArforo отсчета (сравнени ). Дл данного метода измерени S(q/2 Чз, q - ступень квантовани . л данного устройства q определ ет пикфактор и реально q44. Из (17) общее количество сравнений дл m параллельных вычислительных блоков н4/5„(4/2-4з0,0005) 5,3-10. Врем измерени Т при времени установлени НАЛ , и mN 5 3 Ю. ,,3 с. л достижени необходимо 4, при этом - - Т, 1,3 сIn the known device, the conversion error as a function of the number of samples is determined by the expression (3). In the proposed device. The time T required to achieve a given error for a known device is determined from (4). In the proposed device with 5jj, the number of comparisons N / m, while the measurement time is 1 fjf T mT. Compare (4) and (18): win in speed in w times. The required number of computational units is determined from the condition. We define the measurement time T and the number hi of computational units at the input frequency Hz and conversion error, 05%. From (15) the measurement time for suppressing the low-frequency error (and 10– | s, 0005-1.5 s. From 1 (17) the error for Nm samples; 8, .8, / 4Ti; o, is the OArforo error of reference (comparison). For of this method of measuring S (q / 2 F3, q is the quantization stage. of this device q determines the peak factor and actually q44. From (17), the total number of comparisons for m parallel computing blocks is n4 / 5 "(4 / 2-4x0,0005 ) 5.3-10. The measurement time T at the time of establishing NAL, and mN 5 3 Yu., 3 p. L, it is necessary to achieve 4, with - T, 1.3 s
ii
hh
JL ffJl ff
MM
92ii)92ii)
XX
тt
. r. r
TT
Uг,tUg, t
TeLTeL
/G2(()l/ G2 (() l
ОABOUT
Фиг.55
aa
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833573522A SU1141421A1 (en) | 1983-04-04 | 1983-04-04 | Device for determining effective value of signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833573522A SU1141421A1 (en) | 1983-04-04 | 1983-04-04 | Device for determining effective value of signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1141421A1 true SU1141421A1 (en) | 1985-02-23 |
Family
ID=21057056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833573522A SU1141421A1 (en) | 1983-04-04 | 1983-04-04 | Device for determining effective value of signal |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1141421A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2685062C1 (en) * | 2018-07-17 | 2019-04-16 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Digital measurer of acting signal value |
-
1983
- 1983-04-04 SU SU833573522A patent/SU1141421A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Клисторин И.Ф. Цифровые вольтметры переменного тока.- Приборы и системы управлени , 1973, № 2, с. 31-35. 2.Авторское свидетельство СССР № 60072-1, кл. G 06 F 15/36, 1976 (прототип). 3.Федоров Р.Ф., Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации. Д., Машиностроение, 1978, с. 46. 4.Корн Г. и Корн Т. Справочник по математике дл научных работников и инженеров. М., Наука, 1974, с. 154. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2685062C1 (en) * | 2018-07-17 | 2019-04-16 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Digital measurer of acting signal value |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1598781A (en) | Analogue-digital converter and conversion method | |
| SU1141421A1 (en) | Device for determining effective value of signal | |
| SU960843A1 (en) | Entropy determination device | |
| SU752170A1 (en) | Digital meter of signal effective value | |
| SU748271A1 (en) | Digital frequency meter | |
| SU1497722A1 (en) | Generator of periodic intraaudible frequency oscillations with automatic calibration | |
| SU1652933A1 (en) | Digital voltmeter for measuring ac effective values | |
| RU2037267C1 (en) | Analog-to-digital converter | |
| SU1298920A1 (en) | Analog-to-digital converter | |
| SU888111A1 (en) | Sine-cosine function generator | |
| SU1124326A1 (en) | Digital spectrum analyser in orthogonal base | |
| SU1480127A1 (en) | Analog-to-digital converter | |
| SU1591048A1 (en) | Differentiator | |
| SU1596270A2 (en) | Statistic analyzer of finite difference of signal phase | |
| SU817726A1 (en) | Device for solving integral equations | |
| SU1357913A1 (en) | Instrument transducer of time interval duration | |
| SU980083A1 (en) | Digital function generator | |
| SU1494210A1 (en) | Digital filter with multilevel delta modulation | |
| SU1661998A1 (en) | Servo analog-to-digital converter | |
| SU1547061A1 (en) | Voltage-to-code converter | |
| SU834892A1 (en) | Analogue-digital converter | |
| SU1081565A1 (en) | Digital meter of quadruple channel disbalance | |
| SU894719A1 (en) | Digital correlator | |
| SU1237987A1 (en) | Spectrum analyzer | |
| SU1716607A1 (en) | Digital filter with multilevel delta modulation |