SU1141416A1 - Device for correcting programs - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ПРОГРАММ, содержащее коммутатор, наборное поле адреса и наборное поле команд,. схему сравнени  и блок регистров , причем выходы наборного пол  команд и наборного пол  адреса соединены соответственно с информационным входом блока регистров и первым информационным входом схемы сравнени , выход которой соединен с первым управл ющим входом коммутатора , выход блока, регистров и вход команд устройства соединены соответственно с первьм и вторым информа,ционными входами коммутатора, выход которого  вл етс  выходом команды устройства, отличающеес  тем, что, с целью повьшени  быстродействи  устройства, в него введены элемент И, четыре элемента НЕ, элемент 2И-ИЛИ, элемент ЗИ-ИЛИ, триггер, кольцевой регистр сдвига и счетчик, причем.вход записи устройства через первый элемент НЕ соединен с перв№ входом первого элемента И элемента ЗИ-ИЛИ, выход которого соединен с тактовыми входами кольцевого регист- ра сдвига и блока регистров, вход коррекции программы устройства соединен с первым и вторым входами первого элемента И элемента 2И-ИЛИ, вторым входом первого элемента И элемента ЗИ-ИЛИ, входом записи .блока регистров и через второй элемент НЕ с первым входом третьего элемента И элемента ЗИ-ШШ, первым входом второго элемента И элемента: 2И-ИПИ и первым входом элемента И, выход которого соединен с вторым информационным входом схемы сравнени ,выход переполнени  кольцевого регистра сдвига соединен с вторым входом второго элемента И элемента 2И-ИЛИ (Л и через третий элемент НЕ - с вторым входом третьего элемента И элемента ЗИ-ИЛИ, тактовый вход устройства соединен со счетным входом счетчика, первым входом второго элемента И и третьим входом третьего элемента И элемента ЗИ-ИПИ, выход переполнени  счетчика соединен с нулевым входом триггера, единичный выход которого iu соединен с входом разрешени  счета счетчика и вторым входом второго элемента И элемента ЗИ-ИЛИ, выходсхемы сравнени  соединен с единичОд ным входом триггера и через четвертый элемент НЕ - с вторым управл ющим входом коммутатора и выходом устройства, адресный вход устройства соединен с вторым входом элемента И,, выход элемента 2И-1ШИ соединен с информационным входом кольцевого регистра сдвига.A DEVICE FOR PROGRAM CORRECTION, containing a switch, a dial-up address field and a dial-up command field,. the comparison circuit and the register block, the outputs of the command dialing field and the address dialing field are connected respectively to the information input of the register block and the first information input of the comparison circuit, the output of which is connected to the first control input of the switch, the output of the block, registers and command input of the device, respectively The first and second information inputs of the switch, the output of which is the output of a device command, characterized in that, in order to increase the speed of the device, in it enter The element is AND, the four elements are NOT, the element is 2И-OR, the element is ZI-OR, trigger, ring shift register and counter, the input of the device recording through the first element is NOT connected to the first input of the first element AND of the element ZI-OR, the output of which connected to the clock inputs of the ring shift register and the register block; the device program correction input is connected to the first and second inputs of the first element AND 2I-OR, the second input of the first element AND the ZI-OR element, the recording input of the register block and through the second element NOT with the first the input of the third element And the ZI-ShSh element, the first input of the second element And the element 2I-IPI and the first input of the element I, the output of which is connected to the second information input of the comparison circuit, the overflow output of the ring shift register is connected to the second input of the second element And element 2I- OR (L and through the third element NOT - to the second input of the third element AND the ZI-OR element, the clock input of the device is connected to the counter input of the counter, the first input of the second element AND and the third input of the third element And the ZI-IPI element, output n the replenishment of the counter is connected to the zero input of the trigger, the unit output of which iu is connected to the counting resolution input of the counter and the second input of the second element AND the ZI-OR element, the comparison circuit output is connected to the single input of the trigger and through the fourth element NOT to the second control input of the switch and device output, the address input of the device is connected to the second input of the element I ,, the output of the element 2I-1ShI is connected to the information input of the ring shift register.

Description

111111

Изобретение относитс  к вычислительной технике и может быть использовано дл  отладки программ цифровых вычислительных машин (ЦВМ), работающих в реальном масштабе времени и имеющих постойнное запоминающее устройство программ.The invention relates to computing and can be used to debug digital computer programs (DVRs) that operate in real time and have a constant storage of programs.

Известно устройство отладки программ дл  посто нного запоминающего устройства9 содержащее блок регистров , блоки формировани  адреса8 блок управлени , запоминающее устройство без разрушени  информации (ЗУБРИ), блок приема и вьщачи команд, посто нное запоминающее устройство (ПЗУ) обеспечивающее в режиме автоматической перезаписи задачу в ЦВМ информации из ПЗУ или ЗУБРИ l .A program debugging device for a persistent storage device 9 contains a register block, an address generation block 8 a control block, a memory device without destroying information (SWR), a command receiving and command block, a persistent memory device (ROM) providing a task in the digital information system from ROM or DENT l.

Недостатками  вл ютс  наличие дополнительного ЗУ (ЗУБРИ), которое имеет объем того же пор дка, что и ПЗУ, а также малое быстродействие.The disadvantages are the presence of additional memory (DITS), which has a volume of the same order as the ROM, as well as low speed.

Известно устройство дл  отладки nporpaMMj которое включает блок клавиатуры, регистр числа, регистр обмена, регистр адреса, оперативную пам ть (ОП), перфоратор., накопитель. Отлаживаема  программа записьшаетс  в ОП, а при обнаружений ошибок оперативно корректируетс  Y| . It is known a device for debugging nporpaMMj which includes a keyboard block, a number register, an exchange register, an address register, a random access memory (RAM), a perforator, a drive. The program being debugged is recorded in the OD, and when errors are detected, the Y | .

Недостатком устройства  вл етс  большое количество дополнительного С5борудовани , которое не всегда возможно использовать в составе ЦВМ на месте ее установки.The disadvantage of the device is a large number of additional C5 equipment, which is not always possible to use in the composition of a digital computer at its installation site.

Наиболее близким техническим решением к изобретению  вл етс  запоминающее устройство с коррекцией программы, содержащее блок управлени , блок посто нной пам ти, регистр кода неисправных адресов, адресный регистр, числовой регистр, регистр кода исходного состо ни , блок селекции адреса, дополнительный адресный регистр, шифратор, дополнительный блок управлени , блок селекции числа, блок полупосто нной пам ти, четыре схемы И, две.схемы ИЩ .з .The closest technical solution to the invention is a storage device with a program correction comprising a control unit, a permanent memory unit, a code for a malfunctioning address code, an address register, a numeric register, an initial state code register, an address selection block, an additional address register, an encoder. , an additional control unit, a number selection unit, a semi-permanent memory block, four AND diagrams, a two-circuit ISC.

Известное устройство при работе в режиме ввода корректируемых чиселThe known device when working in the input mode corrected numbers

в блок полупосто нной пам ти не позвол ет процессору работать по про грамме, хран щейс  в посто нной пам ти , так как адрес дл  посто нной и полупосто нной пам ти поступает из одного и того же блока селекции адреса. Кроме того, в режиме автоматической коррекции программы дополнительный блок управлени  удлин етthe block of the semi-permanent memory does not allow the processor to operate according to the program stored in the permanent memory, since the address for the permanent and semi-permanent memory comes from the same address selection block. In addition, in the automatic program correction mode, the additional control unit extends

б2b2

общий цикл выполнени  программы. ЦВМ, что недопустимо при работе в реальном масштабе времени.the overall cycle of the program. DVR, which is unacceptable when working in real time.

Цель изобретени  - повьш1ение быс родействи  устройства.The purpose of the invention is to increase the speed of the device.

Поставленна  цель достигаетс  тем, что в устройство дл  коррекции программ, содержащее коммутатор, наборное поле адреса и наборное поле команд, схему сравнени  и блок регистров, причем выходы наборного пол  команд и наборного пол  адреса соединены соответственно с информационным входом блока регистров и первым информационным входом схемы сравнени , выход которой соединен с первым управл ющим входом коммутатора , выход блока регистров и вход команд устройства соединены соответственно с первым и вторым информационными входами коммутатора, выход которого  вл етс  выходом команды устройства, введены элемент И, четыре элемента НЕ, элемент 2И-ИЛИ, элемент ЗИ-ИЛИ, триггер,кольцевой регистр сдвига и счетчик, причем вход записи устройства через первый элемент НЕ соединен с первым входом первого-элементаИ элемента ЗИ-ИЛИ, выход которого соединен с тактовыми входами кольцевого регистра сдвига и блока регистров, вход коррекции программы устройства соединен с первь м и вторьм -входами первого элемента И элемента 2И-ШШ, вторым входом первого элемента И элемента ЗИ-ИЛИ, входом записи блока регистров и через второй элемент НЕ - с nepBbiM входом третьего элемента И элемента ЗИ-ИЛИ, первым входом второго элемента И элемента 2И-ШШ и первым входом элемента И, выход которого соединен с вторым информационным входом схемы сравнени , выход переполнени  кольцевого регистра сдвига соединен с вторым входом второго элемента И элемента 2И-ШШ и через третий элемент НЕ - с вторым вхрдом третьего элемента И элемента ЗИ-ИПИ, тактовый вход уетройства соединен со счетным входом счетчика, первым входом второго элемента И и третьим входом третьего элемента И элемента ЗИ-ИЛИ, выход переполнени  счетчика соединен с нулевым входомThe goal is achieved by the fact that the device for correcting programs containing a switch, a dial-in address field and a dial-up command field, a comparison circuit and a register block, wherein the outputs of the dial-up command field and the address dial field are connected respectively to the information input of the register block and the first information input of the circuit the comparison, the output of which is connected to the first control input of the switch, the output of the register block and the input of the device commands are connected respectively to the first and second information inputs of the switch the torus, the output of which is the output of a device command, entered the element AND, four elements NOT, element 2И-OR, element ZI-OR, a trigger, a ring shift register and a counter, and the device’s recording input is NOT connected to the first input of the first through the first element element ZI-OR, the output of which is connected to the clock inputs of the annular shift register and the register block, the input of the program’s program correction is connected to the first and second inputs of the first element AND element 2И-ШШ, the second input of the first element AND ZI-OR element behind writing the block of registers and through the second element NOT - with the nepBbiM input of the third element AND the ZI-OR element, the first input of the second element AND element 2I-ШШ and the first input of the AND element whose output is connected to the second information input of the comparison circuit, the overflow output of the ring shift register connected to the second input of the second element AND element 2И-ШШ and through the third element NOT - to the second internal unit of the third element AND element ZI-IPI, the clock input of the device is connected to the counting input of the counter, the first input of the second element And and the third input the third element AND element ZI-OR, the output of the overflow counter is connected to the zero input

триггера, единичный выход которого соединен с входом разрешени  счета счетчика и вторым входом второго . элемента И элемента ЗИ-ИЛИ;, выход схемы сравнени  соединен с единичным входом триггера и через четвертьй элемент НЕ - с вторым управл ющим вводом коммутатора и выходом устройства , адресный )вход устройства соеди иен с вторьм входом элемента И, выход элемента 2И-Р1ПИ соединен с инфор мационным входом регистра сдвига. На чертеже приведена функциональна  схема устройства. Устройство дл  коррекции программ содержит наборное поле 1 команд, блок 2 регистров, коммутатор 3, коль цевой регистр 4 сдвига, элемент ЗИ-ИЛИ 5, элемент 2И-ИЛИ 6, первый элемент НЕ 7, вход 8 записи устройства , вход 9 коррекции программ устройства , второй элемент НЕ 10, трети элемент 11, элемент И 12, триггер 13, счетчик 14, схему 15 сравнени , четвертьй элемент НЕ 16, наборное поле 17 адреса. Регистр 18 команд (РК), запоминаю щее устройство 19 программ (ЗУПР), счетчик 20 текущего адреса команд (СЧАК)  вл ютс  частью ЦВМ и приведены дл  по снени  описани . Блок 2 регистров состоит из m п-разр дных регистров сдвига, где m - число разр дов в строке блока 2 п - число строк в блоке 2, Блок 2 служит,дл  записи,хранейи  скорректированных кодов команд и выдачи их на РК 18. В одноименные разр ды регистров сдвига блока 2 записы ваетс  т-разр дный скорректированный код команды.Количество кодов команд записываемых в блок 2 регистров может быть меньше, либо равно п. Циклический регистр 4 сдвига, каждый разр д которого содержит 1 (при н личии) или О (при отсутствии) код команды в одноименных разр дах регистров сдвига блока 2 регистров. Работа устройства возможна в дву режимах: режиме автоматической коррекции программы и режиме записи. Режим записи устанавливаетс  ири наличии на входе 9 единичного потен циала. В этом случае устройство раб тает автономно и не оказывает вли - ни  на работу ЦВМ. При этом на втор вход блока 2 поступает сигнал, разрешающий запись кода команды с наборного пол  1 команд в первые разр ды регистров сдвига блока 2, второй вход элемента ЗИ-ИЛИ 5, первый к второй входы элемента 2И-ШШ 6 устанавливают в единичное состо ние. В режиме записи на наборном поле.17 адреса устанавливаетс  адрес измен емой команды или начальный адрес измен емого массива команд, хран щихс  в ЗУПР 19. На наборном поле 1 команд устанавливаетс  скорректированный код команды. При по влении на входе 8 нулевого потенциала на выходе элемента ЗИ-ИЛИ 5 вырабатываетс  тактовый импульс, по которому в первые разр ды регистров сдвига блока 2 заноситс  код команды с наборного пол  1, а первый разр д регистра 4 устанавливаетс  в единичное состо ние. При занесении последующего кода команды в блок 2 все предьщущие записанные коды сдвигаютс  вниз на 1 разр д регистров сдвига, одновременно сдвигаетс  информаци  в реги-. стре 4. Режим автоматической коррекхц й программы устанавливаетс  при установке на входе 9 нулевого потенциала . При этом на вход блока 2 и через элемент 2И-ИЛИ 6 в регистр 4 поступает управл ющий сигнал, запрещающий запись в них информации .и разрешающий циклический сдвиг регистра 4 и регистров сдвига блока 2. На первом входе элемента И 12 устанавливаетс  1, что разрешает прием в схему 15 сравнени  текущего адреса программы, на седьмом входе элемента ЗИ-ИЛИ 5 также устанавливаетс  1. Если в блок 2 записано менее п кодов команд, то на вькоде последнего разр да регистра 4 устанавливаетс  сигнал О. По этому сигналу через элемент ЗИ-ШШ 5 с тактовой частотой проход т импульсы, сдвисающие информацию в блоке 2 и в регистре 4 до тех пор, пока в последних разр дах регистров сдвига блока 2 не окажетс  первьм записанный код команды, а на выходе регистра 4 установитс  сигнал 1.Этот сигнал инвертируетс  элементом НЕ11 и запрещает прохождение тактовых импульсов через элемент ЗИ-ШШ 5. Таким образом, после подачи на вход нулевого потенциала и протекани  переходных процессов устройство готово к работе в режиме автоматической коррекции. Текущий адрес программы из счетчика 20 через элемент И12 поступает. 1 в схему 15, гДе происходит сравнение его с адресом, прин тым с наборного пол  17 адреса. При несравнении через коммутатор 3 на РК18 посту пает код команды, выбранный из . ЗУ11Р19 по текущему адресу программы. По сигналу сравнени  фиксируетс  состо ние счетчика 20 и запрещаетс  прохождение через схему коммутатора 3 на РК 18 кода команды, выбранногр из ЗУ11Р19. При этом на выходе триггера 13 и на четвертом входе элемента ЗИ-ИЛИ 5 устанавливаетс  сигнал 1. При сравнении через элемент ЗИ-ИЛИ 5 с тактовой частотой проход т импульсы, которые сдвигают инфор мацию в блоке 2 и регистре 4 на одну позицию. По каждому тактовому икшуль су с выхода блока 2 через коммута тор 3 на РК18 вьадаетс  скорректированный код команды, а в счетчике 14 подсчитываетс  количество этих кодов Скорректированньй участок программы может быть линейным, а также-включать разветвлени -ПО условию. Послед ней командой в скорректированном участке программы должна быть команда безусловного перехода, т.е. команда, передающа  управление текущей программе из ЗУПР 19. После выдачи команды перехода на РК18 в счет чике 20 устанавливаетс  адрес перез ода , который сравниваетс  в схеме 15 с адресом с наборного пол  17 адреса. ,При несравнении .вырабатьшает , с  сигнал, разрешаинций дальнейший счет в счетчике 20 и прохо здение на РК18 кода команда, считанного из ЗУПР19 по текущему адрееу программы. Если в блоке 2 записано менее п скор 166 ректйрованных кодов команд, то после вьщачи последней команды перехода на РК18 и вьфаботки сигнала несравнени  счет в счетчике 14 продолжаетс  и с пр мого вькода триггера 13 на четвертый вход элемента ЗИ-ШШ 5 поступает сигнал, разрешающий прохождение тактовых импульсов, которые сдвигают информацию в блоке 2 и регистре 4 до тех пор, пока она не установитс  в исходное состо ние, т.е. пока в последних разр дах регистров сдвига блока 2 не окажетс  первым записанньй код команды. Как только значение счетчика 14 станет равнь1м п, с его выхода на R-вход триггера 13 Поступает сигнал 1, при этом триггер 13 сбрасываетс , запрещаетс  счет в счетчике 14 и прохождение тактовых импульсов через элемент ЗИ-ИЛИ 5. При установке на входе 9 единичного потенциала происходит сброс содержимого блока 2 и регистра 4. На структурной схеме цепь сброса не приведена. Таким образом, в режиме автоматической коррекции программ непосредственно в процессе вьтолнени  программы с минимальными затратами времени производитс  замена кодов команд на ЗУПР19 на скорректированные коды команд из блока 2. Применение изобретени  позволит увеличить полезное врем  эксплуатац и ЦВМ, а также уменьшить врем  отладкиПрограммного обеспечени  ЦВМ за счет того, что уже отлаженные асти программы могут быть зашиты в остойнную пам ть ЦВМ при перерыах в работе.a trigger whose unit output is connected to the counter enable input of the counter and the second input of the second. element and element ZI-OR ;, the output of the comparison circuit is connected to a single trigger input and, through a quarter element NOT, to the second control input of the switch and device output, the address input device input is connected to the second input of element I, the output of element 2I-P1PI is connected with the information input of the shift register. The drawing shows a functional diagram of the device. A device for correcting programs contains a dial-in field 1 of instructions, a block of 2 registers, a switch 3, a ring register 4 shifting, an element ZI-OR 5, an element 2И-OR 6, the first element NOT 7, an input 8 of the device record, an input 9 correcting the programs of the device , the second element is NOT 10, the third element is 11, the element is And 12, the trigger 13, the counter 14, the comparison circuit 15, the fourth element NOT 16, the dial field 17 of the address. The command register 18 (SC), the program memory 19, the program, the current command address counter 20, are a part of a digital computer and are provided for clarification of the description. Block 2 of registers consists of m p-bit shift registers, where m is the number of bits in a row of block 2; n is the number of rows in block 2; Block 2 is used to record, store and correct the command codes and issue them to the RC 18. the same bits of the shift registers of block 2 are recorded by the t-bit adjusted instruction code. The number of instruction codes written into block 2 of registers may be less than or equal to p. Cyclic shift register 4, each bit of which contains 1 (if present) or About (in the absence of) the command code in the same bits of the registers of yoke block 2 registers. The device can operate in two modes: the automatic program correction mode and the recording mode. The recording mode is set by the presence of a single potential at the input 9. In this case, the device operates autonomously and does not affect the operation of the digital computer. At the same time, a signal is sent to the second input of the block 2, allowing the command code to be written from the command field 1 of the first bits of the shift registers of the block 2, the second input of the ZI-OR element 5, the first to the second inputs of the element 2И ШШ 6 is set to one . In the write mode, on the address field 17, the address of the command being modified or the starting address of the variable command array stored in ZUPR is set. On the command field 1, the corrected command code is set. When a zero potential appears at the input 8, a clock pulse is generated at the output of the ZI-OR 5 element, according to which the first bits of the shift registers of block 2 enter the command code from the keypad 1, and the first bit of register 4 is set to one. When entering the subsequent command code in block 2, all the preceding recorded codes are shifted down by 1 bit of the shift registers, while the information is shifted to the register simultaneously. Step 4. The automatic program correction mode is set when a zero potential is installed at input 9. At the same time, the input of block 2 and through element 2I-OR 6 to register 4 receive a control signal that prohibits the recording of information in them. And allowing cyclic shift of register 4 and shift registers of block 2. At the first input of element 12, 1 is set, which permits reception in the circuit 15 comparing the current address of the program, is also set at the seventh input of the ZI-OR 5 element. If less than n command codes are recorded in block 2, then the O code of the last bit of register 4 sets the O signal. By this signal, through the ZI element SHSh 5 clocked pass t pulses that send information in block 2 and in register 4 until the first recorded command code appears in the last bits of the shift register of block 2 and the signal 1 is set at the output of register 4. This signal is inverted by the HE11 element and prevents the clock from passing pulses through the ZI-ShSh 5 element. Thus, after supplying zero potential to the input and transient processes, the device is ready for operation in the automatic correction mode. The current address of the program from counter 20 through the element I12 arrives. 1 to circuit 15, where it is compared with the address received from the address dial 17. In case of incomparison, the command code selected from from the switch 3 on the PK18. ZU11R19 at the current address of the program. The comparison signal records the state of the counter 20 and prohibits the passage through the circuit 3 of the switch 3 onto the RC 18 of the command code selected from ЗУ11Р19. At the same time, the output of the trigger 13 and the fourth input of the ZI-OR element 5 sets the signal 1. When compared, pulses pass through the ZI-OR 5 element with a clock frequency, which shift the information in block 2 and register 4 by one position. For each clock pulse from the output of block 2 through switch 3 to PK18, the corrected command code is entered, and in counter 14 the number of these codes is calculated. The adjusted portion of the program can be linear and also include branching-to-condition. The last command in the corrected part of the program should be the unconditional branch command, i.e. the command transferring control to the current program from PMCH 19. After issuing the transition command to PK18, the reset address is set in counter 20, which is compared in the circuit 15 with the address from the address dial 17. In the case of non-comparison, select, with a signal, the further counts of the counters at counter 20 and passing the code to the RC18 of the command read from the ZAMR19 at the current address of the program. If in block 2 166 rectified command codes are recorded less than p, then after the last transition command to the RC18 and the execution of the incomparable signal, the counter in the counter 14 continues from the forward trigger code 13 to the fourth input of the ZI-SHSh 5 element allowing the passage clock pulses that shift information in block 2 and register 4 until it is reset to its original state, i.e. until in the last bits of the shift registers of block 2 the command code is recorded first. As soon as the value of counter 14 becomes equal to n, the signal 1 is received from its output to the R input of the trigger 13, and the trigger 13 is reset, the counting in the counter 14 and the passage of clock pulses through the ZI element is prohibited. potential, the contents of block 2 and register 4 are reset. The reset circuit is not shown in the block diagram. Thus, in the mode of automatic program correction, the program codes are replaced with ZUPR19 by the corrected instruction codes from block 2 in the process of minimal time consumption. the fact that already debugged parts of the program can be sewn into the memory stored on the digital computer during breaks in operation.

Claims (1)

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ПРОГРАММ, содержащее коммутатор, наборное поле адреса и наборное поле команд, . схему сравнения и блок регистров, причем выходы наборного поля команд и наборного поля адреса соединены соответственно с информационным входом блока регистров и первым информационным входом схемы сравнения, выход которой соединен с первым управляющим входом коммутатора, выход блока, регистров и вход команд устройства соединены соответственно с первьм и вторым информационными входами коммутатора, выход ' которого является выходом команды устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены элемент И, четыре элемента’ НЕ, элемент 2И-ИЛИ, элемент ЗИ-ИЛИ, триггер, кольцевой регистр сдвига и счетчик, причем.вход записи устройства через первый элемент НЕ соединен с первьм входом первого элемента И элемента ЗИ-ИЛИ, выход которого соединен с тактовыми входами кольцевого регист-> ра сдвига и блока регистров, вход коррекции программы устройства соединен с первым и вторым входами первого элемента И элемента 2И—ИЛИ, вторым входом первого элемента И элемента ЗИ-ИЛИ, входом записи блока регистров и через второй элемент НЕ с первым входом третьего элемента И элемента ЗИ-ИЛИ, первым входом второго элемента И элемента 2И-ИПИ и первым входом элемента И, выход которого соединен с вторым информационным входом схемы сравнения,выход переполнения кольцевого регистра сдвига соединен с вторым входом второго элемента И элемента 2И-ИЛИ и через третий элемент НЕ - с вторым входом третьего элемента И элемента ЗИ-ИЛИ, тактовый вход устройства соединен со счетным входом счетчика, первым входом второго элемента И и третьим входом третьего элемента И элемента ЗИ-ИЛИ, выход переполнения счетчика соединен с нулевым входом ' триггера, единичный выход которого соединен с входом разрешения счета счетчика и вторым входом второго элемента И элемента ЗИ-ИЛИ, выход· схемы сравнения соединен с единич ным входом триггера и через четвертый элемент НЕ - с вторым управляю щим входом коммутатора и выходом устройства, адресный вход устройства соединен с вторым входом элементаDEVICE FOR CORRECTION OF PROGRAMS, containing switch, typed address field and typed command field,. a comparison circuit and a register block, the outputs of the typesetting command field and the typesetting address field are connected respectively to the information input of the register block and the first information input of the comparison circuit, the output of which is connected to the first control input of the switch, the output of the block, registers and the input of the device commands are connected respectively to the first and the second information inputs of the switch, the output of which is the output of a device command, characterized in that, in order to increase the speed of the device, ele AND element, four elements' NOT, element 2 AND-OR, element H-OR, trigger, ring shift register and counter, moreover, the device recording input through the first element is NOT connected to the first input of the first element AND of the Z-OR element, the output of which is connected with clock inputs of a circular register-> shift shift and a block of registers, the device program correction input is connected to the first and second inputs of the first element AND of the 2AND — OR element, the second input of the first element AND of the ZI-OR element, the write input of the register block and through the second element NOT with the first entrance t of the AND element of the ZI-OR element, the first input of the second element AND of the 2I-IPI element and the first input of the AND element, the output of which is connected to the second information input of the comparison circuit, the overflow output of the ring shift register is connected to the second input of the second element AND of the 2I-OR element and through the third element, NOT - with the second input of the third element AND of the ZI-OR element, the clock input of the device is connected to the counting input of the counter, the first input of the second element And and the third input of the third element AND of the ZI-OR element, the counter overflow output connected to the zero input of the trigger, the single output of which is connected to the counter resolution enable input and the second input of the second element AND of the ZI-OR element, the output of the comparison circuit is connected to the single input of the trigger and through the fourth element NOT to the second control input of the switch and the output of the device, the address input of the device is connected to the second input of the element И,, выход элемента 2И-ИЛИ соединен с информационным входом кольцевого регистра сдвига.AND ,, the output of the 2 AND-OR element is connected to the information input of the circular shift register. 1 11414161 1141416