Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах автоматического контрол и управлени . Известно устройство дл контрол работы счетчиков, содержащее счетчик и логические элементы И , Недостатком данного устройства вл етс низка надежность контрол отказов и сбоев счетчика. Известен N-разр дный счетчик с контролем, содержащий два импульсных делител на два, два элемента И, элемент ИЛИ, выход каждого элемента И подсоединен к счетному входу соответствующего делител на два и к установочному входу другого делител на два, выходы которых соединены с входами элемента ИЛИ. Устройство содержит также два дополнительных элемента ИЛИ, третий элемент И, элемент НЕ, два элемента задержки, а в каждом счетном разр де счетчика два элемента И, два элемента НЕ и элемент задержки, входы первого элемента И каждого разр да соединены с пр мыми выходами данного и предыдущих разр дов счетчика и с выходом первого элемента НЕ, вход которого соединен с пр мым выходом последующе го разр да, выход первого элемента И соединен с одним из входов первого элемента ИЛИ и с входом элемента задержки, входы второго элемента И соединены с инверсными выходами данного и предьщущйх разр дов, с выходо второго элемента НЕ, вход которого соединен с инверсным выходом следующего разр да, и с выходом элемента задержки. Выход второго элемента И соединен с одним из входов второго элемента ИЛИ, N +1 вход которого соединен с выходом третьего элемента И, входы которого соед1|нены через первый элемент задержки с входом сче чика, через второй элемент задержки с инверсным выходом первого счетчика разр да и через элемент НЕ - с пр мы выходом первого счетного разр да. Выходы элементов ИЛИ соединены с пер выми входами соответствующих элементов И, вторые входы которых соединены с выходом первого элемента задерж . Недостатком известного устройства вл етс относительно невысока дост верность контрол , так устройство лишь частично контролирует сбои. когда с приходом на вход счетчика очередного счетного импульса нечетное число измен етс на ложное четное число. Кроме того, устройство совсем не контролирует такие сбои, когда с приходом на вход счетчика очередного счетного импульса четное число измен етс на ложное нечетное, возможные изменени состо ний счетчика под воздействием помех в интервалах (пауза:х) между импульсами не вы вл ютс . Цель изобретени - повышение достоверности контрол . Поставленна цель достигаетс тем, что в N -разр дный счетчик с контролем, содержащий первый и второй элементы ИЛИ, элемент задержки, в каждом в разр де счетчика первый элемент И, а в разр дах, начина с второго, второй элемент И, дополнительный элемент И, выходы первых элементов И соединены с соответствующими входами первого элемента ШШ, инверсные выходы с первого по (м-1)-й разр дов счетчика соединены с соответствукщими входами первых элементов И всех последующих разр дов, первый вход дополнительного элемента И соединен с выходом второго элемента ИЛИ, введены первый и второй формирователи переднего фронта импульса и в каждый разр д счетчика - формирователь переднего и заднего фронтов импульсов с парафазным выходом, а в каждый разр д , начина с третьего, - элемент ИЛИ, выход каждого .из которых соединен с первым входом второго элемента И соответствующего разр да и с первым входом элемента ШШ последующего разр да, -первый вход элемента ШТИ третьего разр да соединен с первым входом второго элемента И второго разр да и с пр мым выходом первого разр да счетчика, вторые входы элементов ИЛИ каждого разр да соединены с пр мыми выходами предьщущего разр да счетчика, входы каждого из формирователей переднего и заднего фронтов импульсов с парафазными выходами соединены с пр мыми выходами соответствующих разр дов счетчика, их пр мые выходы соединены с входами второго элемента ИЛИ и с вторыми входами вторых элементов И своего разр да, а их инверсные выходы соединены с первыми дополнительными входами первых элементов И своего разр да , вторые дополнительные входы .которых объединены с третьими входа ми вторых элементов И и через элемей задержки соединены с пр мым выходом первого формировател переднего фрон та импульсов, вход которого соедине с вкодом счетчика, входной шиной и с входом второго формировател пере него фронта импульсов, инверсный выход которого соединен с вторым входом дополнительного элемента И, выход которого соединен с входом первого элемента ИЛИ, выходы вторых элементов И соединены с входами пер вого элемента ИЛИ. На фиг. 1 представлена схема N разр дного счетчика с контролем; на фиг. 2 - одна из возможных реализаций формировател по передне му и заднему фронтам импульса. Устройство содержит 4-:х разр дны счетчик 1 с контролем, формировател 2 и 3 переднего фронта импульсов, элемент 4 задерзкки, элементы ИЛИ 5 и 6, элементы И 7, элементы И 8,1-8,4; 9,, формирователи 10, 1-0,4 переднего и заднего фронтов импульсов с парафазным выходом эле менты ИЛИ 11,1-11,2, входную шину 12. Входна шина 12 подключена к . входу счетчика 1 и к входам формиро вателей 2 и 3 переднего фронта импульсов . Пр мые выходы счетчика 1 подключены к входам формирователей 10,1-10,4 соответственно. Пр мой выход первого разр да счетчика 1 подключен также к первым входам элементов 9,1, 11,1. Выход элемента 11.1подключен к первым входам элементов 9,2,11,2. Выход элемента 11.2соединен с первый, входом элеме та 9,3. Вторые входы элементов Щ1И 11,1 и соединены с пр мыми выходами соответственно второго и третьего разр дов счетчика 1. Вторы входы элементов 9, подключены к выходу элемента 4, вход которого соединен с выходом формировател 2. Третьи входы элементов 9,1-9,3 подключены соответственно к пр мым выходам формирователей 10,2-10,1 и к входам элемента 5. Инверсные выходы формирователей 10,1-10,4 соединены соответственно с первыми входами элементов 8,1-8,4 вторые входы которых объединены и подключены к выходу элемента 4.Трет входы элементов 8,2-8.4 объединены и подключены к инверсному выходу первого разр да счетчика 1, Четвертые входы элементов 8.3 и 8.4 подключены к инверсному выходу второго разр да счетчика 1, п тый вход элемента 8,4 подключен.к инверсному выходу третьего разр да счетчика 1. Выходы элементов 8,1-8,4 и 9,1-9,3 соединены с входами элемента 6. Ин .версный выход формировател 3 соединен с первым входом элемента 7, второй вход которого соединен с выходом элемента 5, а выход подкапочен к дополнительному входу элемента 6. Формирователь 10 переднего и заднего фронтов импульсов с парафазным . выходом содержит элементы И-НЕ 13 16 , элемент 17 задержки, элемент НЕ 18, вход 19, пр мой выход 20, инверсный ВЫХОД 21. Устройство работает следующим образом. В исходном состо нии счетчик 1 находитс в нулевом состо нии. Элементы 8.1-8,4 открыты по первым входам высокими потенциалами инверсных выходов формирователей 10,t-10,4 соответственно и закрыты по вторым входам низким выходным потенциалом элемента 4. Элементы 8.2-8.4 открыты по третьим входам высоким потенциалом инверсного выхо-. да первогоразр да счетчика 1. Кроме того, элементы 8.3-8,4 открыты по четвертым входам высоким потенциалом инверсного выхода второго разр да счетчика 1, элемент 8.4 открыт также по п тому входу высоким потенциалом инверсного выхода третьего разр да счетчика 1. Элементы 9,19 .3 закрыты по третьим входам низкими потенциалами пр мых выходов формирователей 10.2-10.4 соответственно , по вторым входам - низким выходным потенциалом элемента 4. Элемент 9,1 закрыт также по первому входу низким потенциалом пр мого выхода первого разр да счетчика 1, а элементы 9,2-9,3 закрыты по первым входам низкими потенциалами выходов элементов 11.1 и 11.2 соответственно. Элемент 7 открыт по первому входу высоким потенциалом инверсноговыхода - формировател 3 и закрыт по второму входу низким выходным потенциалом элемента 5, на входы которого в исходном состо нии поступают низкие потенциалы пр мых выходов формн-рователей 10,1-10,4. С поступлением первого импульса на входную шину 12 на выходе формиро вател 3 формируетс по переднему фронту) отрицательный импульс, закрывающий элемент 7, на выходе формировател 2 формируетс (по переднему фронту)положительный импульс, который через элемент 4 поступает на вто рые входы элементов 8,1-8,4 и 9,19 ,4, и в счетчике 1 записьюаетс 1 При этом в момент переключени триггера первого разр да счетчика.(в единичное состо ние)на пр мом выходе формировател 10,1 формируетс положительный импульс, а на инверсном выходе - отрицательный импульс. Врем задержки элемента 4 задержки равно или несколько больше времени переключени разр дов -счетчи ка 1. Элемент задержки может быть реализован путем последовательного соединени четного количества элементов НЕ. . , Длительность импульсов на выходах формирователей 10,1-10,4 выбираетс несколько большей длительности имгпульса формировател 2, задержанного элементом 4 задержки. Поэтому.при переключении первого разр да счетчика 1 элемент 8,1 остаетс закрытым, так как длительность отрицательного импульса на его первом входе равна или несколько больше длительности положительного импульса на втором входе. Элементы 8,2-8,4 закрываютс по третьим входам низким потенциалом инверсного выхода первого разр да счетчика 1. Длительность отрицательного импульса формировател 3 выбираетс равной или несколько большей длитель ности импульса формирователей 10,110 ,4. Поэтому элемент остаетс закры тым. Элементы 9,1-9,3 также остаютс закрытыми по третьим входам низкими потенциалами пр мых выходов формирователей 10,2-10,4 соответственно. С приходом второго счетного импульса в счетчике 1 записьшаетс число 2 и снова формируютс импульсы на выходах формирователей 2 и 3. При этом в момент переключени перво го и второго разр дов счетчика 1 (первого разр да в нулевое состо ние а второго разр да - в единичное)на пр мых выходах формирователей 10,1 и 10,2 формируютс положительные импульсы , на инверсных выходах - отри- . цательные импульсы, которые закрывают по первым входам элементы 8,1 и 8,2 сорветственно. Элементы 8,3 и 8.4 закрываютс при этом по четвертью входам низким потенциалом инверсного выхода второго разр да счетчика 1. Элемент 9.1 закрываетс по первому входу низким потенциалом пр мого выхода первого разр да счетчика I, элементы 9,2 и 9,3 остаютс закрытыми по третьим входам низкими потенциалами пр мых выходов формирователей 10.3 и 10.4 соответственно. Элемент 7 также остаетс закрытым. С поступлением третьего счетного импульса в счетчике 1 записываетс число 3 и снова срабатывают формирователи 2 и 3. При этом остаетс закрытым элемент 8,1 за счет действи на первом входе отрицательного импульса , по ступающего с инверсного выхода формировател 1 Oj 1, элементы 8,28 ,4 - за счет низкого потенциала, поступающего на третьи входы с ин- версного выхода первого разр да счетчика 1. Элементы и 8,4 закрыты также по четвертым входам низким потенциалом инверсного выхода второго разр да счетчика 1. Остаютс закрытыми элементы ,(,3, элемент 7 и т.д. С поступлением 2 счетного импульса , переполн ющего счетчик 1, элементы 8«1-8,4 остаютс закрытыми за счет действи на их первых входах отрица;тельных импульсов с инверсных выходов формирователей, за счет действи низких потенциалов на их первых входах с пр мого выхода первого разр да счетчика 1 и с выходов элементов 11,1 и 11,2 соответственно. Остаетс закрытым и элемент 7 за счет действи отрицательного импульса с выхода формировател 3. Таким образом, при отсутствии нарушений в работе счетчика I с поступлением на его входе каждого счетного импульса сигналы на выходах всех элементов И и, соответственно, на выходе элемента 6 будут отсутствовать . Допустим, что с поступлением четвертого счетного импульса, когда первый и второй разр ды счетчика 1 переключаютс в нулевое состо ние, триггер третьего разр да не переключитс в единичное состо ние. При этом импульсы на выходах формирова711 тел 10,3 будут отсутствовать. Поэтому импульс с выхода формировател 2, задержанный элементом 4 задержки (на врем переключени разр дов счет чика), пройдет через элемент 8,3 (открытый по другим входам на вход элемента 6. На выходе длемента 6 по вл етс импульс, сигнализирующий о нарушении работы счетчика 1. В рассматриваемом случае импульс с выхода элемента 4 задержки проходит также и через элемент 8,4. Аналогичным образом происходит открывание элемента 8,3 и выдача сигнала о нарушении работы счетчика , если с поступлением, например, восьмого счетного импульса, третий разр д не переключитс (в результате неисправности или нулевое состо ние . . Таким образом, каждый из элементов 8 контролирует переключение триггера соответствующего разр да счетчика 1 в противоположное состо ние, когда с приходом очередного счетного импульса предыдущие разр д счетчика устанавливаютс в нулевое состо ние. Каждый из элементов 9,1-9,3 контролирует непереключение триггера соо . ветствующего разр да счетчика 1 в противоположное состо ние, когда с приходом очередного счетного импуль са хот бы один предьщущий разр д счетчика находитс в единичном состо нии , т.е. импульсы на выходах элементов 9,1-9,3 по вл ютс в случ ложного переключени соответствующе го разр да счетчика 1. Рассмотрим дл примера ложное переключение, например, третьего ра р да счетчика 1. Допустим, что с по туплением второго счетного импульса (когда первый разр д переключаетс в нулевое состо ние, а второй - в единичное)в результате сбо третий разр д переключитс в единичное состо ние. Тогда положительный импульс с пр мого выхода формировател 10,3 откроет по третьему входу элемент 9,2 (открытый по первому входу высоким потенциалом элемента 11,1), и импульс с выхода элемента 4 пройдет через элемент 9,2 на выход устройства , сигнализиру о нарушении работы счетчика I. Элемент 7 контролирует отсутствие переключений разр дов счетчика 1 в интервалах (в паузах)ме эду входными счетными импульсами. Если в интервале между счетными импульсами произойдет ложноепереключение какого-либо (или нескольких )разр да счетчика, то положительный импульс с пр мого выхода соответствующего формировател 10 пройдет через элемент 5 на первый вход элемента 7, открытый по второму входу высоким потенциалом инверсного выхода формировател 3. При этом импульс с выхода элемента 7 пройдет через элемент 6 на выход устройства, сигнализиру о нарушении работы счетчика К Технико-экономическим эффектом изобретени вл етс повьш1ение достоверности контрол счетчика импульсов. Сбои, которые могут возникать в счетчике во врем переключений его разр дов при поступлении на его счетный вход информационных импульсов , могут приводить к одному из четырех возможных вариантов ошибок в работе счетчика; четное число измен етс на другое четное(ложное) число;нечетное число измен етс на другое нечетное (ложное)число; нечетное число измен етс на ложное четное число; четное число измен етс .на ложное нечетное число. Изобретение позвол ет контролировать все четыре возможньпс варианта ошибок в работе счетчика, т.е. позвол ет повысить количество контролируемых вариантов ошибок, возникающих в результате сбоев, примерно на 37,5%. Таким образом, предложенное устройство позвол ет повысить достоверность контрол работы счетчика, так как осуществл ет контроль и выдает на выходе сигнал ошибки как при отказах, так и практически при любых сбо х счетчика.The invention relates to automation and computing and can be used in systems of automatic monitoring and control. A device for controlling the operation of counters is known, which contains a counter and logic elements AND. The disadvantage of this device is the low reliability of monitoring of failures and failures of the counter. Known N-bit counter with control, containing two pulse dividers into two, two elements AND, the element OR, the output of each element And is connected to the counting input of the corresponding divider into two and to the installation input of the other divider into two, the outputs of which are connected to the inputs of the element OR. The device also contains two additional elements OR, the third element AND, the element NOT, two delay elements, and in each counting digit of the counter two elements AND, two elements NOT and the delay element, the inputs of the first element AND of each bit are connected to the direct outputs of this and the previous bits of the counter and with the output of the first element NOT, the input of which is connected to the direct output of the subsequent discharge, the output of the first element AND is connected to one of the inputs of the first element OR, and to the input of the delay element, the inputs of the second element AND are connected to inverse outputs of this and previous bits, with the output of the second element NOT, the input of which is connected to the inverse output of the next bit, and with the output of the delay element. The output of the second element AND is connected to one of the inputs of the second element OR, whose N +1 input is connected to the output of the third element AND whose inputs are connected through the first delay element to the counter input, through the second delay element with the inverse output of the first discharge counter and through the element NOT with the output of the first countable bit. The outputs of the OR elements are connected to the first inputs of the corresponding AND elements, the second inputs of which are connected to the output of the first delay element. A disadvantage of the known device is the relatively low availability of control, since the device only partially controls failures. when, with the arrival of the counter of the next counting pulse, the odd number is changed to a false even number. In addition, the device does not control such failures at all, when with the arrival of the counter of the next counting pulse an even number changes to a false odd one, possible changes in the counter states due to interference in the intervals (pause: x) between pulses are not detected. The purpose of the invention is to increase the reliability of the control. The goal is achieved by the fact that in an N-digit counter with control, containing the first and second elements OR, the delay element, in each in the discharge of the counter the first element is AND, and in the bits starting from the second, the second element is AND, the additional element And, the outputs of the first elements And are connected to the corresponding inputs of the first element SHS, inverse outputs from the first to (m-1) -th digit of the counter are connected to the corresponding inputs of the first elements And all subsequent bits, the first input of the additional element I is connected to the output second the OR element, the first and second pulse front formers are introduced, and at each counter of the counter — the front and rear edges of the pulses with a paraphase output, and each discharge, beginning with the third, is the OR element, each output of which is connected to the first the input of the second element And the corresponding bit and with the first input of the SHSh element of the subsequent discharge, the first input of the WIT element of the third bit is connected to the first input of the second element And the second bit and the direct output of the first bit of the counter, the second input the OR elements of each bit are connected to the direct outputs of the previous discharge of the counter, the inputs of each of the front and rear edge drivers of the pulses with the paraphase outputs are connected to the direct outputs of the corresponding bits of the counter, their direct outputs are connected to the inputs of the second element OR and the second the inputs of the second elements AND of their discharge, and their inverse outputs are connected to the first additional inputs of the first elements AND of their discharge, the second additional inputs of which are combined with the third inputs of the second Elements I and through the delay element are connected to the direct output of the first front-edge pulse generator, whose input is connected to the counter code, the input bus and to the input of the second front-edge pulse generator, the inverse output of which is connected to the second input of the additional I element, whose output connected to the input of the first OR element, the outputs of the second AND elements are connected to the inputs of the first OR element. FIG. 1 shows a N-bit counter-controlled circuit; in fig. 2 is one of the possible implementations of the shaper along the front and rear edges of the pulse. The device contains 4-: x bits of counter 1 with control, shaper 2 and 3 of the leading edge of impulses, element 4 delayed, elements OR 5 and 6, elements AND 7, elements AND 8.1-8.4; 9, the formers of 10, 1-0.4 front and rear edges of pulses with a paraphase output of the element OR 11.1-11.2, the input bus 12. The input bus 12 is connected to the. the input of counter 1 and to the inputs of the formers 2 and 3 of the leading edge of pulses. The direct outputs of counter 1 are connected to the inputs of drivers 10.1-10.4, respectively. The forward output of the first digit of counter 1 is also connected to the first inputs of elements 9.1, 11.1. The output of element 11.1 is connected to the first inputs of elements 9,2,11,2. The output of element 11.2 is connected to the first, input of element 9.3. The second inputs of the elements 1 and 11.1 are connected to the direct outputs of the second and third bits of the counter 1, respectively. The second inputs of the elements 9 are connected to the output of the element 4, the input of which is connected to the output of the imager 2. The third inputs of the elements 9.1-9, 3 are connected respectively to the forward outputs of the formers 10.2-10.1 and to the inputs of the element 5. The inverse outputs of the formers 10.1-10.4 are connected respectively to the first inputs of the elements 8.1 to 8.4 whose second inputs are combined and connected to the output of the element 4. The inputs of the elements 8,2-8.4 are combined and connected to the inverse output of the first discharge of counter 1, the fourth inputs of the elements 8.3 and 8.4 are connected to the inverse output of the second discharge of counter 1, the fifth input of the element 8.4 is connected to the inverted output of the third discharge of counter 1. The outputs of the elements 8,1- 8.4 and 9.1-9.3 connected to the inputs of the element 6. Inverse output of the imaging unit 3 is connected to the first input of the element 7, the second input of which is connected to the output of the element 5, and the output podkapochek to the auxiliary input of the element 6. The imaging unit 10 front and rear edges of pulses with paraphase. the output contains the elements AND-NOT 13 16, the delay element 17, the element NOT 18, the input 19, the direct output 20, the inverse OUTPUT 21. The device operates as follows. In the initial state, the counter 1 is in the zero state. Elements 8.1-8.4 are open at the first inputs with high potentials of the inverse outputs of the formers 10, t-10.4, respectively, and are closed at the second inputs with the low output potential of element 4. Elements 8.2-8.4 are opened at the third inputs with a high potential of the inverse output. Yes, the first discharge of counter 1. In addition, elements 8.3-8.4 are open through the fourth inputs with the high potential of the inverted output of the second discharge of counter 1, element 8.4 is also open with a high input of the high potential of the inverted output of the third discharge of counter 1. Elements 9, 19 .3 are closed on the third inputs by low potential of the direct outputs of the formers 10.2-10.4, respectively, on the second inputs - by the low output potential of the element 4. Element 9.1 is also closed on the first input by the low potential of the first output of the first discharge of counter 1, and elements 9 , 2-9.3 are closed on the first inputs by the low potential of the outputs of elements 11.1 and 11.2, respectively. Element 7 is open at the first input by the high potential of the inversion output - shaper 3 and is closed at the second input by the low output potential of element 5, the inputs of which in the initial state receive low potentials of the direct outputs of the molds 10.1-10.4. With the arrival of the first pulse on the input bus 12, the output of the former 3 forms a leading edge on the negative pulse, the closing element 7, a positive pulse is generated (up the leading edge) on the output of the generator 2, which through the element 4 goes to the second inputs of the elements 8, 1-8.4 and 9.19, 4, and 1 is recorded in counter 1. In this case, at the moment of switching the first discharge trigger of the counter (in the unit state), a positive pulse is generated at the direct output of the driver 10.1, and in the inverse state output - negative momentum. The delay time of the delay element 4 is equal to or slightly longer than the switching time of the bits of the counter 1. The delay element can be realized by sequentially connecting an even number of elements NOT. . The pulse duration at the outputs of the formers 10.1-10.4 is chosen with a somewhat longer duration of the impulse of the former 2 delayed by the delay element 4. Therefore, when switching the first discharge of counter 1, element 8.1 remains closed, since the duration of the negative pulse at its first input is equal to or slightly longer than the duration of the positive pulse at the second input. The elements 8,2-8,4 are closed by the third inputs by the low potential of the inverse output of the first discharge of counter 1. The duration of the negative impulse of the former 3 is selected to be equal to or somewhat longer than the impulse duration of the former 10.110, 4. Therefore, the element remains closed. Elements 9.1-9.3 also remain closed at the third inputs by the low potential of the direct outputs of the formers 10.2-10.4, respectively. With the arrival of the second counting pulse, the number 2 is recorded in the counter 1 and the pulses at the outputs of the formers 2 and 3 are again formed. At the moment of switching the first and second bits of the counter 1 (the first discharge to the zero state and the second discharge to the unit ) at the direct outputs of the formers 10.1 and 10.2 positive pulses are generated, at the inverse outputs negative. meaningful pulses that cover the first inputs of elements 8.1 and 8.2, respectively. Elements 8.3 and 8.4 are closed at the same time by a quarter of the inputs with a low potential of the inverse output of the second discharge of counter 1. Element 9.1 is closed at the first input by a low potential of the direct output of the first discharge of counter I, elements 9.2 and 9.3 remain closed by the third inputs are low potential direct outputs of the formers 10.3 and 10.4, respectively. Element 7 also remains closed. With the arrival of the third counting pulse, the number 3 is recorded in the counter 1, and the formers 2 and 3 are again triggered. At the same time, the element 8.1 is closed due to the negative pulse that arrives from the inverse output of the former 1 Oj 1, the elements 8.2.2 , 4 - due to the low potential entering the third inputs from the inverse output of the first discharge of the counter 1. Elements and 8.4 are also closed at the fourth inputs by the low potential of the inverse output of the second discharge of the counter 1. There remain closed elements, (, 3 element 7 and etc. With the arrival of 2 counting pulses overflowing the counter 1, the elements 8 "1-8,4 remain closed due to the effect of negative pulses from the inverse outputs of the formers at their first inputs, due to the low potentials at their first inputs from the direct output of the first discharge of counter 1 and from the outputs of elements 11.1 and 11.2, respectively. Element 7 remains closed due to the effect of a negative pulse from the output of shaper 3. Thus, in the absence of disturbances in the operation of counter I with the arrival on his entrance every one counts o pulse signals at the outputs of all elements And, and, accordingly, at the output of element 6 will be absent. Assume that with the arrival of the fourth counting pulse, when the first and second bits of the counter 1 are switched to the zero state, the trigger of the third bit does not switch to the one state. At the same time, the impulses at the outputs of the bodies of 1111 bodies 10.3 will be absent. Therefore, a pulse from the output of the imaging unit 2, delayed by the delay element 4 (for the time of switching the meter bits), will pass through the element 8.3 (opened by other inputs to the input of the element 6. At the output of the element 6, a pulse appears 1. In this case, the pulse from the output of the delay element 4 also passes through the element 8.4. Similarly, the opening of the element 8.3 and the issuance of a signal about the disruption of the counter, occur, for example, with the eighth counting pulse, the third bit d does not switch (as a result of a malfunction or zero state. Thus, each of the elements 8 controls the switching of the trigger of the corresponding bit of counter 1 to the opposite state, when the next counter pulse returns to the zero state. Each from elements 9.1-9.3 controls the non-switching of the trigger of the corresponding discharge of counter 1 to the opposite state, when with the arrival of the next counting pulse, at least one previous digit of the counter It records in a single state, i.e. pulses at the outputs of elements 9.1-9.3 appear in the case of a false switch of the corresponding discharge of counter 1. Consider for example a false switch, for example, the third row of counter 1. Suppose that with the second counting pulse ( when the first bit switches to the zero state, and the second one goes to one), as a result, the third bit switches to the single state. Then the positive impulse from the direct output of the generator 10.3 will open the element 9.2 through the third input (open at the first input by the high potential of the element 11.1), and the pulse from the output of element 4 will pass through the element 9.2 to the output of the device, signaling malfunction of the counter I. Element 7 controls the absence of switchings of the bits of counter 1 in the intervals (in pauses) between the input counting pulses. If in the interval between counting pulses a false switch of any (or several) counter counters occurs, a positive pulse from the direct output of the corresponding driver 10 will pass through element 5 to the first input of element 7, opened at the second input by a high potential of the inverse output of the driver 3. In this case, the impulse from the output of element 7 will pass through element 6 to the output of the device, signaling the disruption of the operation of the counter K The technical and economic effect of the invention is to increase the reliability of the control with etchika pulses. Failures that may occur in the counter during the switching of its bits when information pulses arrive at its counting input can lead to one of four possible variants of errors in the operation of the counter; an even number is changed to another even (false) number; an odd number is changed to another odd (false) number; an odd number is changed to a false even number; an even number is changed to a false odd number. The invention allows controlling all four possible variants of errors in the counter operation, i.e. allows to increase the number of monitored errors resulting from failures by approximately 37.5%. Thus, the proposed device allows to increase the reliability of monitoring the operation of the counter, since it monitors and issues an error signal at the output both in case of failures and practically at any meter failures.
Фиг. гFIG. g