SU1123043A1 - Преобразователь балансно-модулированных сигналов переменного тока в код - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ БАЛАНСНО-МОДУЛИРОВАННЫХ СИГНАЛОВ ПЕРЕМЕННОГО ТОКА В КОД, содержащий первый и второй умножители, аналоговые входы которых соединены с первым и вторым выходами источника балансномодулированных сигналов, а выходы подключены к первому и второму входам сумматора, выход сумматора последовательно соединен с усилителем, фаэочувствительным выпр мителем, регул тором частоты и реверсивным счетчиком, выходы разр дов -которого подключены к входам блока преобразовател  кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножителей, отличающийс  тем, что, с целью повышени  точности преобразовател , в него введены k дополнительных умно мтелей, аналоговые входы которых соединены с соответстg вующими выходами источника балансно-модулированных сигналов, цифровые входы соеданены с дополнительными выходами блока щ)еобразова1ш  кода в коды косинуса, а вьтходы подп ключены к входам сумматора.

Description

2. Преобразователь по п. 1, отличающийс  тем, что блок преобразовани  кода в коды косинуса содержит , входной регистр, источник кода смещени  фаз, два сумматора по модулю два, запоминак цее устройство, (k--.2) выходных регистра, последовательно соединенные генератор импульсов, счетчик и дешифратор, выходы которого подключены к управл ющим входам соответствующих ( К 2) выходных регистров, входы блока подключены к первым информационным входам входного регистра, первый управл ющий вход которого соединен с первым выходом дешифратора, вторые информационные входы соединены с выходом сумматора, а второй управл ющий вход соединен с выходом генератора импульсов, выходы входного регистра подключены к одним входам сумматора, другие входы которого подключены к источнику кода смещени  фаз, выход предпоследнего старшего разр да входного регистра подключен к одним входам первого сумматора по модулю 2, другие входы которого подключены к выходам остальных младших разр дов входного регистра, а выходы подключены к входам запоминающего устройства, выход последнего старшего разр да вхоного регистра подключен к одним входам второго гумматора по модулю 2 и через инвертор. - к старшим информационным входам выходных регистров , выходы запоминающего устройства подключены к другим входам второго сумматора по модулю 2, выходы которого подключены к младшим информадаонным входам выходных регистров , а выходы выходных регистров подключены к первому , второму и дополнительным выходам блока.

Изобретение относитс  к автоматике и вычислительной технике и может быть использс  ййо в преобразователь угла nOBOpoW вала в код с многофазными датчиками угЛа.

Известен след щий преобразователь балансно-модулированных сигналов переменного тока формата синусно-косинусного вращающегос  трансформатора в цифровой сигнал, содержащий последовательно соединенные усилитель, демодул тор с фильтром, интегратор, преобразователь напр жение-частота , реверсивный счетчик, дешифратор и селектор квадранта, первый и второй входы которого  вл ютс  входами преобразовател , а первый и второй выходы подключены через первый и второй функциональные умножители соответственно к входам усилител , выход счетчика,  вл ющийс  выходом преобразовател  соединен также с цифровыми входами первого и второго функциональных умножителей ГЛ .

Недостатком такого преобразовател  вл етс  его не высока  точность.

Наиболее близким техническим решением к изобретению  вл етс  преобразователь балаисно-модулированных сигналов переменного тока в код, содержащий первый и второй умножители , аналоговые которых соединены с первым и вторым выходами источника балансно-модулированных сиг налов, а вЫходы подключены к первому и второму входам сумматора, выход сумматора последовательно соединен с усилителем, фазочувствительным вьтр мителем, регул тором частоты и реверсивным счетчиком, выходы разр дов которого подключены к входам блока преобразовани  кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножителей 2.

Недостатком известного преобразовател   вл етс  его невысока  точность .

Цель изобретени  - повьш1ение точности преобразовател .

Поставленна  цель достигаетс  тем, что в преобразователь балансно модулированных сигналов переменного тока в код, содержащий первый и вто рой умножители, аналоговые входы которых соединены с первым и вторым выходами источника балансно-модулированных сигналов, а выходы подключены к первому и второму входам сумматора, выход сумматора последовательно соединен с усилителем, фазочувствительным выпр мителем, регул тором частоты и реверсивным сче чиком, выходы разр дов которого подключены к входам блока преобразо вани  кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножителей,. введены |{ дополнительных умножителей, аналоговые вхо ды которых соединены с соответствую щими выходами источника балансномодулированных сигналов, цифровые входы соединены с дополнительными выходами блока преобразовани  кода в коды косинуса, а выводы подключен к входам сумматора. Блок преобразовани  кода в коды косинуса содержит сумматор, входной регистр, источник кода смещени  фаз два сумматора по модулю два, запоминаю .щее устройство, (k + 2) выходных регистра, последовательно соеди ненные генератор импульсов, счетчик и дешифратор, выходы которого подключены к управл ющим входам соответствук щх (К + 2) выходных регист ров входы блока подключены к первым информационным входам входного регистра, первый управл ющий вход которого соединен с первым выходом дешифратора, вторые информационные входы соединены с выходом сумматора , а второй управл ющий вход соеди нен с выходом генератора импульсов, выходы входного регистра подключены к одним входам сумматора, другие входы которого подключены к источнику кода смещени  фаз, выход предпоследнего старшего разр да входного регистра подключен к одним входам первого сумматора по модулю 2, другие входы которого подключены к выходам остальных младших разр дов входного регистра, а выходы подключены к входам запоминающего устройства , выход последнего старшего раз р да входного регистра подключен к одним входам второго сумматора по модулю 2 и через инвертор - к старимм информационньм входам выходных регистров, выходы запоминающего устройства подключены к другим входам второго сумматора по модулю 2, выходы которого подключены к младшим информационным входам выходных регистров , а выходы выходных регистров подключены к первому, второму и дополнительньм выходам блока. На фиг. 1 представлена структурна  схема преобразовател ; на фиг. 2 - блок преобразовани  кода в коды косинуса. Преобразователь содержит k умножителей t, аналоговые входы которых  вл ютс  входами преобразовател , последовательно соединенные сумматор 2, усилитель 3, фазочувствительный выпр митель 4, регул тор 5 частоты и реверсивный счетчик 6, выходы разр дов которого,  вл ющиес  выходами преобразовател , соединены с входами блока 7 преобразовани  кода в коды косинуса, выходы блока 7 соединены с цифровыми входами соответствующих умножителей 1, выходы которых подключены к входам сумматора 2. Умножитель 1 предназначен дл  умножени  входного аналогового напр жени  на код, поступающий с выходов блока 7, результат умножени  представлен на выходе умножителей 1аналоговым напр жением. Сумматор 2 предназначен дл  нахождени  суммы аналоговых сигналов с выходов умножителей 1. Сумматор 2и усилитель 3 могут быть реализованы совместно на операционном усилителе . Фазочувствительный вьшр митель 4предназначен дл  выделени  напр жени  пропорционального синусу рассогласовани  угла 0 и кода N. Регул тор 5 частоты предназначен дл  формировани  последовательности импульсов с соответствующей частотой следовани  и их знака (импульсы поаютс  на суммируюа91й или вычитаюпщй входы счетчика 6). В регул торе 5может быть использована опорна  высока  частота (например, с применением кварца) или генератор частоты , управл е1 в11й напр жением рассогласовани . Возможна реализаци  различных законов регулировани  ( в том числе и пропорционально ин-т теграпьно-дифференциального).

Блок 7 преобразовани  кода в коды косинуса предназначен дл  фор , вlpoвaни  кодов cos N,

COS («f N + ( + 1)Щ a соответствии с кодом N на выходе реверсивного счетчика 6. Блок 7 преобразовани  кода в коды косинуса содержит последовательно соединенны генератор 8 импульсов, счетчик 9 и дешифратор 10, выходы которого подключены к управл ющим входам соответствующих (К +2) выходных регистров 11, входы блока 7 подключены к первым информационным входам входного регистра 12, первый управл ющий вход которого соединен с первым выходом дешифрйтора 10, вторые информационные входы соединены с выходом сумматора 13 а второй управл ющий вход соединен с выходом генератора 8 импульсов, выходы входного регистра 12 подключены к одним входам сумматора 13, другие входы которого подключены к источнику 14 кода смещени  фаз, предпоследнего старшего разр да входного регистра 12 подключен к одним входам первого сумматора 15 по модулю 2, другие входы которого подключены к выходам остальных младших разр дов входного регистра 12, а выходы подключены к входам запоминающего устройства 16, выход последнего старшего разр да входного регистра 12 подключен к входам второго сумматора 17 по модулю 2 и через инвертор 18 к старшим информационным входам выходных регистров 11, выходы 3anof«fнак дего устройства 16 подключены в другим входам второго cy в aтopa 17 по модулю 2, выходы которого подключены к младшим информащсонным входам регистров 11, выходы регистров 11 подключены к выходам блока 7.

Преобразователь работает следующим образом.

На аналоговые входа умножителей поступает система напр жений

; Uj и„ sin(e6 +

и, Л

ag kti

);

/

Al

- ( k -ь 1)

и

K4ZJ

а на их цифровые входы соответственно поступают коды cos N,

cos (N ), ..., +

-ь ( К + 1) . Умножители 1

формируют систему напр жений U U. + 1(-|тг} °

-firj

Сумматор 2 формирует сигнал, пропорциональный синусу разности угла Об и кода N.

Этот сигнал усиливаетс  усилителем 3. Фазочувствительный выпр митель 4 выдел ет напр жение, пропорциональное sin (сб. - N). Регул тор 5 частоты в зависимости от знака sin ( в6 - N) подает импульсы на су1Фдарующий или вычитающий входы реверсивного счетчика 6, по кеду N которого на выходе блока 7 формируютс  коды cos N + i r J. Преобразователь будет сбалансирован, если N об . Направление рассогласовани  определ етс  рассогласованием угла об н кода N, так как фаза выходного сигнала измен етс  на I при изменении знака разности углов.

Блок 7 работает следующим образом . На счетчик 9 поступает тактова  частота с генератора 8, код с вьпсода счетчика 9 поступает на дешифратор 10 При наличии уровн  логической 1 на первом выходе дешифратора 10 происходит запись в регис 12 кода N с выходов реверсивного счетчика 6, этот код через сумматор

15по модулю 2 поступает на вход посто нного запоминакнцего устройства 16, в котором записаны коды

cos N дл  углов 0-90 . Старший разр д кода N используетс  дл  инвертировани  кода COS N на выходе посто нного запоминак цего устройства

16при отрицательных значени х функции cos N с помснцью сумматора 17. Ecjm код N соответствует убьтающему участку функции cos N, то предпоследний старший разр д кода N используетс  дл  инвертировани  кода , поступакицего на вход посто нного запоминающего устройства 16. Код с выхода сумматора 17, а также инвертированный разр д кода N с инвертора 18 поступает на регистры 11, и соответствии с позиционньм кодом навыходе дешифратора 10 осуществл етс  запись в Соответствующий регистр 11. При каждом импульсе тактовой частоты осуществл етс  также запись в регистр 12 с выхода сумматора 13 кода, образованного суммирова нием содержимого регистра 12 с кон2-jJ- . .

стантой Г -г- , поступающей с источника 14 , Частота генератора 8 должна быть больше частоты из- меиёни  кода не менее, . чем в (К + 2J раз.

Предлагаемый преобразователь по сравнению с известным позвол ет более точно осуществить преобразовав ние угла в код . Экономический эффект от использовани  изобретени  определ етс  его техническим преимуществом.

йпСМ)

(i««OJ 7

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ БАЛАНСНО-МОДУЛИРОВАННЫХ СИГНАЛОВ ПЕРЕМЕННОГО ТОКА В КОД, содержащий первый и второй умножители, аналоговые входы которых соединены с первым и вторым выходами источника балансномодулированных сигналов подключены , а выходы и второму вхо к первому дам сумматора, выход сумматора последовательно соединен с усилителем, фазочувствительным выпрямителем, регулятором частоты и реверсивным счетчиком, выходы разрядов которого подключены к входам блока преобразователя кода в коды косинуса, первый и второй выходы которого подключены к цифровым входам первого и второго умножителей, отличающийся тем, что, с целью повышения точности преобразователя, в него введены к дополнительных умножителей, аналоговые входы которых соединены с соответствующими выходами источника балансно-модулированных сигналов, цифровые входы соединены с дополнительными выходами блока преобразования кода в коды косинуса, а выходы под-, ключены к входам сумматора.

2. Преобразователь по π. 1, отличающийся тем, что блок преобразования коца в коды косинуса содержит сумматор, входной регистр, источник кода смещения фаз, два сумматора по модулю два, запоминающее устройство, (к+.2) выходных регистра, последовательно соединенные генератор импульсов, счетчик и дешифратор, выходы которого подключены к управляющим входам соответствующих ( к + 2) выходных регистров, входы блока подключены к первым информационным входам входного регистра, первый управляющий вход которого соединен с первым выходом дешифратора, вторые информационные входы соединены с выходом сумматора, а второй управляющий вход соединен с выходом генератора импульсов, выходы входного регистра подключены к одним входам сумматора, другие входы которо го подключены к источнику кода смещения фаз, выход предпоследнего старшего разряда входного регистра подключен к одним входам первого сумматора по модулю 2, другие входы которого подключены к выходам остальных младших разрядов входного регистра, а выходы подключены к входам запоминающего устройства, выход последнего старшего разряда входного регистра подключен к одним входам второго сумматора по модулю 2 и через инвертор> - к старшим информационным входам выходных регистров, выходы запоминающего устройства подключены к другим входам второго сумматора по модулю 2, выходы которого подключены к младшим информационным входам выходных регистров , а выходы выходных регистров подключены к первому , второму и дополнительным выходам блока.