SU1115223A1 - Преобразователь двоичного кода во временной интервал - Google Patents
Преобразователь двоичного кода во временной интервал Download PDFInfo
- Publication number
- SU1115223A1 SU1115223A1 SU833587749A SU3587749A SU1115223A1 SU 1115223 A1 SU1115223 A1 SU 1115223A1 SU 833587749 A SU833587749 A SU 833587749A SU 3587749 A SU3587749 A SU 3587749A SU 1115223 A1 SU1115223 A1 SU 1115223A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- key
- keys
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
ПРЕОБРАЗОВАТЕЛЬ ДВОШШОГО КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, первый триггер, первый вход которого подключен к входной шине, а первый выход - к второму входу элемента И, выход Которого соединен с первым входом счетчика импульсов , и дешифратор, вход которого соединен с выходом счетчика импульсов, отличающийс тем, что, с целью повышени точности формировани временного интервала, в него введены регистр, цифроаналоговьп преобразователь, первый, второй, третий и четвертый, п тый, шестой, седьмой и восьмой ключи, первый и второй конденсаторы, первый и второй пороговые элементы, второй, третий, четвертый , п тьй и шестой триггеры, генератор стабильного тока и элемент задержки, вход которого подключен к первому входу первого триггера, вгорой вход которого соединен с выходом дешифратора и первым входом второго триггера, а второй выход - с вторым входом счетчика импульсов, третий вход которого соединен с первым выходом регистра, вход которого подключен к шине входного кода, а второй выход - к входу цифроаналогового преобразовател , выход которого соединен с входом першого ключа, управл ющий вход.которого соединен с управл ющим входом второго ключа, первым выходом первого триггера и первым входом третьего триггера, а выход с входом третьего ключа, первым входом .первого порогового элемента и первой обкладкой первого конденсатора, втора обкладка которого соединена с входом второго ключа, выход которо- § го соединен с общей шиной, а вход (Л с выходом четвертого ключа и вторым входом первого порогового элемента, выход которого соединен с первьвм входом п того триггера и вторым входом второго триггера, выход которого соединен с управл ющими входами третьего и четвертого ключей, при.этом выход третьего ключа соединен с входом генератора стабильного тока и выходами- шестого и восьмого кдючей, а вход четвертого ключа соединен с выходом генератора стабильного тока и входами п того и седьмого ключей, управл ющие входы которых подключены соответственно к выходам третьего и п того триггеров, а выходы - соответственно к вхолам восьмого и шестого ключей, управл ющие входы которых соответственно соединены с вы- ходом п того триггера и выходом третьего триггера, второй вход которого подключен к выходу четвертого триггера, третий вход к первому вхо
Description
ду элемента И, а четвертый вход к Первому входу четвертого триггера и к выходу элемента задержки, вход которого соединен с первым входом шестого триггера, выход которого подключен к выходной шине а второй вход - к вторым входам четвертого и п того триггеров и выходу второго
15223
порогового элемента, первый и второй входы которого соответственно соединены с входом шестого ключа и выходом п того ключа, причем выход седь мого ключа подключен к перв.ой обкладке второго конденсатора, втора обкладка которого соединена с входом восьмого ключа.
Изобретение относитс к вычислительной технике и может использоватьс при построении имитирующе-моделирующей аппаратуры дл систем испытаний радиоэлектронных устройств а также в импульсной и Измерительной технике.
Известен преобразователь кодвременной интервал, содержащий управл юищй триггер, счетчик импульсов, элемент И, генератор опорной частоты регистр, инвертор и блок совпадени
1.. Н1едостатком данного устройства вл етс низка точность формировани временного интервала, ограниченна частотой генератора опорной частоты .
Наиболее близким по своей технической сущности 1 предлагаемому вл етс преобразователь двоичного код во временной интервал, содержащий генератор тактовьгх импульсов, выход которого соединен с первым входом элемента И, первой триггер, первый вход которого подключен к входной шине, а первый вЦход - к йторому входу элемента И, вьЬсод которого соединен с первым входом счетчика импульсов , и дешифратор, вход которого соединен с первым выходом счетчика импульсов, второй выход которого подключен к вторС1му входу первого триггера, причем выход дешифратора соединен с первым входом второго элемента И, вторрй вход которого подключен к выходу г|енератора тактовых импульсов, а выхдд - к выходной шине 12.
Известное устр ойство обладает недостаточно высокой точностью формировани временного интервала
вследствие отсутстви принципиальной возможности преобразовани кодов во временной интервал с шагом дискретизации , меньшим периода тактовых импульсов, а также вследствие наличи двух погрешностей: посто нной погрешности , величина которой определ етс скважностью тактовых импульсов, и переменной погрешности, обусловленной несовпадением момента поступлени на вход устройства импульса начала преобразовани с началом периода тактового импульса. Использование дл устранени второй погрешности в качестве генератора тактовых импульсов генератора, запускаемого импульсом начала преобразовани , не приводит к желаемому результату, так как такие генераторы обладают низкой стабильностью .
Цель изобретени - повышение точности формировани временного интервала .
Поставленна цель достигаетс тем, что в преобразователь двоичного кода во временной интервал, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, первый триггер, первый вход которого подключен к входной шине, а первый выход - к второму входу элемента R, выход которого соединен с первьм входом счетчика импульсов , и дешифратор, вход которого соединен с выходом счетчика импульсов , введены регистр, цифроаналоговый преобразователь, первый, второй, третий и четвертый, п тьй, шестой, седьмой и восьмой ключи, первый и второй конденсаторы, первый и второй пороговые элементы, второй, третий, четвер31 тый, п тый и шестой триггеры, генератор стабильного тока и элемент за держки, вход которого подключен к первому входу первого триггера, вто рой вход которого соединен с выходом дешифратора и первым входом второго триггера, второй выход - с вторьм входом счетчика импульсов, третий вход которого соединен с первым вых дом регистра, вход которого подключен к шине входного кода, а второй выход - к входу цифроаналогового преобразовател , выход которого соединен с входом первого ключа, управл ющий вход которого соединен с управл ющим входом второго ключа. Первым выходом первого триггера и первы входом третьего триггера, а выход с входом третьего ключа, первьм входом первого порогового элемента и первой обкладкой первого конденсатора , втора обкладка которого соединена с входом второго ключа, выход которого соединен с общей шиной, а вход - с выходом четвертого клю4а и вторым входом первого порогового элемента, выход которого соединен с, первым входом п того триггера и вторым входом второго триггера, выход которого соединен с управл ющими входами третьего и четвертого ключей при этом выход третьего ключа соединен с входом генератора стабильного тока и выходами шестого и восьмого ключей, а вход четвертого ключа соединен с выходом генератора стабильного тока и входами п того и седьмого ключей, управл ющие входы которых подключены соответственно к выходам третьего и п того триггеров, а выходы - соответственно к входам восьмого и шестого ключей, управл ющие входы которых соответственно соединены с выходом п того триггера и выходом третьего триггера, второй вход которого подключен к выходу четвертого триггера, третий вход к первому входу элемента И, а четвертый вход - к первому входу четвертого триггера и к выходу элемента задержки, вход которого .соединен с первым входом шестого триггера, выход которого подключен к выходной шине, а второй вход к вторым входам четвертого и п того триггеров и выходу второго порогового элемента, первый и второй входы которого соответственно соединены с входом шесто23 го ключа и выходом п того кпюча, причем выход седьмого ключа под1спючен к первой обкладке второго конденсатора , втора обкладка которого соединена с входом восьмого ключа. На фиг.1 показана структурна электрическа схема предлагаемого устройства; на фиг.2 - временные диаграммы, по сн ющие его работу. Устройство содержит генератор 1 тактовых импульсов, элемент И 2, первый триггер 3, счетчик 4 импульсов, дешифратор (нул ) 5, регистр 6, дифроаналоговый преобразователь (ЦАП) 7, первый 8, второй 9, третий 10 и четвертый 11 ключи, первый конденсатор 12, первый пороговый элемент 13,.второй 14, третий 15, четвертый .16, п тый 17 и шестой 18 триггеры, элемент 19 задержки, п тый 20, шестой 21, седьмой 22 и восьмой 23 ключи , генератор 24 стабильного тока, второй конденсатор 25, второй порого- вый элемент 26, шину 27 земли, входную шину 28, шину 29 входного кода и выходную шину 30. Первый вход первого триггера 3 соединен с входной шиной 28, с входом элемента 19 задержки и первым входом шестого триггера 18, второй . вход соединен с выходом дешифратора 5 и первым входом второго триггера 14,первьш выход соединен с вторым входом элемента И 2, первым входом третьего триггера 15 и управл ющими входами первого 8 и второго 9 1слючей, второй выход соединен с вторым входом счетчика 4, выход генератора 1 тактовых импульсов соединен с третьим входом третьего триггера 15 и первым входом элемента И 2, вькод которого соединен с первым входом счетчика 4, выход счетчика 4 соединен с входом дешифратора 5, третий вход - с первым выходом регистра 6, второй выход которого соединен с входом ЦАП 7, а вход - с шиной входного кода 28, вхбд первого ключа 8 соединен с выходом ЦАП 7, выход - с входом третьего ключа 10 и первой обкладкой первого конденсатора 12, вход второго ключа 9 соединен с выходом четвертого ключа 11 и второй обкладкой конденсатора 12, а выход - с шиной 27 земли, входы первого порогового элемента 13 соединены с обкладками первого конденсатора 12, а выход с первым входом п того триггера 17 5 и вторьш входом второго триггера 14. вьгход которого соединен с управл ющими входами третьего 10 и четвертого 11 ключей, выход третьего ключа 10 соединен с входом генератора 2А стабильного тока и выходами шестого 21 и восьмого 23 ключей, вход четвер того 11 ключа соединен с выходом генератора 24 стабильного тока, входами п того 20 и седьмого 22 ключей, выход элемента 19 задержки соединен с первым входом четвертого триггера 16 и четвертым входом третьего триггера 15, второйвход которого соединен с выходом четвертого триггера 16 а выход - с управл ющими входами п того 20 и шестого 21 ключей, выход п того ключа 20 соединен с входом восьмого ключа 23 и второй обкладкой второго конденсатора 25, перва обкладка кот.орого соединена с входом шестого 21 и выходом седьмого 22 ключей , управл юпще входы-седьмого 22 и восьмого 23 ключей соединены с выходом п того триггера 17, входы второго порогового элемента 26 соеди нены с соответствующими обкладками второго конденсатора 25, а выход соединен с вторым входом п того триг гера 17, вторым входом четвертого триггера 16 и вторым входом шестого триггера 18, выход которого соединен 1с выходной шиной 30. На фиг.2 представлены временные диаграммы работы устройства: а тактовые импульсы; б - импульс начала преобразовани ; в - импульс на выходе элемента 19 задержки; г напр жение на втором конденсаторе 25; д - напр жение на первом конденсаторе 12; ж - сигнал на выходной шине 30. Генератор 1 тактовых импульсов ге нерирует последовательность тактовых импульсов дл синхронизации работы цифровых узлов устройства, ЦАП 7 осу ществл ет преобразование кода, посту , лающего на его вход, в значение напр жени электрического сигнала, про порциональное входному коду. Величин опорного напр жени ЦАП устанавливае с такой, чтобы разр д первого конденсатора 12, зар женного до значени выходного напр жени ЦАП 7, происходил за врем , равное длительности тактового импульса при максимальном коде на входе ЦАП (единицах во всех разр дах). Первый 8 и второй 9 клю23 чи при наличии сигнала на их управл ющих входах подключают первый кон- : денсатор 12 к выходу ЦАП 7, обеспечива его зар д, третий 10 и четвертый i 11 ключи при наличии сигнала на их управл юпщх входах подключают первый конденсатор 12 к генератору 24 стабильного тока. П .тый 20 и шестой 21 ключи подключают второй конденсатор 25дл его зар да, седьмой 22 и восьмой 23 ключи, подключают к генератору 24 стабильного тока второй конденса- тор 25, обеспечива его разр д. Генератор 24 стабильного тока обеспечивает линейность характеристики разр да первого конденсатора 12, а также характеристик зар да и разр да второго конденсатора 25. Первый 13 и второй 26пороговые элементы формируют сигнал логической единицы на своем выходе при равенстве потенциалов на его входах и сигнал логического нул при превышении потенциалом первого входа потенциала второго входа. В качестве триггеров 3, 10, 16, 17 и 18 используютс триггеры R3-типа, третий триггер 15 1 -типа с элементом И на i-входе. Его первый и второй входы этоD-входы (объединенные элементом И), третий вход - синхронизации, четвертый - установки нулевого состо ни . Устройство работает следующим образом. Началу преобразовани предшествует занесение преобразуемого кода К в регистр 6. Импульс начала преобразовани , поступив на входную шину 28, устанавливает первый 3 и шестой 18 триггеры в единичное состо ние. В общем случае импульс начала преобразовани опережает тактовый импульс на врем Л,. Единичное состо ние первого триггера разрешает проходение тактовых импульсов через элемент И 2 на вычитающий вход счетчика,который осуществл ет последовательное вычитание единиц из кода К, где К - код, занесенный в старшие разр ды регистра и задающий длительность интервала времени, равную целому числу тактовых импульсов . Первьй тактовый импульс, поступающий на вход синхронизации третьего триггера 15, после перехода импульса начала преобразовани устанавливает третий триггер 13 в единичное состо ние, так как на его первом и втором входах присутствуют уровни логической, единицы соответственно с пр мого выхода первого 3 -и инверсно го выхода четвертого 16 триггеров. Единичный уровень с выхода второго триггера 15 открывают п тый 20 и шестой 21 ключи, которые подключают второй конденсатор 25 к генератору 24 стабильного тока, и в течение времени ЛТ, дополн ющего интервал Д ,Т до периода тактовых импульсов Т происходит зар д .второго конденсатора 25 стабильным током генератора 24стабильного тока до напр жени V, пропорционального длительности интервала л.Т. Поступивший с элемента 19 задержки импульс начала преобразовани , задержанный на период тактовой частоты Тп, устанавливает Третий триггер 15 в нулевое состо н и четвертый триггер 16 в единичное состо ние, в результате чего зар д конденсатора 25 прекращаетс и нуле вым уровнем с выхода четвертого три гера 16 запрещаетс установка единичного состо ни третьего триггера 15 последующими тактовыми импульсами . Таким образом, напр жение V сохран етс на втором конденсаторе 25до установки единичного состо ни п того триггера 17. Кроме того, уровень логической единицы с первого выхода первого .триггера 3 открывает первый 8 и вто рой 9 ключи, подключа обкладку первого конденсатора 12 к вьгходу ЦАП 7, вторую - к шине 27 земли, в результате, чего происходит зар д пе вого конденсатора 12 до напр жени V, пропорционального коду К, посту пающему на вход ЦАЛ 7 с младших раз р дов регистра 6. Это напр жение поддерживаетс на первом конденсато ре 12 в течение всего .времени вычитани из счетчика 4. В результате вычитани К единиц из счетчика 4 в нем устанавливаетс нулевое состо ние и на выходе дешиф , ратора 5 нул формируетс сигнал, устанавливающий нулевое состо ние первого триггера 3 и единичное состо ние второго триггера 14, при это первый конденсатор 12 отключаетс о выхода ЦАП. Врем вычитани из счет чика 4 до достижени им нулевого состо ни равно Tg ()-T (фиг. 2а). Задержка на счетчике 4, дещифраторе 5 нул и втором триггер 14 компенсируетс регулировкой порога срабатыван{1 первого порогового элемента 13. Уровень логической единицы с выхода второго триггера 14 открывает четвертый 11 и третий 10 ключи, которые подключают первый конденсатор 12 к выходу генератора 2А стабильного тока с такой пол рностью, что происходит разр д конденсатора в течение времени пропорционального Есапр жению V кг, 1 1 минимальньш интервал времени, формируемый при К ,2 1; разр дность ЦАП. При достижении напр жением на первом конденсаторе 12 нулевого значени срабатьшает первый пороговый элемент 13, с его выхода устаьсавливает нулевое состо ние второго триггера 14 и един1{чное состо ние п того триггера 17. Сигналом логической единицы с выхода п того триггера 17 открываютс седьмой 22 и восьмой 23 ключи, подключа второй конденсатор 25к генератору 24 стабильного тока, и в течение времени аТ происходит разр д второго конденсатора 25 током генератора 24 стабильного тока. При достижении напр жением на втором конденсаторе 25 нулевого значени на выходе второго порогового элемента 26формируетс сигнал, устанавливающий в нулевое состо ние п тьй 17, четвертый 16 и шестой 18 триггеры. При этом разр д второго конденсатора 25 прекращаетс , формирование временного интервала заканчиваетс . Длительность формировани интервала времени равна времени нахождени шестого триггера 18 в единичном состо нш и определ етс в виде суммы ийтервалов , сформированных в результате преобразовани кодов К и .V()-Tr-d tЛ2 дТ с,-Тг i -kj Таким образом,предлагаемое устройство позвол ет с высокой точностью осуществл ть преобразование кода в длительность временного интервала. Использование в качестве ЦАП 7, например , микросхемы 594 ПА 1 с лазерной подгонкой резистивной сетки обеспечивает преобразование кода во временной.интервал с абсолютной пог .решностью пор дка 0,02% от длительности периода тактовых импульсов. Токи утечки второго конденсатора 25, второго порогового элемента 26 и ключей 20-23 можно скомпенсировать настройкой порога срабатывани второ го порогового элемента 26. Особенно эф4)ективным вл етс применение устройства при построении микромощных малопотребл ющих устройств задержки импульсов и формирователей временных интервалов. Цифровые блоки устройства в таком случае могут строитьс на микросхемах КМОП8хоЗ npecSpe f/effofo /года
к.ша
Фиг.1 серии, отличающейс малой потребл емой мощностью. Технико-экономический эффект от использовани изобретени заключаетс в комбинированном методе формировани временного интервала на основе средств как цифровой, так и аналоговой техники, что позвол ет сохран достоинства КМОП-серии, заключающиес в малом потреблении мощности, обеспечить примерно такую же точность преобразовани двоичного кода во временной интервал, как и при формировании временного интервала чисто цифровыми методами с использованием микросхем быстродействующей ЭСЛ-серии.
Ч
Ж
.
Jф1/г .2
Claims (1)
- ПРЕОБРАЗОВАТЕЛЬ ДВОИ1!КОГО ' КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, первый триггер, первый вход которого подключен к входной шине, а первый выход - к второму входу элемента И, выход Которого соединен с первым входом счетчика импульсов, и дешифратор, вход которого соединен с выходом счетчика импульсов, отличающийся тем, что, с целью повышения точности формирования временного интервала, в него введены регистр, цифроаналоговый преобразователь, первый, второй, третий и четвертый, пятый, шестой, седьмой и восьмой ключи, первый и второй конденсаторы, первый и второй пороговые элементы, второй, третий, четвертый, пятый и шестой триггеры, генератор стабильного тока и элемент задержки, вход которого подключен к первому входу первого триггера, второй вход которого соединен с выходом дешифратора и первым входом второго триггера, а второй выход - с вторым входом счетчика импульсов, третий вход которого соединен с первым выходом регистра, вход которого подключен к шине входного кода, а второй выход - к входу цифроаналогового преобразователя, выход которого соединен с входом пер»вого ключа, управляющий вход.которого соединен с управляющим входом второго ключа, первым выходом первого триггера и первым входом третьего триггера, а выход с входом третьего ключа, первым входом первого порогового элемента и первой обкладкой первого конденсатора, вторая обкладка которого соединена с входом второго ключа, выход которо- § го соединен с общей шиной, а вход с выходом четвертого ключа и вторым входом первого порогового элемента, выход которого соединен с первым входом пятого триггера и вторым входом второго триггера, выход которого соединен с управляющими входами третьего и четвертого ключей, при .этом выход третьего ключа соединен с входом генератора стабильного тока и выходами- шестого и восьмого ключей, а вход четвертого ключа соединен с выходом генератора стабильного тока и входами пятого и седьмого ключей, управляющие входы которых подключены соответственно к выходам третьего и пятого триггеров, а выходы - соответственно к входам восьмого и шестого ключей, управляющие входы которых соответственно соединены с вы• ходом пятого триггера и выходом третьего триггера, второй вход которого подключен к выходу четвертого триггера, третий вход к первому вхоSU„ 1115223 ду элемента И, а четвертый вход к Первому входу четвертого триггера и к выходу элемента задержки, вход которого соединен с первым входом шестого триггера, выход которого подключен к выходной шине» а второй вход - к вторым входам четвертого и пятого триггеров и выходу второго порогового элемента, первый и второй входы которого соответственно соединены с входом шестого ключа и выходом пятого ключа, причем выход седь> мого ключа подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с входом восьмого ключа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833587749A SU1115223A1 (ru) | 1983-05-05 | 1983-05-05 | Преобразователь двоичного кода во временной интервал |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833587749A SU1115223A1 (ru) | 1983-05-05 | 1983-05-05 | Преобразователь двоичного кода во временной интервал |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1115223A1 true SU1115223A1 (ru) | 1984-09-23 |
Family
ID=21062163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833587749A SU1115223A1 (ru) | 1983-05-05 | 1983-05-05 | Преобразователь двоичного кода во временной интервал |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1115223A1 (ru) |
-
1983
- 1983-05-05 SU SU833587749A patent/SU1115223A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 788365, кл. Н 03 К 13/20, 1981. 2. Авторское свидетельство СССР №764124, кл. Н 03 К 13/02, 1976 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1115223A1 (ru) | Преобразователь двоичного кода во временной интервал | |
US4400692A (en) | Method for periodic digital to analog conversion | |
US3705399A (en) | Digital to analog converter | |
SU1042034A1 (ru) | Стохастический квадратичный преобразователь напр жени | |
SU1226633A1 (ru) | Устройство формировани импульса в середине временного интервала | |
SU1054901A2 (ru) | Устройство задержки импульсов | |
SU1179542A1 (ru) | Преобразователь кода в частоту с переменным коэффициентом преобразовани | |
SU834852A2 (ru) | Генератор радиоимпульсов со случай-НыМи пАРАМЕТРАМи | |
SU995316A1 (ru) | Аналого-цифровой преобразователь | |
SU1102009A1 (ru) | Устройство дл управлени транзисторным мостовым инвертором | |
SU1288722A1 (ru) | Устройство дл определени приращений аналогового сигнала | |
SU700862A1 (ru) | Адаптивный пороговый модуль | |
SU1119175A1 (ru) | Делитель частоты | |
SU705672A2 (ru) | Интегрирующий аналого-цифровой преобразователь | |
SU1529456A1 (ru) | Преобразователь напр жени в интервал времени | |
RU2178948C2 (ru) | Аналого-цифровой преобразователь логического развертывания | |
SU1403362A1 (ru) | Способ врем импульсного преобразовани аналогового сигнала | |
SU1162044A1 (ru) | Преобразователь кода в частоту импульсов | |
SU1594690A2 (ru) | След щий аналого-цифровой преобразователь | |
SU785891A1 (ru) | Имитатор радиосигналов | |
SU1179541A1 (ru) | Преобразователь код-частота | |
SU1552343A1 (ru) | Цифровой синтезатор частот | |
SU841111A1 (ru) | Преобразователь напр жени в код | |
SU1688410A1 (ru) | Преобразователь напр жени в частоту следовани импульсов | |
SU1197043A1 (ru) | Цифровой синтезатор частот |