Изобретение относитс к автоматике и вьмислительной технике и может быть использовано дл построени различных устройств переработки дискретной информации. Известен формирователь кодов пороговых функций, котЬрый выполнен в виде матрицы из одинаковых чеек, кажда из которых содержит элемент И и элемент ИЛИ, причем первые входы элементов И и ИЛИ каждой чейки, рас положенной в Л-той строке -гo сто ца, соединены с выходом элемента И чейки, расположенной в данной строke предьздущего столбца, а вторые вхо ды - с выходом элемента ИЛИ чейки, расположенной в предыдущей строке данного столбца |lJ. Недостатком устройства вл етс его относительна сложность. Наиболее близким к предлагаемому вл етс преобразователь двоичного кода в коды пороговых функций, содер жащий К-1 группу элементов И и ИЛИ (где К-число входов), i-а группа содержит элемент И и элемент ШШ, первый вход преобразовател кода соединен с первыми входами элементов И и ИЛИ первой группы элементов И и ИЛИ, вторые входы которых соединены с вторым входом преобразовател кодов, выходы которого соединены с выходами элементов И и ИЛИ последней группы элементов И и ИЛИ, а также с К-ым входом преобразовате л кода, выход М-ого элемента И i-ой группы (М- 1, 2,..., 2--О соединен с первыми входами 2М-1-ого элемента И и 2М-1-ого элемента ИЛИ М + 1-ОЙ группы элементов И и ИЛИ, выход М-ого элемента ШШ -ой груп пы элементов И и ШШ соединен с первыми входами 2,М -ого элемента И и 2М-С1ГО элемента ИЛИ 1 + 1-ой группы элементов И и ИЛИ, первые входь 2 -1-ого элемента И и 2 -1-ого элемента ИЛИ i-ой группы элементов И и ИЛИ соединены с i-ым входом пре-образовател кодов 2. Недостатком известного устройства вл етс относительно низка функцио нальна надежность, что св зано со сравнительно большой нагрузкой на входы устройства. Цель изобретени - повьшение функ циональной надежности. Поставленна цель достигаетс тем, что в преобразователе двоичного кода в коды пороговых функций, содер 652 жащем К -1 группу элементов И и ИЛИ (где К-число входов), п-а группа содержит , элемент 2-1 элемент ИЛИ, первый вход преобразовател кода соединён с первыми входами элементов И первой группы элементов И и ИЛИ, вторые входы которых соединены с вторым входом преобразовател кодов, выходы которого соединены с выходами элементов И и ШШ последней группы элементов И и ШШ, а также с к-ым входом преобразовател кода, выход СЛ-ого элемента И h-ой группы (М 1, 2,..., ) соединен с первыми входами 2М -1-ого элемента И и 2М -1-ого элемента ШШ i+1-ой группы элементов И и ИЛИ, выход М-ого элемента ИЛИ i-ой группы элементов И и ШШ соединен с первыми входами 2 М -ого элемента И и 2М -ого элемента ШШ i + l-ой группы элементов И и ШШ, первые входы 2-1-ого элемента И и 2-ого элембн-; та ШШ i-ой группы элементов И и ИЛИ соединены с i-ым входом преобразовател кодов, 1+1-ьй вход преобразовател кодов соединен с вторыми входами первого элемента ИЛИ и 2 -2-ого элемента И i-ой группы элементов И и ИЛИ, в которой выход 2 -3-ого элемента И и 2 -3-ого элемента ИЛИ соединены с вторыми входами соответственно 2 -1-ого элемента И и 2 -1-ого элемента ИЛИ, выходы которых соединены с вторыми входами соответственно первого элемента И и второго элемента ИЛИ той же группы элементов И и ИЛИ, в которой второй вход i-oro элемента И и i-oro элемента ИЛИ, где t- 1, 2,... соединены с выходом соответственно . 1+2-ого элемента И и 1-2-ого элемента ИЛИ. На чертеже показана структурна схема примера реализации преобразовател дв эичного кода в коды пороговых функций дл случа К 4. Преобразователь двоичного кода в коды пороговых функций содержит К-1 (К З) группу 1, 2, 3 элементов И и ИЛИ (где К-ЧИСЛ9 входов), i-а группа содержит 2 -1 элемент 4 i и 2 -1 элемент ИЛИ 5 i 1-5 i 2-1, первый вход 6 преобразовател кода соединен с первыми входами элементов И и ИЛИ первой группы элементов И и ИЛИ, вторые входы которых соединены с вторым входом 7 преобразовател кодов, выходы 8 которого соединены с выходами элементов И и ИЛИ последней груп пы 3 элементов И и ШШ, а также с k -ым входом 9 преобразовател кода, выход .М-ого элемента И 4- i М i-ой группы (М-1, 2,..., 2-2) соединен ёпервыми входами 2М-1-ого элемента И 4 i-f1 2M-i и 2М-1-ого элемента ИЛИ 5-1 +1-2М-1 1 + группы элементов И и ШШ, выход М-ого элемента ИЛИ 5 i группы элементов И и ИЛИ соединен с первыми входами -ого элемента И 4- i 2М-о элемента ИЛИ 5-i + 1 2М i + 1-ой групп элементов И и ИЛИ, первые входы 2 -t-1-ого элемента И 4 i , 2 -1-ого элемента ШШ 1-о группы элементов И и ИЛИ соединены с -ым входом преобразовател кодов, +1-ЫЙ йход преобразовател кодов соединен с вторыми входами первого . элемента ИЛИ 5 и 2 -ого эле- мента И -2 i -ой группы элементов И и ИЛИ, в которой вьгход 2- i-3-о элемента И -3 и 2-3-ого элемента ИЛИ 5-V-2 -1 соединены с вторы ми входами соответственно 2 +1-ого элемента И и 2+1-ого элеме та ИЛИ, 5 , выходы которых j. соединены с вторыми входами соответственно первого элемента И и второго элемента ШШ 2 той же группы элементов И и ИЛИ, в которой второй вход }-ого элемента И и j-oro элемента ИЛИ , где , 2,..., 2-2, соединены с выходо соответственно j+2-ого элемента И ;и j-2-ого элемента ИЛИ . Преобразователь двоичного кода в код пороговых функций работает следу ющим образом. Пусть единичный логический сигнал подан на первый вход 6, при этом единичный лог ический сигнал будет на выходе элемента ШШ . Он поступает на вход элемента ИЛИ груп пы 3 и вызывает на его выходе, вл ющемс выходом с порогом а 1, единичный логический сигнал; на остальных выходах элементов нулевые логические сигналы. Пусть единичный логический сигнал подан также на второй вход 7, при этом единичный логический сигнал по вл етс и на выходе элемента И, , вл ющемс выходом с порогом .. При этом единичные логические сигналы поступают на вторые входы всех элементов ШШ. группы 2, что вызывает на их выходах, вл ющихс выходами с порогами ct-1, 2, 3, единичные логические сигналы. На выходах всех элементов И группы 2 нулевые логические сигналы, так как на входе элемента И имеетс нулевой логический сигнал с входа 10, что вызывает на его выходе и выходах остальных элементов И группы 2 нулевые логиг еские сигналы. При подаче единичного логического сигнала только на вход 10 он поступает на вход элемента ИЛИ группы 2, что вызывает на его выходе и выходах всех остальных элементов ШШ группы 2, вл ющихс выходами с порогами 01 1, 2, 3, единичные логические сигналы. При подаче единичного логического сигнала и на вход 6 это вызывает единичный логический сигнал на выходе элемента ШШ и выходе элемента И группы 2, вл ющемс выходом с порогом ,. Таким образом, при подаче на входы ; (i 1 2, 3) единичных логических сигналов, единичные логические сигналы будут на выходах группы 2 элементов, имеющих пороги Аналогичным образом элементы И, ШШ, группы 1, 2 и 3 элементов И и ИЛИ образуют многопороговый элемент на (t+1) входе с весами входов (Л); .2. При подаче на входы единичных логических сигналов последние по вл ютс на всех его выходах с порогами н1 . Поступа на вхо.« .i:x:2- 1 1 . ды соответствующих элементов ШШ группы 3 они вызывают на их выходах, вл ющихс выходами с порогами от 1 до . , единичные логические V сигналы. При подаче единичного логического сигнала на (3l+3) вход, имеющий вес 2 , он поступает на вход элемента ИЛИ группы 3 и вызывает единичные логические сигналы на выходах всех элементов ШШ группы, выходы которых вл ютс выходами с порогами 11 от 1 до 2 -1. Поступа на вход элемента И группы 3 с ()-й входной шины единичный логический сигнал .вызывает единичные логические сигналы на выходах элементов И, вл ющихс выходами с порогами +1 до i+1 Таким образом, при подаче на входы х- -порогового элемента единичных 5 логических сигналов, единичные логические сигналы по вл ютс на всех его выходах с порогами . c..Zx. j -r J Поскольку к каждому из входов устройства подключено не более четырех логических элементов, обеспечиваетс относительно высока функциональна надежность.The invention relates to automation and supervisory technology and can be used to build various devices for processing discrete information. The shaper of threshold function codes is known, which is made in the form of a matrix of identical cells, each of which contains the element AND and the element OR, and the first inputs of the elements AND and OR of each cell located in the Lth row of the cen ter are connected to the output the element AND the cell located in this row of the previous column, and the second inputs - with the output of the element OR cell located in the previous row of this column | lJ. The disadvantage of the device is its relative complexity. The closest to the proposed is a binary code converter into threshold function codes, containing a K-1 group of elements AND and OR (where K is the number of inputs), the i-group contains the element AND and the element SH, the first input of the code converter is connected to the first the inputs of the elements AND and OR of the first group of elements AND and OR, the second inputs of which are connected to the second input of the code converter, the outputs of which are connected to the outputs of the elements AND and OR of the last group of elements AND and OR, as well as the K-th input of the code converter, output Mth element And i- group (M - 1, 2, ..., 2 - O is connected to the first inputs of the 2M-1-st element I and 2M-1-th element OR M + 1-OY groups of the elements AND and OR, the output M the second element of the second group of the elements of the AND and the SHS is connected to the first inputs of the 2nd, the Mth element of the AND and the 2M-S1GO element of the OR 1 + 1st group of the elements AND and OR, the first input of the 2 -1th element of AND and 2 The 1-st element OR of the i-th group of AND and OR elements is connected to the i-th input of the converter code 2. A disadvantage of the known device is the relatively low functional reliability, which is associated with a relatively large input load device. The purpose of the invention is to increase functional reliability. The goal is achieved by the fact that in the binary code into the threshold function codes, containing 652 K – 1 groups of AND and OR elements (where K is the number of inputs), the n-group contains the element 2-1 OR element, the first input of the converter code is connected to the first inputs of the elements AND of the first group of elements AND and OR, the second inputs of which are connected to the second input of the code converter, the outputs of which are connected to the outputs of elements AND and SHSh of the last group of elements AND and SHSh, as well as to the th input of the code converter, output of the SL element And the h-th Uppa (M 1, 2, ...,) is connected to the first inputs of the 2M -1th element AND and the 2M -1th element of the school i i the 1st group of the elements AND and OR, the output of the Mth element OR i- the first group of elements I and III is connected with the first inputs of the 2nd M element And, and the 2nd element of the group i + 1 of the group I and II, the first inputs of the second component I and second and second; This SHS of the i-th group of elements AND and OR is connected to the i-th input of the code converter, 1 + 1-th input of the code converter is connected to the second inputs of the first OR element and the 2 -2-nd element AND of the i-th group of AND and OR elements in which the output of the 2nd-3rd element AND and the 2nd-3rd element OR are connected to the second inputs of the 2nd -1-second element AND and the 2nd -1st OR element, the outputs of which are connected to the second inputs of the first AND element, respectively and the second element OR of the same group of elements AND and OR, in which the second input is the i-oro of the AND element and the i-oro of the OR element, where t is 1, 2, ... are connected to the output, respectively. 1 + 2-nd element AND 1-2-element OR. The drawing shows a block diagram of an example implementation of a converter of a dual code into threshold function codes for case K 4. The binary code converter into codes of threshold functions contains K-1 (K C) group 1, 2, 3 elements AND and OR (where K is NUMBER9 inputs), the i-group contains 2 -1 element 4 i and 2 -1 element OR 5 i 1-5 i 2-1, the first input 6 of the code converter is connected to the first inputs of the AND and OR elements of the first group of AND and OR elements, the second inputs of which are connected to the second input 7 of the code converter, the outputs 8 of which are connected to the outputs element s of AND and OR of the last group of 3 elements AND and SHSh, as well as with the k-th input 9 of the code converter, the output of the M-th element AND 4-i M of the i-th group 2-2) connected by the first inputs of the 2M-1st element And 4 i-f1 2M-i and 2M-1st element OR 5-1 + 1-2M-1 1 + groups of elements I and ШШ, output M-th the element OR 5 i of the group of elements AND and OR is connected to the first inputs of the ith element AND 4 - i 2М-о element OR 5-i + 1 2М i + 1-th group of elements AND and OR, the first inputs 2-t-1- The 4th element of the 4th, 2–1th elements of the 1st class of the 1st group of the AND and OR elements is connected to the –th input of the code converter, + 1-YY transition zovatel codes coupled to second inputs of the first. of the OR element of the 5th and 2nd elements AND -2 of the i -th group of the elements AND and OR, in which the launch of the 2nd i-3th element of the AND-3 and the 2-3rd element of OR 5-V-2 - 1 is connected to the second inputs of the 2 + 1-st element AND and 2 + 1-th element OR, respectively, 5, the outputs of which are j. connected to the second inputs, respectively, of the first element AND and the second element SHHS 2 of the same group of elements AND and OR, in which the second input of the} th element AND and the j-oro element OR, where, 2, ..., 2-2, are connected with the output, respectively, of the j + 2nd element AND, and the j-2nd element OR. The binary code to threshold function converter works as follows. Let a single logical signal be fed to the first input 6, while a single logical signal will be at the output of the SHHS element. It arrives at the input of the element OR of group 3 and generates a single logical signal at its output, which is an output with a threshold a 1; the remaining outputs of the elements are zero logical signals. Let a single logical signal also be fed to the second input 7, and a single logical signal will also appear at the output of the element And, which is the output with a threshold. At the same time, the single logical signals arrive at the second inputs of all the elements of the NL. groups 2, which causes on their outputs, which are outputs with thresholds ct-1, 2, 3, single logic signals. At the outputs of all elements AND of group 2 there are zero logical signals, since at the input of the element I there is a zero logical signal from input 10, which causes its output and the outputs of the remaining elements of AND of group 2 to have zero logical signals. When a single logical signal is applied only to input 10, it is fed to the input of an OR element of group 2, which causes at its output and the outputs of all other elements of the NL of group 2, which are outputs with thresholds 01 1, 2, 3, single logical signals. When applying a single logical signal and to the input 6, this causes a single logical signal at the output of the NL element and the output of the AND element of group 2, which is an output with a threshold,. Thus, when serving at the entrances; (i 1 2, 3) single logical signals, single logical signals will be at the outputs of a group of 2 elements having thresholds. Similarly, the elements AND, SHSh, groups 1, 2 and 3 elements AND and OR form a multi-threshold element at (t + 1) input with weights of inputs (L); .2. When applied to the inputs of single logical signals, the latter appear on all its outputs with thresholds n1. Proceed to the input. «.I: x: 2- 1 1. They call the corresponding elements of group 3 of group 3 at their outputs, which are outputs with thresholds from 1 to. , single logical V signals. When a single logical signal is applied to the (3l + 3) input having a weight of 2, it enters the input of the OR element of group 3 and causes single logical signals at the outputs of all elements of the WIII group whose outputs are outputs with thresholds 11 from 1 to 2 - one. The input of the input element AND group 3 with the () -th input bus a single logical signal. Causes single logical signals at the outputs of the elements AND, which are outputs with thresholds of +1 to i + 1. Thus, when fed to the inputs of the x- threshold element 5 single logic signals, single logical signals appear on all its outputs with thresholds. c..Zx. j -r J Since no more than four logic elements are connected to each of the device inputs, functional reliability is relatively high.