SU1104653A1 - Device for adjusting signal level - Google Patents

Abstract

1. УСТРОЙСТВО РЕГУЛИРОВАНИЯ УРОВНЯ СИГНАЛА, содержащее последовательно соединенные первый логарифмический усилитель и первый антилогарифмирующий транзистор, последовательно соединенные второй логарифмический усилитель и второй антилогарифмирующий транзистор, причем каждый логарифмический усилитель образован соответствующим операционным усилителем с дополнительным транзистором в цепи отрицательной обратной св зи, при этом базы дополнительных транзисторов  вл ютс  управл ющим входом устройства, отличающеес  тем, что, с целью уменьшени  уровн  шума, в него введены первый инвертирующий усилитель, подключенный к выходу первого антилогарифмирующего транзистора, второй инвертирующий усилитель, включенный между выходом второго антилогарифмирующего транзистора и входом первого инвертирующего усилител , а также первый и второй четырехполюсники, входы второго четырехполюсника подключены к входу и выходу первого четырехцолюсника . выходы - к входам первого и второго логарифмических усилителей соответственно, при этом один из четырехполюсников выполнен нелинейньм. 2.Устройство по п. 1, отличающеес  тем, что первый четырехполюсник выполнен в В1аде первого дополнительного инвертирзпощего усилител , а второй четырехполюсник - в виде соединенный последовательно встррчно первого и второго лиодов, первые выводы которых  вл ютс  соответствующими входами -второго четьфехполюсника, параллельно каждому диоду включены последовательно соединенные первый и второй резисторы, Сточка соединени  которых  вл етс  соответствующим выходом второго четырехполюсника; 3.Устройство по п. 1, отличающеес  тем, что первый четырехполюсник содержит входной резистивный делитель напр жени , к отводу которого подключен неинHffiei вертирующий вход первого дополнительного операционного усилител  с 4 дополнительным диодом в цепи отрицательной обратной св зи, к выходу первого дополнительного операционного 01 усилител  подключены последовательно со соединенные дополнительный анти- . .логарифмирующий транзистор и второй дополнительный инвертирующий усили- . тель с первым дополнительным резистором в цепи отрицательной обратной св зи, выход которого  вл етс  выходом первого четьфехполюсника, инвертирующие входы первого дополнительного операционного усилител  и -второго дополнительного инвертирующего усилител  подключены к шине питани  че1. DEVICE CONTROL SIGNAL LEVEL, comprising series-connected first logarithmic amplifier and antilogarifmiruyuschy first transistor, serially connected second logarithmic amplifier and a second transistor antilogarifmiruyuschy, wherein each logarithmic amplifier is formed by an operational amplifier with respective complementary transistor circuit in a negative feedback, wherein additional base The transistors are the control input of the device, characterized in that, with To reduce the noise level, the first inverting amplifier connected to the output of the first anti-logging transistor is inserted into it, the second inverting amplifier connected between the output of the second anti-logarithm transistor and the input of the first inverting amplifier, and the first and second quadrupoles, the inputs of the second four-pole are connected to the input and output the first four-port network the outputs to the inputs of the first and second logarithmic amplifiers, respectively, while one of the quadrupoles is nonlinear. 2. The device according to claim 1, characterized in that the first quadrupole is made in the first additional inverter and the second quadruple is connected in series with the first and second diodes, the first terminals of which are the corresponding inputs of the second four-pole, parallel to each diode connected in series are the first and second resistors, the junction of which is the corresponding output of the second quadrupole; 3. The device according to claim 1, characterized in that the first quadrupole comprises an input resistive voltage divider, to whose outlet a non-Hffiei is connected, the rotating input of the first additional operational amplifier with 4 additional diodes in the negative feedback circuit 01 to the output of the first additional operational 01 amplifier connected in series with the connected additional anti-. logarithm transistor and the second additional inverting effort-. the coil with the first additional resistor in the negative feedback circuit, the output of which is the output of the first four-pole network, the inverting inputs of the first additional operational amplifier and the second additional inverting amplifier are connected to the power bus

Description

рез второй и третий дополнительные резисторы соответственно, а второй четырехполюсник выполнен в виде последовательно соединенных четвертого, п того и .шестого дополнительных резисторов , при этом вывод четвертого дополнительного резистора и точка . соединени  п того и шестого дополнительных резисторов  вл ютс  соот653the second and third additional resistors respectively, and the second quadrupole are cut in the form of series-connected fourth, fifth and sixth additional resistors, with the output of the fourth additional resistor and a point. the connections of the fifth and sixth additional resistors are respectively 653

ветствующими входами второго четырехполюсника , а второй вывод шестого дополнительного резистора и точка соединени  четвертого и п того дополнительных резисторов  вл ютс  соответствующими выходами второго четырехполюсника .the secondary inputs of the second quadrupole, and the second output of the sixth additional resistor and the connection point of the fourth and fifth additional resistors are the corresponding outputs of the second quadrupole.

Приоритет по пунктам:Priority points:

26.04.82 по пп. и 2.04/26/82 in paragraphs and 2.

ff

Изобретение относитс  к радиотехнике и может быть использовано в устройствах регулировани  уровн  сигнала , реализующих принцип электронного управлени .The invention relates to radio engineering and can be used in signal level control devices that implement the principle of electronic control.

Известен, например, усилитель с переменным усилением, в котором используетс  дифференциальный каскад на транзисторах с управл емым режимом смещени  ij.For example, a variable-gain amplifier is known, in which a differential transistor cascade with a controlled bias mode ij is used.

Эти транзисторы вместе со вспомогательными цеп ми  вл ютс  источниками шума,понизить уровень которого оказываетс  затруднительным.These transistors, together with the auxiliary circuits, are sources of noise, which can be difficult to lower.

Наиболее близким по технической сущности к изобретению  вл етс  устройство регулировани  уровн  Ъигна|ла , содержащее последовательно соединенные первый логарифмический усилитель и первый антилогарифмирующий транзистор, последорательно соединенные второй логарифмический усилитель и второй антилогарифмирующий транзистор , причем каждый логарифмический усилитель образован соответствующим операционным усилителем с дополнительным транзистором в цепи отрицательной обратной св зи, при этом базы дополнительных и антилогарифмирующих транзисторов  вл ютс  управл ющими входами устройства С2 .The closest to the technical essence of the invention is a signal level control device containing a first logarithmic amplifier and a first anti-logarithm transistor, a second logarithmic amplifier and a second anti-logarithm transistor sequentially connected, each logarithmic amplifier formed by a corresponding operational amplifier with an additional transistor, and negative feedback, with additional bases and anti-logarithm boiling transistor are the gate inputs C2 device.

Однако транзисторы в известном устройстве также  вл ютс  основными источниками шума, причем практически равноценными, особенно при максимальном коэффициенте передачи регул тора уровн  (усилител ). Снижение уровн  шума в известном устройстве путем, например, уменьшени  тока оказываетс  неэффективным, так как приводит к снижению усилени  этих транзисторов по напр жению и возрастанию вли ни  UHowever, the transistors in the known device are also the main sources of noise, and almost equivalent, especially at the maximum gain of the level controller (amplifier). Reducing the noise level in a known device by, for example, reducing the current is ineffective, as it leads to a decrease in the gain of these transistors in the voltage and an increase in the influence of U

шумов св занных с ними операционных усилителей.noise associated with their operational amplifiers.

Целью изобретени   вл етс  уменьшение уровн  шума.The aim of the invention is to reduce the noise level.

Цель достигаетс  тем, что в устройстве регулировани  уровн  сигнала содержащем последовательно соединенные первый логарифмический усилитель и первый антилогарифмирующий транзистор , последовательно соединенные второй логарифмический усилитель и второй антилогарифмирующий транзистор . Причем каждый логарифмический усилитель образован соответствующим операционным усилителем с дополнительным транзистором в цепи отрицательной обратной св зи, при этом базы дополнительных транзисторов  вл ютс  управл ющим входом устрой ;тва ;введены первый инвертирующий усилитель , подключенный к выходу первого антилогарифмирующего транзистора, второй инвертирующий усилитель, включенный между выходом второго антилогарифмирующего транзистора и входом первого инвертирующего усилител , а также первый и второй четырехполюсники, входы второго четырехполюсника подключены к входу и выходу первого четырехполюсника , выходы -к входам первого и второго логарифмических усилителей соответственно,при этом один из четырехполюсников выполнен нелинейным.The goal is achieved in that in a signal control device comprising a first logarithmic amplifier and a first anti-logarithm transistor connected in series, a second logarithmic amplifier and a second anti-logarithm transistor are connected in series. Moreover, each logarithmic amplifier is formed by a corresponding operational amplifier with an additional transistor in the negative feedback circuit, the bases of the additional transistors being the control input of the device; the first inverting amplifier connected to the output of the first anti-logging transistor, the second inverting amplifier connected between the output of the second anti-logging transistor and the input of the first inverting amplifier, as well as the first and second quadrupoles, in the moves of the second quadrupole are connected to the input and output of the first quadrupole, the outputs are to the inputs of the first and second logarithmic amplifiers, respectively, while one of the quadrupoles is made non-linear.

Кроме того, первый четырехполюсник выполнен в виде первого дополнительного инвертирующего усилител , а второй четырехполюсник - в виде соединенных последовательно встречно первого и второго диодов, первые выводы которых  вл ютс  соответствующими входами второго четырехполюсника, параллельно каждому диоду включены последовательно соединенные первый и второй резисторы, точка соединени  которых  вл етс  соответствующим выходом второго четырехполюсника . При этом первый четырехполюсник содержит входной резистивньй делитель напр жени , к отводу которого подключен неинвертирующий вход первого дополнительного операционного усилител  с дополнительным диодом в цепи отрицательной обратной св зи, к выходу Первого дополнительногб опе рационного усилител  подключены последовательно соединенные дополнитель ный антилогарифмирующий транзистор и второй дополнительный инвертирующий усилитель с первьгм дополнительным резистором в цепи отрицательной обратной св зи, выход которого  вл етс  выходом первого четырехполюсника , инвертирующие входы первого дополнительного операционного усилител  и второго дополнительного инвертирующего усилител  подключены к шине питани  через второй и третий дополнительные резисторы соответственно , а второй четырезполюсник выполнен в виде последовательно соединенных четвертого, п того и шестого дополнительных резисторов, при этом вывод четвертого дополнительного резистора и точка соединени  п того и шестого дополнительных резисторов  вл ютс  соответствующими входами второго четырехполюсника, а второй 1вывод щестого дополнительного резистора и точка соединени  четвертого и п того дополнительных резисторов  вл ютс  соответствующими выходами второго четырехполюсника. На фиг. 1 представлена принципиал на  электрическа  схема устройства регулировани  уровн  сигнала, в котором второй четырехполюсник выполне управл емым; на фиг. 2 - принципиаль на  электрическа  схема первого и второго четырехполюсников устройства регулировани  уровн  сигнала, в кото ром первый четырехполюсник выполнен управл емым, на фиг. 3 - диаграммы, по сн ющие работу устройства на фиг на фиг. 4 - представлены диаграммы, по сн ющие работу устройства на фиг. 2. Устройство регулировани  уровн  сигнала (фиг. 1) содержит nepBbrti и второй операционные усилители 1 и 2 |первый и второй дополнительные транзисторы 3 и 4, первый и второй антило- гарифмирующие транзисторы 5 и 6, первый и второй инвертирующие-усилители 7 и 8, первый и второй четырехполюсники 9 и 10, первый четырехполюсник 9 содержит первый дополнительный инвертирующий усилитель 11,.первый и второй резисторы 12 и 13, вто- рой четырехполюсник 10 выполнен управл емым и содержит первый и второй диоды 14 и 15, третьи и четвертые резисторы 16 и 17, п тый, шестой, седьмой, восьмой, дев тый, дес тый и одиннадцатый резисторы 18-24, при этом первые операционный усилитель 1 , и дополнительный резистор 3 и вторые операционный усилитель 2 и дополнительный резистор 4 образуют соответственно первый и второй логарифмические усилители. Устройство (фиг. 2) содержит образующие первый четырехполюсник 9 первый дополнительный операционный усилитель 25, дополнительный диод 26, дополнительный антилогарифмирующий транзистор 27j второй дополнительный инвертирующий усилитель 28, первый, второй, третий и четвертьп дополнительный резисторы 29 - 32, входной резистивный делитель 33 напр жени  на п том и шестом дополнительных резисторах 34 и 35, а также образующие второй четырехполюсник 10 седьмой, восьмой и дев тый дополнительные резисторы 36 - 38. Предложенное устройство регулировани  уровн  сигнала, в котором второй четырехполюсник вьшолнен управл емым , работает следующим образом . В режиме поко  при максимальном коэффициенте передачи (например, равном 1) полагаем напр жение на управл ющем входе относительно общей шины нулевым, тогда смещение на эмиттерных переходах дополнительных транзисторов 3 и 4 и антипогарифмирую-. щих транзисторов 5 и 6 oдинaкoвo поэтому одинаковы и токи этих транзисторов , падение напр жени  на резисторах 16 и 17 считаетс  нулевым. Сопротивление резисторов 21-23 одинаково и в .2 раза меньше сопротивлени  резисторов 16 и 17. Сопротивление резисторов 12 и 13 также одинаково , В динамическом режиме при относительно малых регулируемых сигналах диоды 14 и 15 не провод т тока, поэтому их вли нием можно пренебречь. Напр жени  на входе устройства . JH на выходе первого дополнительного инвертирующего усилител  11 показаны на фиг. 3 а, б. Регулируемые сигналы приход т на входы логарифмических усилителей в противофазе. При малых регулируемых сигналах диаграммы а , (фиг. 3) справедливы и дл  коллектор ных токов транзисторов 3 и 4. Напр жение на эмиттерах транзисторов 3,5 и 4,6 изображено на фиг. 3 В, i ,представл ющими результат логарифмировани  входного сигнала. Токи антилогарифмирующих транзисторов 5 и 6 противофазны и соответствуют по форме регулируемым сигналам. Точность этого соответстви  обеспечиваетс  ис пользованием интегральных сборок с парами идентичных транзисторов 3,5 и 4,6. Благодар  включению второго инвертирующего усилител  8 (с резисторами 23 и 24) регулируемые сигналы с выходов антилогарифмирующих транзисторов 5 и 6 суммируютс  на. входе первого инвертирующего усилите л , с выхода которого поступают на вьгход устройства регулировани  уровн  сигналов. Уровень шума на выходе определ етс  в основном транзисторами 3,5 и 4,6. Суммирование шумов этих пар транзисторов на выходе дает у ели-чение .уровн  шума примерно в 2 раза. Величина напр жени  шума на выходе, например, от транзисторов 3 и 5 зави сит от усилени  по напр жению первого антилогарифмирующего транзистора 5 вместе с первым инвертирующим усилителем 7, которое может быть определено как отнощение сопротивлени  восьмого резистора 21 и сопротивлени эмиттера антилогарифмирующего транзи тора 5 Я„„ /NOC-- Это же соотношение JL во х.арактеризует и усиление по напр жению дл  малых регулируемых сигналов; а произведение тока коллектора первого антилогарифмирующего транзистора 5 на сопротивление восьмого резис тора 21 дает значение половины выход ного напр жени  устройства (с учетом второго антилогарифмирующего транзис тора 6 и второго инвертирующего усилител  8. При этом максимальный коэф фициент передачи по напр жению устройства К , , , где , - сопротивление третьего резистора 16. Уменьшение соотношедл  снижени  шума соответствует уменьшению сопротивлени  восьмого резистора 21 (т.е. увеличение тока при заданном выходном напр жении ) и увеличению сопротивлени  эмиттера первого антилогарифмирующего транзистора 5 (т.е. уменьшению его тока), что затрудн ет получение необходимой величины.выходного напр жени  устройства при больших регулируемых сигналах. Кроме того, при уменьшении сопротивлени  дл  сохранени  коэффициента передачи , устройства необходимо соответственно уменьшать сопротивление что приводит к перегрузке по току первого дополнительного транзистора 3 и затрудн ет получение необходимой величины входного напр жени  устройства при больших, регулируемых сигналах . Снижение уровн  шума и обеспечение перегрузочной способности устройства по входу и выходу достигаетс  дополнительным нелинейным преобразованием регулируемых сигналов на входе устройства. . При относительно больших регулируемых сигналах на них оказывают вли ние диоды 14 и 15. В один полупериод , например, открываетс  первый диод 14. Его ток делитс  поровну между вторыми резисторами 17. При этом входной ток первого логарифмического усилител  (первый операционный усилитель 1 и дополнительны транзистор 3) увеличиваетс  (максимальный ток может почти удваиватьс ), а входной ток второго логарифмического усилител  (второй операционный усилитель 2 и дополнительный транзистор 4 соответственно уменьшаетс ) . На фиг. Зд приведена форма напр жени  в точке соединени  диодов 15 и 16. Диаграммы е , ж (фиг.З соответствуют коллекторным токам дополнительных транзисторов 3 и 4, форма которых отлична от формы входного сигнала. Диграммы и , к. (фиг.З) соответствуют коллекторному току первого антилогарифмического транзистора 5 и току через дев тый резистор 22, которые при сложении дают первоначальную форму входного сигнапа . Соотношение амплитуд в разные полупериоды (фиг. 3 е , .ж ) дает возможность судить о соотношении переменного и посто нного токов транзисторов 3,5 и 4,6, которое примерно соответствует возможному вьгигрьшу по уровню шума. Нелинейность формы кривых (фиг.З е , ж) физически означает , что при больших регулируемых сигналах предотвращаетс  закрывание дополнительных транзисторов 3 и 4 (т. е. отсечка тока через них и нарушение логарифмировани ) в соответ вующие полупериоды, когда ток через транзисторы должен уменьшатьс . При подаче напр жени  на управл ющий вход относительно общей шины снижаетс  напр жение смещени  антилогарифмирующих транзисторов 5 и 6, соответственно уменьшаютс  их токи и увеличиваютс  сопротивлени  эмиттерных переходов и г . Причем благодар  второму инвертирующему усилителю 8 с резисторами 21 и 23 изменени  этих токов взаимно компенсируютс  на входе первого инверт рующего усилител  7 (с восьмым резистором 21) и не должны по вл тьс  на выходе у.стройства. Вследствие увеличени  сопротивлений з ъь соответственно уменьшаютс  отношени  снижаетс  коэффициент передачи устройства дл  регулируемых сигналов (при этом дополнительно снижаетс  уровень шума на выходе). Однако при максимальном коэффициенте передачи устройства больше единицы сказываетс  вли ние шумов первого дополнительного инвертирующего усилител , что устран етс  при использовании предлагаемых устройст ( фиг. 2). Здесь в режиме поко  токи дополнительного диода 26 и дополнительного антилогарифмирующего транзистора 27 задаютс  одинаковыми по сопротивлению резисторами 30 и 31. Дополнительный диод 26 (транзистор диодном включении) и дополнительный антилогарифмирующий транзистор 27 желательно использовать в виде интегральной сборки дл  взаимной ко пенсации их температурной нестабиль ности. Через резисторы 29, 32, 34 и 35 посто нный ток практически не пр текает, поэтому потенциалы на входе и на выходе первого четырехполюсника 9 соответствуют потенциалу обще шины. При малых регулируемых сигналах первый четырехполюсник 9 можно считать практически линейным. Коэфф циент передачи его по напр жению К : гДе 30 33 35 36 сопротивлени  .резисторов 29,32, 34 и 35 соответственно; входное сопротивление дополнительного антилогарифмирующего транзистора 27 в схеме с общей базой, которое при малых токах определ етс  в основном сопротивлением эмиттерного перехода, обратно пропорциональным току -эмиттера. Определ емьп этим вьфажением коэффициент К выбираетс  дл  малых сигналов равным 0,5 (т.е. - 6 дБ), причем резистор 32 (сопротивление общей отрицательной обратной св зи Rj) должен быть таким, чтобы при его отключении коэффициент K возрастал примерно до 0,3 (-4 дБ). При больших сигналах коэффициент передачи К первого четырехполюсника 9 рассматривать дл  мгновенных значечений сигналов, в частности амплитуд. В положительньм полупериод диаграммы входного регулируемого сигнала (фиг. 4 а) .ток дополнительного антилогарифмирующего транзистора 27 уменьшаетс ; при этом входное сопротивление 1-1 возрастает и в соотП1 d ветствии с приведенным вьфажением коэффициент К уменьшаетс  и может составл ть дл  максимальной амплитуды входного сигнала около -0,1 (фиг. 4). Сопротивление резисторов 36 - 38 одинаковое. Крива  q (фиг. 4) соответствует току через шестой дополнительный резистор 36, а крива  «Г (фиг. 4) - токам через дополнительые резисторы 37 и 38. На фиг. 4 fe показана диаграмма входного тока первого логарифмического усилител . В результате токи транзисторов 3 и 4 оказываютс  по форме отличными от регулируемых сигналов . При cy Jмиpoвaнии регулируемых сигналов после антилогарифмировани  первоначадьна  форма их восстанавливаетс . Физически это объ сн етс  тем, что нелинейно преобразованные регулируемые сигналы поступают с выхода первого четырехполюсника 9 на входы логирифмических усилителей через одинаковые по сопро9110465 тнвлению дополнительные резисторы 37 и 38. Через эти же резисторы поступают и шумы с выхода первого четырехполюсника 9, которые оказываютс  скомпенсированными после антилогариф- 5 мировани  на выходе устройства. Благодар  этому можно обеспечить достаточно низкий уровень шума наIn addition, the first quadrupole is designed as the first additional inverting amplifier, and the second quadrupole is connected in series to the first and second diodes, the first terminals of which are the corresponding inputs of the second quadrupole, in series each connected diode are connected in series which is the corresponding output of the second quadrupole. The first quadrupole contains an input resistive voltage divider, to the tap of which a non-inverting input of the first additional operational amplifier with an additional diode in the negative feedback circuit is connected, to the output of the First additional operational amplifier connected in series an additional anti-logarithmic transistor and a second additional inverting amplifier with an additional resistor in the negative feedback circuit, the output of which is the output of the first quadrupole, the inverting inputs of the first additional operational amplifier and the second additional inverting amplifier are connected to the power bus via the second and third additional resistors, respectively, and the second quadripole is made in the form of serially connected fourth, fifth and sixth additional resistors, while the output of the fourth additional resistor and the connection point of the fifth and sixth additional resistors are the corresponding inputs of the second even The two-pole terminal, and the second terminal of the secondary additional resistor and the junction point of the fourth and fifth additional resistors are the corresponding outputs of the second quadrupole. FIG. Figure 1 shows the principle of the electrical circuit of the signal level control device, in which the second quadrupole is controlled; in fig. 2 shows the principle of the electrical circuit of the first and second quadrupole signal regulating devices, in which the first quadrupole is controllable; FIG. 3 is a diagram explaining the operation of the device in FIG. 4 shows diagrams explaining the operation of the device in FIG. 2. The signal level control device (Fig. 1) contains nepBbrti and second operational amplifiers 1 and 2 | first and second additional transistors 3 and 4, first and second anti-logarithm transistors 5 and 6, first and second inverting amplifiers 7 and 8 The first and second quadrupoles 9 and 10, the first quadrupole 9 contains the first additional inverting amplifier 11, the first and second resistors 12 and 13, the second quadrupole 10 is controllable and contains the first and second diodes 14 and 15, the third and fourth resistors 16 and 17, fifth, sixth, edmoy, eighth, ninth, tenth and eleventh resistors 18-24, wherein the first operational amplifier 1 and an additional second resistor 3 and the operational amplifier 2 and a further resistor 4 form respectively first and second logarithmic amplifiers. The device (Fig. 2) contains the first additional quadrupole 9, the first additional operational amplifier 25, the additional diode 26, the additional anti-logarithmizing transistor 27j, the second additional inverting amplifier 28, the first, second, third and quarter-additional resistors 29–32, the input resistive voltage divider 33 on the fifth and sixth additional resistors 34 and 35, as well as forming the second quadrupole 10, the seventh, eighth and ninth additional resistors 36 - 38. The proposed level control device The signal in which the second quadrupole is controlled is as follows. In the quiescent mode, with a maximum transfer coefficient (for example, equal to 1), we assume the voltage at the control input relative to the common bus is zero, then the offset at the emitter transitions of additional transistors 3 and 4 and anti-firerm. Therefore, the transistors 5 and 6 are one and the same therefore the currents of these transistors, the voltage drop across the resistors 16 and 17 is considered to be zero. The resistance of resistors 21-23 is the same and is 2 times less than the resistance of resistors 16 and 17. The resistance of resistors 12 and 13 is also the same. In dynamic mode, with relatively small adjustable signals, diodes 14 and 15 do not conduct current, so their influence can be neglected. The input voltage of the device. JH at the output of the first additional inverting amplifier 11 is shown in FIG. 3 a, b. Adjustable signals arrive at the inputs of the logarithmic amplifiers in antiphase. With small regulated signals, diagrams a, (fig. 3) are also valid for the collector currents of transistors 3 and 4. The voltage at the emitters of transistors 3.5 and 4.6 is shown in fig. 3 B, i, representing the result of the logarithm of the input signal. The currents of the anti-logarithm transistors 5 and 6 are anti-phase and correspond in shape to adjustable signals. The accuracy of this correspondence is ensured by the use of integrated assemblies with pairs of identical transistors 3.5 and 4.6. By switching on the second inverting amplifier 8 (with resistors 23 and 24), the adjustable signals from the outputs of the anti-logging transistors 5 and 6 are summed by. the input of the first inverting amplifiers, the output of which is fed to the input of the device for adjusting the level of signals. The output noise level is mainly determined by transistors 3.5 and 4.6. The summation of the noise of these pairs of transistors at the output gives about a noise level of about 2 times. The magnitude of the output noise voltage, for example, from transistors 3 and 5, depends on the gain of the voltage of the first anti-logging transistor 5 together with the first inverting amplifier 7, which can be defined as the ratio of the resistance of the eighth resistor 21 and the emitter resistance of the anti-logging transistor 5 I „„ / NOC-- This same ratio JL in x. Characterizes the voltage gain for small regulated signals; and the product of the collector current of the first anti-logging transistor 5 and the resistance of the eighth resistor 21 gives a value of half the output voltage of the device (taking into account the second anti-logging transistor 6 and the second inverting amplifier 8. At the same time, the maximum transmission coefficient for the device voltage K,,, where, is the resistance of the third resistor 16. A decrease in the noise reduction ratio corresponds to a decrease in the resistance of the eighth resistor 21 (i.e., an increase in current at a given output voltage) and To increase the emitter resistance of the first anti-logarithmming transistor 5 (i.e., decrease its current), making it difficult to obtain the required output voltage of the device with large adjustable signals. In addition, when the resistance decreases, in order to preserve the transmission coefficient, the device must accordingly decrease the resistance that leads to current overload of the first auxiliary transistor 3 and makes it difficult to obtain the required value of the input voltage of the device for large, adjustable circuits gnalah. Reducing the noise level and ensuring the overload capacity of the device at the input and output is achieved by an additional non-linear transformation of the controlled signals at the device input. . With relatively large adjustable signals, diodes 14 and 15 affect them. In one half-period, for example, the first diode 14 opens. Its current is divided equally between the second resistors 17. The input current of the first logarithmic amplifier (the first operational amplifier 1 and the additional transistor 3) increases (the maximum current can almost double), and the input current of the second logarithmic amplifier (the second operational amplifier 2 and the auxiliary transistor 4 decreases accordingly). FIG. Zd shows the voltage form at the junction of diodes 15 and 16. Diagrams e, f (Fig. 3 correspond to the collector currents of additional transistors 3 and 4, whose shape is different from the shape of the input signal. Digrams and, because (Fig. 3) correspond to the collector The current of the first anti-logarithmic transistor 5 and the current through the ninth resistor 22, which, when added, give the initial shape of the input signal. The ratio of amplitudes in different half-periods (Fig. 3e, g) makes it possible to judge the ratio of alternating and direct currents of transistors 3.54.6, which roughly corresponds to the possible noise level. The non-linearity of the shape of the curves (Fig. 3e, g) physically means that for large regulated signals, the additional transistors 3 and 4 are prevented from closing (i.e. logarithm) in the corresponding half-periods when the current through the transistors is to decrease. When applying voltage to the control input relative to the common bus, the bias voltage of the anti-logarithm transistors 5 and 6 decreases, respectively emitter transitions and r increases. Moreover, due to the second inverting amplifier 8 with resistors 21 and 23, the changes of these currents are mutually compensated at the input of the first inverting amplifier 7 (with the eighth resistor 21) and should not appear at the output of the device. Due to the increase in resistances, the ratios decrease accordingly, the transmission coefficient of the device for the controlled signals (this further reduces the noise level at the output). However, with a maximum device transfer ratio greater than one, the effect of the noise of the first additional inverting amplifier is affected, which is eliminated by using the proposed device (Fig. 2). Here, in the rest mode, the currents of the additional diode 26 and the additional anti-logarithm transistor 27 are set by the same resistance resistors 30 and 31. It is desirable to use the additional diode 26 (diode-switched transistor) and the additional anti-logarithm transistor 27 as an integral assembly to mutually compensate for their temperature instability. Direct current does not flow through resistors 29, 32, 34, and 35; therefore, the potentials at the input and output of the first quadrupole 9 correspond to the potential of the common bus. With small adjustable signals, the first quadrupole 9 can be considered almost linear. The transmission coefficient for voltage: KGD 30 33 35 36 resistors is 29.32, 34, and 35, respectively; The input impedance of the additional anti-logarithm transistor 27 in the circuit with a common base, which at low currents is determined mainly by the emitter junction resistance, is inversely proportional to the emitter current. Determining with this voltage, the coefficient K is chosen for small signals equal to 0.5 (i.e. - 6 dB), and the resistor 32 (the resistance of the overall negative feedback Rj) should be such that when it is turned off, the coefficient K increases to about 0 , 3 (-4 dB). For large signals, the transmission coefficient K of the first quadrupole 9 should be considered for the instantaneous values of the signals, in particular amplitudes. In the positive half-cycle of the input regulated signal (Fig. 4a), the current of the additional anti-logging transistor 27 decreases; at the same time, the input resistance 1-1 increases and, in accordance with P1 d, with the reduction shown, the coefficient K decreases and may be about -0.1 for the maximum amplitude of the input signal (Fig. 4). Resistance of resistors 36 - 38 is the same. The curve q (Fig. 4) corresponds to the current through the sixth additional resistor 36, and the curve “G (Fig. 4) corresponds to the current through the additional resistors 37 and 38. FIG. 4 fe shows the input current diagram of the first logarithmic amplifier. As a result, the currents of the transistors 3 and 4 are in a form different from the regulated signals. When cy-modulating the controlled signals, after anti-logarithm, their original form is restored. Physically, this is explained by the fact that nonlinearly transformed adjustable signals are fed from the output of the first quadrupole 9 to the inputs of logyrifmic amplifiers via identical additional resistors 37 and 38 according to the same level of resistance. antilogarif- 5 peace at the output of the device. Due to this, it is possible to ensure a fairly low noise level at

/Б О/ B o

.М выходе устройства при коэфинциенте передачи значительно больше 1, Таким образом, изобретение позвол ет обеспечить уровень шума на выходе в 2 раза ниже, чем в известном решении,при более широком диапазоне регулировани  и меньших нелинейных искажени х.The output of the device with a transmission coefficient is significantly greater than 1. Thus, the invention allows to provide a noise level at the output 2 times lower than in the known solution, with a wider control range and smaller non-linear distortions.

ku,iku, i

Фкг.4Fkg.4

Claims (3)

1. УСТРОЙСТВО РЕГУЛИРОВАНИЯ УРОВНЯ СИГНАЛА, содержащее последовательно соединенные первый, логарифмический усилитель и первый антилогарифмирующий транзистор, последовательно соединенные второй логарифмический усилитель и второй антилогарифмирующий транзистор, причем каждый логарифмический усилитель образован соответствующим операционным усилителем с дополнительным транзистором в цепи отрицательной обратной связи, при этом базы дополнительных транзисторов являются управляющим входом устройства, отличающееся тем, что, с целью уменьшения уровня шума, в него введены первый инвертирующий усилитель, подключенный к выходу первого антилогарифмирующего транзистора, второй инвертирующий усилитель, включенный между выходом второго антилогарифмирующего транзистора и входом первого инвертирующего усилителя, а также первый и второй четырехполюсники, входы второго четырехполюсника подключены к входу и выходу первого четырехполюс ника. выходы - к входам первого и второго логарифмических усилителей соответственно, при этом один из четырехполюсников выполнен нелинейным.1. A SIGNAL LEVEL CONTROL DEVICE, comprising a first logarithmic amplifier and a first anti-logarithmic transistor connected in series, a second logarithmic amplifier and a second anti-logarithmic transistor connected in series, each logarithmic amplifier formed by a corresponding operational amplifier with an additional transistor in the negative feedback circuit, while the base transistors are the control input of the device, characterized in that, with the aim of mind To reduce the noise level, it introduced the first inverting amplifier connected to the output of the first anti-logarithmic transistor, the second inverting amplifier connected between the output of the second anti-logarithmic transistor and the input of the first inverting amplifier, as well as the first and second four-terminal, inputs of the second four-terminal are connected to the input and output of the first four-pole nickname. outputs - to the inputs of the first and second logarithmic amplifiers, respectively, while one of the four-terminal networks is non-linear. 2. Устройство по π. 1, отличающее ся тем, что первый четырехполюсник выполнен в виде первого дополнительного инвертирующего » усилителя, а второй четырехполюсник - в виде' соединенный последовательно встречно первого и второго диодов, первые выводы которых являются соответствующими входами ‘второго четырехполюсника, параллельно каждому диоду включены последовательно соединенные первый и второй резисторы, g ! точка соединения которых является соответствующим выходом второго четырехполюсника;2. The device according to π. 1, characterized in that the first four-terminal is made in the form of a first additional inverting "amplifier, and the second four-terminal is in the form of 'connected in series opposite to the first and second diodes, the first terminals of which are the corresponding inputs' of the second four-terminal, parallel to each diode connected in series and second resistors, g! the connection point of which is the corresponding output of the second four-terminal network; 3. Устройство по п. 1, отличающееся тем, что первый четырехполюсник содержит входной резистивный делитель напряжения, к отводу которого подключен неинвертирующий вход первого дополнительного операционного усилителя с дополнительным диодом в цепи отрицательной обратной связи, к выходу первого дополнительного операционного ' усилителя подключены последовательно соединенные дополнительный анти- .3. The device according to claim 1, characterized in that the first four-terminal network contains an input resistive voltage divider, to the tap of which a non-inverting input of the first additional operational amplifier with an additional diode in the negative feedback circuit is connected, and an additional additional operational amplifier is connected in series to the output anti. .логарифмирующий транзистор и второй дополнительный инвертирующий усилитель с первым дополнительным резистором в цепи отрицательной обратной связи, выход которого является выходом первого четырехполюсника, инвертирующие входы первого дополнительного операционного усилителя и второго дополнительного инвертирующего усилителя подключены к шине питания че. a logarithmic transistor and a second additional inverting amplifier with a first additional resistor in the negative feedback circuit, the output of which is the output of the first four-terminal network, the inverting inputs of the first additional operational amplifier and the second additional inverting amplifier are connected to the power bus SU„„ 1104653 рез второй и третий дополнительные резисторы соответственно, а второй четырехполюсник выполнен в виде последовательно соединенных четвертого, пятого и .шестого дополнительных резисторов, при этом вывод четвертого дополнительного резистора и точка . соединения пятого и шестого дополнительных резисторов являются соот ветствующими входами второго четырехполюсника, а второй вывод шестого дополнительного резистора и точка соединения четвертого и пятого дополнительных резисторов являются соответствующими выходами второго четырехполюсника .SU „„ 1104653 cut the second and third additional resistors, respectively, and the second four-terminal is made in the form of fourth, fifth and sixth additional resistors connected in series, while the fourth additional resistor and a point are output. the connections of the fifth and sixth additional resistors are the corresponding inputs of the second four-terminal, and the second terminal of the sixth additional resistor and the connection point of the fourth and fifth additional resistors are the corresponding outputs of the second four-terminal. Приоритет по пунктам:Priority on points: 26.04.82 по пп. 1 и 2.04/26/82 according to paragraphs 1 and 2.