Изобретение относитс к автоматик и вычислительной технике, в частноети к устройствам дл представлени аналоговых величин в дискретной форме . Известен преобразователь сдвига фа зы в код, в котором выходы фазовращател через аналоговые коммутаторы сое динены с формировател ми старт- и стоп-импульсов, а формирователи - с блоком измерени временного интервала , выход которого св зан с цифровым вычислительным блоком lj . Однако этот преобразователь сложен и имеет низкое быстродействие, так как требуетс дополнительно определит разность фаз между текущим и опорным сигналами и провес- и операцию нахождени поправки. Известен преобразователь сдвига фазы в код, содержащий один коммутато входы которого соединены с источником входных сигналов, а выходы через компараторы подключены к триггеру, выходы триггера через другой коммутатор подключены к управл ющему входу элемента И, информационный вход которого соединен с генератором импульсов , а выход подключен к счетчику Недостатком такого преобразовател вл етс низкое быстродействие, вызванное необходимостью двойного измерени разности фаз. Наиболее близким техническим решением к изобретению вл етс преобразователь сдвига фазы в код,содержащий первый и второй коммутаторы, информационные входы которых соединены с источником входных сигналов, а выходы объединены и через компаратор подключены к одним входам первого и второго элементов И, выходы которых подключены соответственно к единичному и нулевому входам триггера, единичный выход триггера подключен к другому входу второго элемента И и к одному входу третьего элемента И, нулевой выход триггера подключен к другому входу первого элемента Ник управл ющему входу первого коммутатора, генератор импульсов подключен к другому, входу третьего элемента И, выход которого подключен к счетчику, единичный выход триггера подключен к управл ющему входу второго коммутатора З, Недостатком известного преобразовагал вл етс погрешность йри измерении фазовых сдвигов, , близких к 2i, из-за переходных процессов при коммутации. Целью изобретени вл етс повышение точности преобразовател . Поставленна цель достигаетс тем, что в преобразователь сдвига фазы в код, содержащий первый и второй коммутаторы, информационные входы которых соединены с источником входных сигналов, а выходы объединены и через компаратор подключены к одним входам первого и второго элементов И, выходы которых подключены соответственно к единичному и нулевому входам триггера, единичный выход триггера подключен к другому входу второго элемента Ник одному входу третьего элемента И, нулевой выход триггера подключен к другому входу первого элемента Инк управл ющему входу первого коммутатора, генератор импульсов подключен к другому входу третьего элемента И, выход которого подключен к счетчику, введены фазоинвеотор, третий коммутатор, четвертый, п тый, шестой и седьмой элементы И, регистр, дешифратор и элемент задержки, вход второго коммутатора через фазоинвертор подключен, к третьему коммутатору, выход которого подключен к компаратору , единичный выход триггера подключен к одним входам четвертого и п того элементов И, выходы разр дов счетчика подключены к регистру, выходы старших разр дов которого подключены к дешифратору, один и другой выходы дешифратора подключены к другим входам соответственно четвертого и п того элементов И и к одним входам шестого и седьмого элементов И соответственно , выходы четвертого и п того элементов И подключены к упраьл ющим входам второго и третьего коммутаторов соответственно, выход второго элемента И подключен к управл ющему входу регистраи через элемент задержки - к установочным входам младших разр дов счетчика и к другим входам шестого и седьмого элементов И, выходы которых подключены к установочным входам старшего разр да счетчика. На чертеже представлена функциональна схема преобразовател . Преобразователь содержит коммутаторы 1-3, выходы которых через компаратор подключены к входам элементов И 5 и 6. Выходы элементов И 5 и 6 подключены к установочным входам триггера 7, одиночный и нулевой выходы которого подключены к другим входам элементов И 5 и 6. Кроме того , нулевой выход триггера 7 подключен к управл ющему входу коммутатора 1, а единичный выход подключен к входам элементов И 8-10. Вход элемента И 10 подключен к генератору 11 стабильной частоты, а выход - к счетному входу счетчика 12. Выходы счетчи ка 12 подключены к входам регистра 13, выходы двух старших разр дов которого подключены к дешифратору 14. Вьгходы дешифратора подключены к другим входам элементов И 8 и 9, выходы которых соединены с управл ющими входами коммутаторов 2 и 3. Выходы дешифратора 14 подключены к одним входам элементов И 15 и 16, выходы которых соединены с установочными вх дами старшего разр да счетчика 12, а другие входы элементов И 15 и 16 соединены с шиной обнулени остальны разр дов счетчика 12 и через элемент 17 задержки подключены к шине записи регистра 13, к выходу элемента И 6. Входы коммутаторов 1 и 2 подключены к источнику опорного Uf и сдвинутог по фазе Ug напр жений, а вход комму татора 3 через фазоинвертор 18 подключен к источнику сдвинутого по фазе ч напр жени . Преобразователь работает следующим образом. Положительный разрешающий потенциал с нулевого выхода триггера 7 отпи рает элемент И 5 и коммутатор 1. Элементы 6,8,9 и 10 заперты запрещающим потенциалом с единичного выхода триггера 7. В момент перехода через нуль напр жени U от отрицательного к положительному компаратор 4срабатывает и выдает короткий импульс , который через открытый элемен 5поступает на единичный вход тригге ра 7 и перебрасывает его в положение 1. Элементы 6 и 10 открываютс и импульсы от генератора 11 начинают заполн ть счетчик 12. Одновременно H пр жение Ut отключаетс и открывает с один из элементов 8 или 9, которы включает один из коммутаторов 2 или 3. На вход компаратора 4 поступает напр жение U2 или через фазоинверто 18 инвертированное напр жение U В момент времени, соответствующий переходу через нуль от отрицательного к положительному этого напр жени омпаратор -4 выдает второй импульс, оторый проходит через открытый элеент 6 на нулевой вход триггера 7 и еребрас ьает его в исходное положеие 0. Элементы 6 и 10 при этом закрыаютс и прекращаетс поступление имульсов на счетчик. Одновременно имульс с выхода элемента 6 производит апись кода счетчика 12 в регистр 13 через элемент 17 задержки обнул ет четчик 12 и устанавливает в исходное осто ние старший разр д счетчика 12. В зависимости от состо ни двух тарших разр дов регистра 13 возбуадатс один из выходов дешифратора 14. сли код на старших разр дах соответтвует Ю или 01, то возбуждаетс одна выходна шина, если 00 или 11, то возбуждаетс друга выходна шина. Так как наличие единицы в двух старших разр дах регистра 13 означает , что фазовый сдвиг между Uj и и2 больше 270 , а наличие нулей в Двух старших разр дах означает, что Фазовьй сдвиг между U, и Ug меньше 90, следовательно, если возбуждаетс одна выходна шина дешифратора 14, то сдвиг фаз между Ut . и U находитс в интервале 270°. В этом случае открываетс элемент 8 и положительньй разрешающий потенциал поступает на управл ющий вход коммутатора 2 и открывает его. Если возбуждаетс друга выходна шина дешифратора 14, то. сдвиг фаз между и Jl находитс в пределах (f 90 или . В этом случае открываетс элемент 9 и положительный разрешающий потенциал поступает на управл ющий вход коммутатора 3 и открывает его, а на вход компаратора поступает напр жение L12 через фазоинвертор 18, где происходит фазовый сдвиг Uj на 180. В обоих случа х коммутируемые напр жени сдвинуты между собой на угол, не меньше 90 . Когда фазовый сдвиг между U| и И находитс в интервале 90° «: ср 270 и возбуждаетс одна выходна шина дешифратора 14, то открываетс элемент 16 и импульс с выхода элемента 6 устанавливает в О старший разр д счетчика 12. Когда, же фазовый сдвиг между U, и 1) становитс меньше 90 или больше 270 и возбуждаетс друга выходна шина дешифратора 14, то открываетс элемент 15 и импульс с выхода элемента 6 устанавливает в 1 старший разр д счетчика 12, т.е. к измер емой фазе в начале измерени прибавл етс 180. После заполнени счетчика 12 импульсами генератора 11 на выходе этого счетчика будет код, пропорхщональный значению сдвига фаз Cf +360°. Если чис -по разр дов счетчика 12 соответствует 360 , то его показание в конце измерени будет пропорционально сдвигу фа . (Я . В качестве коммутатора в npe-i образователе можно использовать коммутатор напр жени посто нного и переменного тока К284КН1, который допускает частоту входного сигнала до 80 кГц. Преобразователь устроен так, что измер емый сдвиг фаз- находитс всегда в интервале 90 : q i 270 и, следовательно, полностью исключает погрешность из-за вли ни переходных процессов при коммутации.The invention relates to automation and computing, in particular, to devices for representing analog values in discrete form. A phase shifter into a code is known in which the outputs of the phase shifter are connected via analog switches to the start and stop pulse shapers, and the drivers are connected to a time interval measurement unit whose output is connected to the digital computing unit lj. However, this converter is complex and has a low speed, as it is required to additionally determine the phase difference between the current and reference signals and the curing and correction operation. A known phase shift converter is a code containing one commutator inputs of which are connected to an input source, and outputs are connected via a comparators to a trigger, and outputs of a trigger through another switch are connected to a control input of an And element, whose information input is connected to a pulse generator, and the output is connected to counter The disadvantage of such a converter is the low speed caused by the need to double-measure the phase difference. The closest technical solution to the invention is a phase shift converter into a code containing first and second switches, whose information inputs are connected to an input source, and the outputs are combined and connected to one input of the first and second elements through a comparator, the outputs of which are connected respectively to single and zero trigger inputs, single trigger output is connected to another input of the second And element and to one input of the third And element, zero trigger output is connected to another one One of the first element Nick to the control input of the first switch, the pulse generator is connected to another, the input of the third element AND whose output is connected to the counter, the single output of the trigger is connected to the control input of the second switch 3, The disadvantage of the known transducer is the error in measuring phase shifts, close to 2i, due to switching transients. The aim of the invention is to improve the accuracy of the converter. This goal is achieved by the fact that the phase shift converter is a code containing the first and second switches, the information inputs of which are connected to the source of input signals, and the outputs are combined and connected through one comparator to the same inputs of the first and second elements, the outputs of which are connected respectively to the unit and zero trigger inputs, a single trigger output is connected to another input of the second element Nick one input of the third element And, a zero output trigger is connected to another input of the first element Ying To the control input of the first switch, the pulse generator is connected to another input of the third element And, the output of which is connected to the counter, the phase inverter, the third switch, the fourth, the fifth, the sixth and the seventh elements And, the register, the decoder and the delay element, the input of the second switch through the phase inverter is connected, to the third switch, the output of which is connected to the comparator, the single output of the trigger is connected to one input of the fourth and fifth elements And, the outputs of the bits of the counter are connected to the register, the outputs of the older the bits of which are connected to the decoder, one and the other outputs of the decoder are connected to other inputs of the fourth and fifth And elements, respectively, and to the same inputs of the sixth and seventh And elements, respectively, the outputs of the fourth and fifth And elements are connected to the control inputs of the second and third switches accordingly, the output of the second element I is connected to the control input of the register through a delay element - to the installation inputs of the lower bits of the counter and to the other inputs of the sixth and seventh elements AND, whose outputs connected to the adjusting inputs MSB counter. The drawing shows the functional diagram of the Converter. The converter contains switches 1-3, the outputs of which through the comparator are connected to the inputs of the elements And 5 and 6. The outputs of the elements 5 and 6 are connected to the installation inputs of the trigger 7, the single and zero outputs of which are connected to the other inputs of the elements 5 and 6. In addition , the zero output of the trigger 7 is connected to the control input of the switch 1, and the single output is connected to the inputs of the AND elements 8-10. The input element And 10 is connected to the generator 11 of a stable frequency, and the output - to the counting input of the counter 12. The outputs of the counter 12 are connected to the inputs of the register 13, the outputs of the two most significant bits of which are connected to the decoder 14. The decoder outputs are connected to the other elements of the And 8 and 9, the outputs of which are connected to the control inputs of the switches 2 and 3. The outputs of the decoder 14 are connected to the same inputs of the elements 15 and 16, the outputs of which are connected to the installation inputs of the high bit of the counter 12, and the other inputs of the elements 15 and 16 are connected with tire about Zeroes are the remaining bits of counter 12 and, through delay element 17, are connected to register 13 record bus, to output element 6. And switches 1 and 2 are connected to the reference Uf source and are shifted in phase Ug of voltages, and switch 3 input is through an inverter 18 connected to a source of phase-shifted voltage. The Converter operates as follows. The positive resolving potential from the zero output of the trigger 7 unloads element 5 and switch 1. Elements 6, 8, 9 and 10 are locked by the inhibitory potential from the single output of trigger 7. At the time of zero crossing, the voltage U from negative to positive comparator 4 works and issues a short pulse, which, through the open element 5, enters the single input of trigger 7 and transfers it to position 1. Elements 6 and 10 open and the pulses from generator 11 begin to fill counter 12. At the same time, H buckt Ut turns off and opens with one of the elements 8 or 9, which includes one of the switches 2 or 3. The input of the comparator 4 receives the voltage U2 or through the phase inverter 18 inverted voltage U At the moment of time corresponding to zero crossing from the negative to positive voltage of this ommprator A -4 generates a second pulse, which passes through the open element 6 to the zero input of the trigger 7 and saves it to the initial position 0. Elements 6 and 10 at the same time close and the flow of pulses to the counter stops. At the same time, the impulse from the output of element 6 records the counter code 12 into register 13 through delay element 17 zeroes the counter 12 and sets the high-end bit of counter 12 to the original residual. Depending on the state of the two leading bits of register 13, one of the decoder outputs 14. If the code on the higher bits matches U or 01, one output bus is energized, if it is 00 or 11, the other output bus is energized. Since the presence of a unit in the two most significant bits of register 13 means that the phase shift between Uj and u2 is greater than 270, and the presence of zeros in the two most significant bits means that the Phase shift between U and Ug is less than 90, therefore, if one output is energized bus decoder 14, the phase shift between Ut. and U is in the range of 270 °. In this case, element 8 opens and a positive potential potential is fed to the control input of switch 2 and opens it. If the other is being excited by the output bus of the decoder 14, then. the phase shift between and Jl is within (f 90 or. In this case, element 9 opens and the positive resolution potential goes to the control input of switch 3 and opens it, and the input of the comparator receives the voltage L12 through the phase inverter 18, where the phase shift occurs Uj by 180. In both cases, the switched voltages are shifted by an angle of at least 90. When the phase shift between U | and I is in the interval of 90 ° ": cf 270 and one output bus of the decoder 14 is energized, the element 16 opens and impulse from the output of element 6 mouth energizes counter 12 in O. When the phase shift between U and 1) becomes less than 90 or more than 270 and the output bus of the decoder 14 is energized, the element 15 opens and the pulse from the output of element 6 is set to 1 most significant bit counter 12, i.e. At the beginning of the measurement, 180 are added to the measured phase. After the counter 12 is filled with generator 11 pulses, the output of this counter will be a code proportional to the phase shift value Cf + 360 °. If the number of bits of the counter 12 corresponds to 360, then its reading at the end of the measurement will be proportional to the shift of the fa. (I. As a switch in the npe-i generator, you can use a DC and AC voltage switch K284KN1, which allows an input signal frequency up to 80 kHz. The converter is designed so that the measured phase shift is always in the interval 90: qi 270 and, therefore, completely eliminates the error due to the influence of transients during switching.