SU1083233A1

SU1083233A1 - Distributing device

Info

Publication number: SU1083233A1
Application number: SU823528312A
Authority: SU
Inventors: Михаил Станиславович Елисеев; Михаил Николаевич Ехин; Юрий Алексеевич Попов
Original assignee: Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority date: 1982-12-22
Filing date: 1982-12-22
Publication date: 1984-03-30

Abstract

РАСПРЕДЕЛИТЕЛЬНОЕ УСТРОЙСТВО , содержащее чейки пам ти, кажда из которых состоит из трех транзисторов , рабочего сердечника с обмотками усталрвки , записи, считывани , первой и второй выходными обмотками, накапливающего сердечника с обмоткой намагничивани к двух компенсационных сердечников, первый из которых содержит обмотки установки, записи и две выходные обмотки, а второй - обмотку считывани и две выходные обмотки, одноименные обмотки сердечников каждой чейки пам ти соединены последовательно, причем перва выходна обмотка компенрационных сердечникод и втора выходна обмотка рабочего сердечника включены встре,чно обмотке считывани , обмотки считываний чеек пам ти соединены последовательно, начало обмотки считывани первой чейки вл етс тактовым входом устройства, начало первой выходной обмотки каждой чейки подключено к шине нулевого потенциала , а конец - к базе третьего транзистора, эмиттер которого подключен к шине нулевого потенциала, а коллектор вл етс выходом данной чейки пам ти, отличающеес тем, что, с целью расширени области применени за счет повышенной устойчивости к воздействию ионизирующих излучений, в него введены трансформатор, диод, транзистор , резистор и накапливающий сердечник с обмоткой намагничивани , и в каждую чейку пам ти введен резистор, причем конец обмотки считывани последней чейки пам ти через первую обмотку транформатора соединен с шиной нулевого потенциала, обмотки установки чеек пам ти соединены последовательно, причем обмотка установки первой чейки соединена встречно обмотке считывани чейки пам ти, начало обмотки установки первой чейки пам ти вл етс установочным входом устройства, а конец подключен к шине нулевого потенциас ла, начала обмоток записи каждой чейки подключены к катоду диода, а конец обмотО ) ки записи каждой чейки пам ти, кроме первой, подключен к коллектору первого транзистора предыдущей чейки пам ти, конец обмотки записи первой чейки пам ти подключен к коллектору первого транзистора последней чейки пам ти, начало второй выходной обмотки каждой чейки пам ти подключено к шине нулевого потенциала, а конец - к эмиттеру второго транзистора, база которого через резис00 тор подключена к шине нулевого потенциала, со IND а коллектор - а базе первого транзистора и началу обмотки намагничивани накапливающего сердечника, конец которой подклюсо со чен к шине нулевого потенциала, начало второй обмотки трансформатора подключено к шине нулевого потенциала, а конец - к эмиттеру транзистора, база которого через резистор подключена к шине нулевого потенциала , а коллектор подключен к аноду диода и к началу обмотки намагничивани накапливающего сердечника, конец которой подключен к шине нулевого потенциала.A DISTRIBUTION DEVICE containing memory cells, each of which consists of three transistors, a working core with windings of fatigue, recording, reading, the first and second output windings, accumulating core with a magnetizing winding to two compensation cores, the first of which contains windings of the installation, recording and two output windings, and the second - a read winding and two output windings, the same windings of the cores of each memory cell are connected in series, with the first output winding the compensation cores and the second output winding of the working core are connected, the read windings, the read windings of the memory cells are connected in series, the beginning of the read cell winding of the first cell is the clock input of the device, the beginning of the first output winding of each cell is connected to the zero potential bus, and the end to the base of the third transistor, the emitter of which is connected to the zero potential bus, and the collector is the output of this memory cell, characterized in that, in order to expand the area due to increased resistance to ionizing radiation, a transformer, a diode, a transistor, a resistor and an accumulating core with a magnetization winding are inserted into it, and a resistor is inserted into each memory cell, and the end of the last reading cell winding is connected to the first winding of the transformer a zero-potential bus, the windings of the installation of memory cells are connected in series, with the windings of the installation of the first cell connected to the opposite winding of the reading of a memory cell, the start of the winding is installed The first memory cell is the installation input of the device, and the end is connected to the zero potential bus, the start windings of the recording of each cell are connected to the diode cathode, and the end of the recording winding of each memory cell, except the first, is connected to the collector of the first transistor of the previous one the memory cell, the end of the recording winding of the first memory cell is connected to the collector of the first transistor of the last memory cell, the beginning of the second output winding of each memory cell is connected to the zero potential bus, and the end to the emitter is the second The transistor, whose base is connected via a resistor to the zero potential bus, with IND and the collector is located at the base of the first transistor and the beginning of the magnetization winding of the accumulating core, the end of which is connected to the zero potential bus, the beginning of the second winding of the transformer is connected to the zero potential bus, and the end is connected to the emitter of the transistor, the base of which is connected via a resistor to the zero potential bus, and the collector is connected to the diode anode and to the beginning of the magnetization winding of the accumulating core, the end of which It is connected to a zero potential bus.

Description

Изобретение относитс к автоматике и вычислительной технике н может быть использовано в устройствах управлени cпeциaлизированных ЭВМ, работающих в услови х воздействий ионизирующих излучений.The invention relates to automation and computing technology and can be used in control devices of specialized computers operating under conditions of exposure to ionizing radiation.

Известны распределительные устройства, содержащие чейки пам ти, кажда из которых состоит из ферритового сердечника и транзистора 1.Distribution devices are known that contain memory cells, each of which consists of a ferrite core and a transistor 1.

Недостатком указанных устройств вл етс низка устойчивость к воздействию ионизирующих излучений.The disadvantage of these devices is low resistance to ionizing radiation.

Наиболее близким по технической сущности к предлагаемому вл етс распределительное устройство, содержащее чейки пам ти, кажда из которых состоит из рабочего ферритового сердечника с обмотками записи, считывани , выходной и положительной обратной св зи, накапливающего сердечника с обмотками записи, выходной и считывани , н двух транзисторов, причем обмотки считывани рабочих сердечников всех чеек пам ти соединены последовательно и подключены одним концом к щине нулевого потенциала, а другим через резистор к источнику импульсов тока считывани , обмотки положительной обратной св зи и записи накапливающего сердечника каждой чейки пам ти соединены последовательно и одним концом подключены к коллектору первого транзистора, а другим через резистор к источнику посто нного напр жени , к базе первого транзистора подключена выходна обмотка рабочего сердечника , а эмиттеры всех транзисторов подключены к щине нулевого потенциала, выходна обмотка накапливающего сердечника каждой чейки пам ти подключена одним концом к базе второго транзистора, а другим концом к щине нулевого потенциала, обмотка записи рабочего сердечника одним концом подключена к коллектору второго транзистора, а другим концом через резистор к источнику посто нного напр жени и включена встречно обмоткам считывани и положительной обратной св зи, обмотки считывани накапливающих сердечников всех чеек пам ти соединены последовательно и встречно обмоткам записи и подключены одним концом к шине нулевого потенциала, а другим концом через резистор к источнику посто нного напр жени . Съем информации в данном устройстве осуществл етс с дополнительно вводимых выходных обмоток. Дл уменьщени уровн помех в базовые цепи транзисторов могут быть введены компенсационные сердечники 2.The closest in technical essence to the present invention is a distribution device containing memory cells, each of which consists of a working ferrite core with write, read, output and positive feedback windings, an accumulating core with write, output and read windings, n transistors, the readings windings of the working cores of all memory cells are connected in series and connected at one end to the zero potential terminal, and the other through a resistor to the source pulse in the read current, the windings of the positive feedback and the recording of the accumulating core of each memory cell are connected in series and at one end connected to the collector of the first transistor, and the other through a resistor to a constant voltage source, the output winding of the working core and The emitters of all transistors are connected to the zero potential terminal, the output winding of the accumulating core of each memory cell is connected at one end to the base of the second transistor, and the other end Om to the zero-potential bus, the writing winding of the working core is connected to the collector of the second transistor at one end, and the other end through the resistor to the constant voltage source and connected oppositely to the read and positive feedback windings, the read coils of accumulating cores of all memory cells are connected in series and the opposite windings of the record and are connected at one end to the zero potential bus, and the other end through a resistor to a constant voltage source. Information retrieval in this device is carried out from additionally input output windings. To reduce the level of interference, compensation cores 2 can be introduced into the base transistors.

Недостатком данного распределительного устройства вл етс низка устойчивость к воздействию импульсных ионизирующих излучений, так как воздействие импульсного ионизирующего излучени в паузе между импульсами тока считывани приводит к образованию индуцированных проводимостей транзисторов. Это из-за наличи в схеме источников посто нного напр жени обуславливает по вление паразитных фототоковThe disadvantage of this switchgear is low resistance to the effects of pulsed ionizing radiation, since the effect of pulsed ionizing radiation in the pause between read current pulses leads to the formation of induced conductivities of transistors. This is due to the presence in the circuit of sources of constant voltage causes the appearance of parasitic photocurrents.

транзисторов, соизмеримых с рабочими (по длительности и амплитуде) и нарущение работоспособности устройства. Пусть до воздействи импульса ионизирующего излучени в схеме циркулирует только, одна единица , т.е. только в одной чейке пам ти устройства рабочий сердечник находитс в состо нии с остаточной индукцией +Вр; а во всех остальных чейках пам ти рабочие сердечники наход тс в состо нии с остаточной индукцией -Вр. Протекание паразитных фототоков транзисторов в момент воздействи излучени приведет к тому, что через обмотки записи и положительной обратной св зи рабочих сердечников всех чеек пам ти протекают фототоки транзисторов , соизмеримые с рабочими; Хот пол ,transistors, commensurate with the workers (in duration and amplitude) and the violation of the performance of the device. Let, until exposure to an ionizing radiation pulse, only one unit circulates in the circuit, i.e. only in one cell of the device memory is the working core in the state with residual induction + BP; and in all other memory cells, the working cores are in a state with residual induction of -Bp. The flow of parasitic photocurrents of transistors at the time of exposure to radiation leads to the fact that through the windings of the recording and the positive feedback of the working cores of all memory cells flow the photocurrents of transistors commensurate with the workers; Hot floor

создаваемые этими токами, действуют встречно , их полной компенсации не происходит из-за разброса параметров транзисторов. Поэтому рабочие сердечники всех чеек пам ти к моменту окончани воздействи generated by these currents, act counter to, their full compensation does not occur due to the variation of the parameters of transistors. Therefore, the working cores of all memory cells at the time of termination of exposure

ионизирующего излучени устанавливаютс в произвольное (от -Вр до +Вр) состо ние . Кроме того, протекание паразитных фототоков через обмотки записи накапливающих сердечников приводит к тому, что к моменту окончани воздействи излучени ionizing radiation is set in an arbitrary (from -Bp to + BP) state. In addition, the flow of parasitic photocurrents through the windings of the recording of accumulating cores leads to the fact that by the end of the exposure to radiation

все накапливающие сердечники установ тс в состо ние со значением остаточной индукции , близким к -ьВр. Дальнейщее считывани с этих сердечников посто нным током приведет к записи ложной информации в соответствующие рабочие сердечники. ТаКИМ образом, по окончании воздействи импульса ионизирующего излучени возможна ситуаци , когда более чем в одной чейке пам ти рабочий сердечник будет намагничен до состо ни с остаточной индукцией -ЬВр,all accumulating cores are set to a state with a residual induction value close to -Bp. Further reading from these cores by direct current will cause false information to be written to the appropriate working cores. Thus, upon termination of the action of an ionizing radiation pulse, a situation is possible when in more than one memory cell the working core will be magnetized to a state with a residual induction

что вл етс нарущением работоспособности устройства. Поэтому использование рассматриваемого устройства в аппаратуре, подвергающейс воздействию импульсных ионизирующих излучений, невозможно. Цель изобретени - расширение областиwhich is a violation of device performance. Therefore, the use of the device in question in equipment exposed to pulsed ionizing radiation is impossible. The purpose of the invention is to expand the scope

применени за счет повыщени устойчивости к воздействию ионизирующих излучений, действующих на устройство.use due to increased resistance to ionizing radiation acting on the device.

Поставленна цель достигаетс тем, что в распределительное устройство, содержа-, щее чейки пам ти, кажда из которых состоит из трех транзисторов, рабочего сердечника с обмотками установки, записи, считывани , первой и второй выходными обмотками , накапливающего сердечника с об5 моткой намагни,чивани и двух компенсационных сердечников, первый из которых содержит обмотки установки, записи и две выходные обмотки, а второй - обмотку считывани и две выходные обмотки, одноименные обмотки сердечников каждой чейки пам ти соединены последовательно, причем перва выходна обмотка компенсационных сердечников и втора выходна обмотка рабочего сердечника включены встречно обмотке считывани ,обмотки считывани чеек пам ти соединены последовательно, начало обмотки считывани первой чейки пам ти вл етс тактовым входом устройства, начало первой выходной обмотки каждой чейки пам ти подключено к шине нулевого потенциала, а конец - к базе третьего транзистора, эмиттер которого подключен к шине нулевого потенциала, а коллектор вл етс выходом данной чейки пам ти, введены транзистор, диод, трансформатор, резистор и накапливающий сердечник с обмоткой намагничивани и в каждую чейку пам ти введен резистор, причем конец обмотки считывани последней чейки пам ти через первую обмотку трансформатора соединен с шиной нулевого потенциала, обмотки установки чеек пам ти соединены последовательно , причем обмотка установки первой чейки соединена встречно обмотке считывани чейки пам ти, начало обмотки установки первой чейки пам ти вл етс установочным входом устройства, а конец подключен к шине нулевого потенциала, начала обмоток записи каждой чейки пам ти подключены к катоду диода, а конец обмотки записи каждой чейки пам ти, кроме первой, подключен к коллектору первого транзистора предыдущей чейки пам ти, конец обмотки записи первой чейки пам ти подключен к коллектору первого транзистора последней чейки пам ти, начало второй выходной обмотки каждой чейки пам ти подключено к шине нулевого потенциала, а конец - к эмиттеру второго транзистора, база которого через резистор подключена к шине нулевого потенциала, а коллектор - к базе первого транзистора и началу обмотки намагничивани накапливающего сердечника, конец которой подключен к шине нулевого потенциала, начало второй обмотки трансформатора подключено к щине нулевого потенциала, а конец - к эмиттеру транзистора , база которого через резистор подключена к шине нулевого потенциала, а коллектор подключен к аноду диода и началу обмотки намагничивани накапливающего сердечника, конец которой подключен к шине нулевого потенциала.The goal is achieved by the fact that a switchgear containing - memory cells, each of which consists of three transistors, a working core with the windings of the installation, recording, reading, the first and second output windings, the accumulating core with the winding of magnetized and two compensation cores, the first of which contains installation windings, recordings and two output windings, and the second one contains a read winding and two output windings; the same windings of the cores of each memory cell are connected to the last in addition, the first output winding of the compensation cores and the second output winding of the working core are connected to the opposite reading winding, the reading windings of the memory cells are connected in series, the beginning of the reading winding of the first memory cell is the clock input of the device, the beginning of the first output winding of each memory cell is connected to the zero potential bus, and the end to the base of the third transistor, the emitter of which is connected to the zero potential bus, and the collector is the output of this memory cell; A transistor, a diode, a transformer, a resistor and an accumulating core with a magnetizing winding and a resistor are inserted into each memory cell, the end of the read winding of the last memory cell is connected to the zero potential bus through the transformer winding, and the windings of the memory cell are connected in series, and the winding of the first cell installation is connected oppositely to the winding of the reading of the memory cell, the beginning of the winding of the installation of the first memory cell is the installation input of the device, and the end is connected to the bus the zero potential, the start of the windings of the recording of each memory cell is connected to the diode cathode, and the end of the recording winding of each memory cell, except the first one, is connected to the collector of the first transistor of the previous memory cell, the end of the recording winding of the first memory cell is connected to the collector of the first transistor memory cells, the beginning of the second output winding of each memory cell is connected to the zero potential bus, and the end to the emitter of the second transistor, the base of which is connected to the zero potential bus through a resistor, and the collector or - to the base of the first transistor and the beginning of the magnetization winding of the accumulating core, the end of which is connected to the zero potential bus, the beginning of the second winding of the transformer is connected to the zero potential terminal, and the end to the emitter of the transistor, which base through the resistor is connected to the zero potential bus, and the collector connected to the diode anode and the beginning of the magnetization winding of the accumulating core, the end of which is connected to the zero potential bus.

На чертеже представлена схема распределительного устройства.The drawing shows a diagram of the switchgear.

Устройство содержит чейки 1 пам ти, в каждую из которых вход т рабочий сердечник 2, первый и второй компенсационные сердечники 3i и Зг, накапливающий сердечник 4, резистор 5, обмотки 6 установки, обмотки 7 считывани , обмотки 8 записи, выходные обмотки 9 и 10, первый, второй и третий транзисторы 11-13, кроме того устройство содержит транзистор 14, накапливающий сердечник 15, резистор 16, диод 17, 5 трансформатор 18, установочный вход 19, тактовый вход 20, выходы 21.The device contains memory cells 1, each of which includes a working core 2, first and second compensation cores 3i and Zg, accumulating core 4, resistor 5, installation windings 6, read windings 7, write windings 8, output windings 9 and 10 , the first, second and third transistors 11-13, in addition the device contains a transistor 14, accumulating core 15, a resistor 16, a diode 17, 5 transformer 18, a setup input 19, a clock input 20, outputs 21.

Устройство работает следующим образом. Током в обмотках установки (вход 19) рабочий сердечник 2 первой чейки 1 пам ти устанавливаетс в состо ние с остаточной индукцией +Вр, соответствующее единице , а рабочие сердечники 2 всех остальных чеек пам ти - в состо ние с остаточной индукцией -Вр, соответствующее нулевомуThe device works as follows. The current in the installation windings (input 19) of the working core 2 of the first memory cell 1 is set to a state with residual induction + Bp, corresponding to one, and the working cores 2 of all other memory cells to a state with residual induction - Bp, corresponding to zero

5 состо нию. При подаче импульса тока считывани через обмотки 7 и первую обмотку трансформатора 18 (тактовьш вход 20) происходит переключение рабочего сердечника 2 первой чейки пам ти в состо ние с остаточной индукцией -Вр. При этом под дей0 ствием импульса ЭДС считывани , наводимой в обмотке 9 рабочего сердечника 2 первой чейки пам ти, отпираетс второй транзистор 12 первой чейки пам ти и через обмотку сердечника первой чейки пам ти5 state. When a read current pulse is applied through the windings 7 and the first winding of the transformer 18 (clock input 20), the working core 2 of the first memory cell is switched to the state with residual induction -Bp. At the same time, the second transistor 12 of the first memory cell opens in the winding 9 of the working core 2 of the first memory cell under the action of a pulse of the EMF of the reading, and through the winding of the core of the first memory cell

5 второй транзистор 12 и обмотку 9 первой чейки пам ти протекает импульс тока намагничивани . Под действием напр жени , наводимого во второй обмотке трансформатора 18, отпираетс транзистор 14 и через обмотку намагничивани сердечника 15,5, the second transistor 12 and the winding 9 of the first memory cell leak a current of magnetization. Under the action of the voltage induced in the second winding of the transformer 18, the transistor 14 is opened and through the magnetizing winding of the core 15,

0 транзистор 14 и вторую обмотку трансформатора 18 также протекает импульс тока намагничивани . Сердечники 4 и 15 работают на участке обратимого намагничивани и поэтому представл ют собой индуктивности, способные накапливать энергию при проте5 кании тока через их обмотки. Во врем действи импульса тока считывани происходит накопление энергии в сердечнике 4 первой чейки пам ти и сердечнике 15. После окончани действи импульса тока считывани 0, the transistor 14 and the second winding of the transformer 18 also have a magnetizing current pulse. Cores 4 and 15 operate in a reversible magnetization area and therefore are inductances capable of storing energy when current flows through their windings. During the action of the read current pulse, energy is accumulated in the core 4 of the first memory cell and the core 15. After the end of the action of the read current pulse

запираетс второй транзистор 12 первой чейки пам ти и транзистор 14 и начинаетс размагничивание сердечника 4 первой чейки пам ти и сердечника 15. Через обмотку намагничивани сердечника 15, диод 17, обмотку 8 сердечника 2 второй чейкиthe second transistor 12 of the first memory cell and the transistor 14 are locked and the demagnetization of the core 4 of the first memory cell and the core 15 begins. Through the magnetizing winding of the core 15, the diode 17, the winding 8 of the core 2 of the second cell

5 пам ти, первый транзистор 11 первой чейки пам ти протекает импульс тока записи, который намагничивает сердечник 2 второй чейки пам ти до состо ни с остаточиьй .индукцией +Вр, соответствующего единичному состо нию. При -подаче следующего им пульса тока считывани информаци передаетс на сердечник 2 третьей чейки пам ти и т.д.., а с сердечника 2 последней чейки пам ти на сердечник 2 первой чейки пам ти .5 memory, the first transistor 11 of the first memory cell flows a recording current pulse, which magnetizes the core 2 of the second memory cell to a state with a residual + Bp corresponding to a single state. Upon the next current pulse readout, information is transmitted to the core 2 of the third memory cell, etc., and from the core 2 of the last memory cell to the core 2 of the first memory cell.

Диод 17 обеспечивает услови дл запирани первых транзисторов 11 при протекании тока намагничивани через обмоткуThe diode 17 provides the conditions for locking the first transistors 11 as the magnetizing current flows through the winding.

сердечника 15. Введение компенсирующих сердечников 3 повышает помехоустойчивость схемы, так как позвол ет избежать ложного срабатывани первых и вторых транзисторов 11 и 12 при перемагничиваиии сердечников 2 по пологому участку петли гистерезиса . Резисторы 5 и 16 задают рабочие режимы вторых транзисторов 12 и транзистора 14. Вход 19 предназначен дл подачи импульсов тока установки устройства в исходное состо ние через обмотки 6. Выходные обмотки 10 и третьи транзисторы 13 предназначены дл вывода информации из устройства (выходы 21).core 15. The introduction of compensating cores 3 increases the noise immunity of the circuit, since it allows one to avoid false triggering of the first and second transistors 11 and 12 when the cores 2 are magnetized and the cores 2 are on the sloping portion of the hysteresis loop. Resistors 5 and 16 set the operating modes of the second transistors 12 and transistor 14. Input 19 is designed to supply device setup current pulses to initial state through windings 6. Output windings 10 and third transistors 13 are designed to output information from the device (outputs 21).

Конструктивно устройство может быть выполнено с использованием многоотверстных ферритовых пластин Ml,5 ВТ-4-ПЯ 0707 155ТУ, изготовленных из материала 0,3 ВТ, транзисторных .матриц 1НТ251, импульсного трансформатора БТИ6106В, импульсного диода ДЗИ. Параметры обмоток могут быть следующими: WS W6 W9 2, W7 4, W8 8, W14 8, W18 22; марка провода ПЭВТЛ2-0.1. Параметры импульсов тока считывани : амплитуда 400-600 мА, длительность 1-2 мкс.Structurally, the device can be made using multihole ferrite plates Ml, 5 VT-4-PYA 0707 155TU, made of material 0.3 VT, transistor matrix 1NT251, pulse transformer BTI6106V, pulsed diode DZI. The winding parameters can be as follows: WS W6 W9 2, W7 4, W8 8, W14 8, W18 22; wire brand PEVTL2-0.1. Parameters of read current pulses: amplitude 400-600 mA, duration 1-2 ms.

Введение резистора, трансформатора, транзистора, диода и накапливающего сердечника , а также резистора в каждую чейку пам ти, позвол ет расщирить область применени устройства за счет повыщени устойчивости к воздействию-импульсных ионизирующих излучений. Действительно, введение импульсного источника питани позвол ет отказатьс от источников посто нного напр жени . Это приводит к тому, что возникновение индуцированных проводимое тей транзисторов в паузе между импульсами тока считывани , обусловленное воздействием ионизирующих излучений, не приводитThe introduction of a resistor, a transformer, a transistor, a diode and an accumulating core, as well as a resistor into each memory cell, allows the device to be expanded by increasing the resistance to pulsed ionizing radiation. Indeed, the introduction of a pulsed power source makes it possible to refuse sources of constant voltage. This leads to the fact that the occurrence of induced conductors of transistors in the pause between the reading current pulses, due to the effect of ionizing radiation, does not

0 к по влению паразитных фототоков транзисторов . Поэтому работоспособность устройства не нарушаетс . Предлагаемое изобретение может быть использовано дл эксплуатации в услови х импульсных излуче5 НИИ длительностью 10 -10 с и мощностью экспозиционной дозы пор дка 10 Р/с при рабочей частоте генератора тактовых импульсов 1-10 кГц. Защита генератора тактовых импульсов от воздействи импульсного ионизирующего излучени может быть0 to the appearance of parasitic photocurrent transistors. Therefore, the operation of the device is not impaired. The present invention can be used for operation in conditions of pulsed radiation 5 of a scientific research institute with a duration of 10 -10 s and an exposure dose rate of about 10 R / s at an operating frequency of the clock pulse generator 1-10 kHz. The protection of the clock generator from the effects of pulsed ionizing radiation can be

0 обеспечена использованием специальных экранов , применение которых дл защиты других устройств нецелесообразно ввиду их относительно больших размеров.0 is provided with the use of special screens, the use of which to protect other devices is impractical due to their relatively large size.

Предлагаемое устройство обладает болееThe proposed device has more

,. широкой областью применени , чем прототип , так как может работать в составе аппаратуры , подвергающейс воздействию импульсных ионизирующих излучений., a wide range of applications than the prototype, since it can work as part of equipment exposed to pulsed ionizing radiation.

//

Claims

РАСПРЕДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее ячейки памяти, каждая из которых состоит из трех транзисторов, рабочего сердечника с обмотками установки. записй, считывания, первой и второй выходными обмотками, накапливающего сердечника с обмоткой намагничивания и двух компенсационных сердечников, первый из которых содержит обмотки установки, записи и две выходные обмотки, а второй — обмотку считывания и две выходные обмотки, одноименные обмотки сердечников каждой ячейки памяти соединены последовательно, причем первая выходная обмотка компенсационных сердечников и вторая выходная обмотка рабочего сердечника включены ветре,чно обмотке считывания, обмотки считываний ячеек памяти соединены последовательно, начало обмотки считывания первой ячейки является тактовым входом устройства, начало первой выходной обмотки каждой ячейки подключено к шине нулевого потенциала, а конец — к базе третьего транзистора, эмиттер которого подключен к шине нулевого потенциала, а коллектор является выходом данной ячейки памяти, отличающееся тем, что, с целью расширения области применения за счет повышенной устойчивости к воздействию ионизирующих излучений, в него введены трансформатор, диод, транзистор, резистор и накапливающий сердечник с обмоткой намагничивания, и в каждую ячейку памяти введен резистор, причем конец обмотки считывания последней ячейки памяти через первую обмотку транформатора соединен с шиной нулевого потенциала, обмотки установки ячеек памяти соединены последовательно, причем обмотка установки первой ячейки соединена встречно обмотке считывания ячейки памяти, начало обмотки установки первой ячейки памяти является установочным входом устройства, а конец подключен к шине нулевого потенциала, начала обмоток записи каждой ячейки подключены к катоду диода, а конец обмотки записи каждой ячейки памяти, кроме первой, подключен к коллектору первого транзистора предыдущей ячейки памяти, конец обмотки записи первой ячейки памяти подключен к коллектору первого транзистора последней ячейки памяти, начало второй выходной обмотки каждой ячейки памяти подключено к шине нулевого потенциала, а конец — к эмиттеру второго транзистора, база которого через резистор подключена к шине нулевого потенциала, а коллектор — а базе первого транзистора и началу обмотки намагничивания накапливающего сердечника, конец которой подключен к шине нулевого потенциала, начало второй обмотки трансформатора подключено к шине нулевого потенциала, а конец — к эмиттеру транзистора, база которого через резистор подключена к шине нулевого потенциала, а коллектор подключен к аноду диода и к началу обмотки намагничивания накапливающего сердечника, конец которой подключен к шине нулевого потенциала.DISTRIBUTION DEVICE containing memory cells, each of which consists of three transistors, a working core with installation windings. write, read, the first and second output windings, the accumulating core with a magnetizing winding and two compensation cores, the first of which contains installation windings, records and two output windings, and the second - read winding and two output windings, the same windings of the cores of each memory cell are connected sequentially, the first output winding of the compensation cores and the second output winding of the working core turned on by the wind, such as the read winding, the read windings of the memory cells are not sequentially, the beginning of the read winding of the first cell is the clock input of the device, the beginning of the first output winding of each cell is connected to the zero potential bus, and the end to the base of the third transistor, the emitter of which is connected to the zero potential bus, and the collector is the output of this memory cell, which differs the fact that, in order to expand the scope due to increased resistance to ionizing radiation, a transformer, a diode, a transistor, a resistor and an accumulating heart are introduced into it IR with a magnetizing winding, and a resistor is introduced into each memory cell, the end of the read winding of the last memory cell through the first winding of the transformer connected to the zero potential bus, the installation windings of the memory cells connected in series, and the installation winding of the first cell connected opposite to the reading memory coil, start winding installation of the first memory cell is the installation input of the device, and the end is connected to the zero potential bus, the beginning of the recording windings of each cell are connected to at the diode, and the end of the recording winding of each memory cell, except the first, is connected to the collector of the first transistor of the previous memory cell, the end of the recording winding of the first memory cell is connected to the collector of the first transistor of the last memory cell, the beginning of the second output winding of each memory cell is connected to the zero potential bus and the end - to the emitter of the second transistor, the base of which is connected through the resistor to the bus of zero potential, and the collector - to the base of the first transistor and the beginning of the magnetizing winding of the accumulating sulfur the bottom of the transformer, the end of which is connected to the zero potential bus, the beginning of the second transformer winding is connected to the zero potential bus, and the end to the transistor emitter, the base of which is connected through the resistor to the zero potential bus, and the collector is connected to the diode anode and to the beginning of the magnetizing winding of the accumulating core , the end of which is connected to the bus of zero potential.