SU1070505A1 - Device for determining extremum - Google Patents
Device for determining extremum Download PDFInfo
- Publication number
- SU1070505A1 SU1070505A1 SU823409196A SU3409196A SU1070505A1 SU 1070505 A1 SU1070505 A1 SU 1070505A1 SU 823409196 A SU823409196 A SU 823409196A SU 3409196 A SU3409196 A SU 3409196A SU 1070505 A1 SU1070505 A1 SU 1070505A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- elements
- input
- control unit
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЭКСТРЕМУМА, состо щее из п-каналов , каждый из которых содержит Д)-триггер и три элемента И-НЕ, о тличающеес тем, что, с целью повьнаени достоверности определени экстремума, в него введены блок управлени , содержащий четйре элемента И и два триггера, и формирователь импульсов, а в каждый канал устройства введены .четвертый элемент И-НЕ, два инверсных элемента и элемент И, причем в каждом К-канале пр мой, выход D триггера подключен к первому входу первого элемента И-НЕ, инверсный выход D -триггера подключен к входу второго элемента И-НЕ, второй вход которого соединен с сигналыгым входом D -тригг-ера, выход первого элемента И-НЕ подключен к первому входу элемента И и через первый инвертор к первому входу третьего элемента И-НЕ, выход второго элемента И-НЕ подключен к второму входу элемента И и через второй инвертор - к первому входу четвертого элемента И-НЕ, третий вход элемента И соединен с вторыми входами третьего и четвертого элемента И-НЕ и с выходом элемента И (К-1J -канала, въкоаа третьих элементов И-НЕ каждого канала подключены к соответствующим и-входам первого элемента И блока управлени , выходы четвертых элементов И-НЕ каждого канала соединены с соответствующими п-входами второго элемента И блока управлени , выход формировател импульсов подключен к установочным входам ) -триг. гера каждого канала и к первым входам третьего и четвертого элементов И блока управлени , вторые входы (Л которых соединены соответственно с выходами первого и второго элементов И, выходы первого и второго триггеров блока управлени соединены соответственно с (п +1)-входами первого и второго элементов И блока управлени , счетные входы первого и второго триггеров блока управлени соединены соответственно с вторыми входами третьего и четверо ел о ел того элементов и блока управлени сигнальные входы первого и второго триггеров блока управлени соединены соответственно с инверсными выходами этих же триггеров, установочные входы которых подключены соответственно к выходам третьего и четвертого элементов И блока управлени . A DEVICE FOR DETERMINING AN EXTREMUM, consisting of n-channels, each of which contains an E-trigger and three AND-NOT elements, characterized in that, in order to improve the accuracy of the extremum determination, a control unit containing the four-element AND is entered into it. and two triggers, and a pulse shaper, and in each channel of the device are entered a fourth NAND element, two inverse elements and an AND element, and in each direct K-channel, the output D of the trigger is connected to the first input of the first NAND element, the inverse output of the D trigger is connected to the input of the second element AND-NOT, the second input of which is connected to the signal input D of the Trigger, the output of the first element AND-NOT is connected to the first input of the AND element and through the first inverter to the first input of the third AND-NOT element, the output of the second AND element NOT connected to the second input of the AND element and through the second inverter to the first input of the fourth AND-NOT element, the third input of the AND element is connected to the second inputs of the third and fourth AND-NOT element and to the output of the AND element (K-1J channel, third Elements and NAND of each channel are connected to the corresponding and the inputs of the first element AND control unit, the outputs of the fourth elements AND –NE of each channel are connected to the corresponding p-inputs of the second element AND control unit, the output of the pulse shaper is connected to the setup inputs) -trig. the rhythm of each channel and to the first inputs of the third and fourth elements AND of the control unit, the second inputs (L of which are connected respectively to the outputs of the first and second elements I, the outputs of the first and second triggers of the control unit are connected respectively to the (n +1) inputs of the first and second elements And the control unit, the counting inputs of the first and second triggers of the control unit are connected respectively to the second inputs of the third and four auxiliary elements and the control unit signal inputs of the first and second triggers block and the controls are connected respectively to the inverse outputs of the same triggers, the setup inputs of which are connected respectively to the outputs of the third and fourth elements AND of the control unit.
Description
Изобретение относитс к автоматическому регулированию и может быт использовано в автоматизированных системах управлени дл определени экстремума функции на основе информации о знаке приращени этой функции , выращенной в дискретной форме.The invention relates to automatic regulation and can be used in automated control systems to determine the extremum of a function based on information about the increment sign of this function grown in a discrete form.
Известно устройство дискретного действи дл определени экстремума в шаговом цифровом экстремальном регул торе , содержащее дешифратор, триггеры RS ,элементы И, ИЛИ ClJ.A discrete action device is known for determining an extremum in a step digital extremum controller, comprising a decoder, RS triggers, AND, OR ClJ elements.
Недостатком данного устройства вл етс то, что оно имеет уэкие функциональные возможности, выражающиес в том, что оно не позвол ет осуществл ть определение минимума и максимума функции без дополнительных переключений и на вход устройства не допускаетс подключение аналого-цифровых преобразователей (АЦП ) с различным представлением выходной информации: в двоично-дес тичном коде 8-4-2-1 и двоичнопараллельном коде.The disadvantage of this device is that it has this functionality, which means that it does not allow determining the minimum and maximum functions without additional switching and the input of the device does not allow the connection of analog-to-digital converters (ADC) with a different representation output information: in the binary-decimal code 8-4-2-1 and in the binary-parallel code.
Наиболее близким к предлагаемому вл етс устройство дл определени экстремума, состо щее из п-каналов , каждый из которых содержит D-триггер и три элемента И-НЕ 2.Closest to the present invention is an extremum detection device consisting of n-channels, each of which contains a D-trigger and three AND-HE 2 elements.
Недостатками известного устройства вл ютс низка надежность и достоверность определени экстремума , выражакадиес в том, что в устройстве возможно ложное определение экстремума в интервале времени от фронта тактового импульса, подаваемого на С-входы триггеров, до его спада за счет задержки сигнала на элементах И-НЕ сравнени кодов, а также наличие сигналов экстремума на выходе выходного элемента И-НЕ в течение времени спада определ емой функции в случае определени максимума, а в случае определени минимума - в течение времени роста функции.The disadvantages of the known device are low reliability and accuracy of determining the extremum, expressing that in the device it is possible to falsely determine the extremum in the time interval from the front of the clock pulse applied to the C-inputs of the triggers before it drops due to the delay of the signal on the AND-NOT elements comparison of the codes, as well as the presence of extremum signals at the output of the NAND output element during the decay time of the defined function in the case of determining the maximum, and in the case of determining the minimum - during the time that function.
Цель изобретени - повышение достоверности определени экстремума.The purpose of the invention is to increase the reliability of determining the extremum.
Указанна цель достигаетс тем, что в устройство дл определени экстремума, введены блок управлени содержащий четыре элемента И и два триггера, и формирователь импульсов а в каждый канал устройства введены четвертый элемент И-НЕ, два инверсных элемента и элемент И, причем в каждом К. -канале пр мой выход D-триггера подключен к первому вход первого элемента И-НЕ, инверсный выход D -триггера подключен к входу второго элемента И-НЕ, второй вход которого соединен с сигнальным входом D -триггера, выход первого элемента И-НЕ подключен к первому вход элемента И и через первый инвертор к первому входу третьего элемента И-НЕ, выход второго элемента. И-НЕThis goal is achieved by the fact that a control unit containing four AND elements and two triggers and a pulse shaper are inserted into a device for determining extremum, and a fourth AND – NOT element, two inverse elements and an AND element are inserted into each channel of the device, each K. -channel direct output of the D-flip-flop is connected to the first input of the first NAND element, inverse output of the D-flip-flop is connected to the input of the second NAND element, the second input of which is connected to the signal input of the D-trigger, the output of the first NAND element is connected to the first input element And through the first inverter to the first input of the third element NAND, the output of the second element. AND NOT
подключен к второму входу элемента и через второй инвертор к первому входу четвертого элемента И-НЕ, третий вход элемента И соединен с вторыми входами третьего и четвертого элементов И-НЕ и с выходом элемента И (К-1 )-канала, выходы третьих элементов И-НЕ каждого канала подключены к соответствующим h-входам первого элемента И блока управлени , выходы четвертых элементов И-НЕ каждого канала соединены с соответствующими п-входами второго элемента И блока управлени , выход формировател импульсов(подключенi к установочным входам D -триггера каждого канала и к первым входам третьего и четвертого элементов И блока управлени , вторые входы которых соединены соответственно с выходами первого и второго элементов И, выходы первого и второго триггеров блока управлени соединены соответственно с (п+1J -входами первого и.второго элемента И блока управлени , счетные входы первого и второго триггеров блокауправлени соединены соответственно с вторыми входами третьего и четвертого элементов И блока управлени , сигнальные входы первого и второго триггеров блока управлени соединены соответственно с инверсными выходами этих же триггеров установочные входы которых подключены соответственно к выходам третего и четвертого элементов И блока управлени .connected to the second input of the element and through the second inverter to the first input of the fourth element NAND, the third input of the element AND connected to the second inputs of the third and fourth elements NAND and with the output of the element AND (K-1) channel, the outputs of the third element AND -NON each channel is connected to the corresponding h-inputs of the first element AND control unit, the outputs of the fourth elements AND-NOT of each channel are connected to the corresponding p-inputs of the second element AND control unit, the output of the pulse generator (connected to the setup inputs D-trigger of each channel and to the first inputs of the third and fourth elements AND of the control unit, the second inputs of which are connected respectively to the outputs of the first and second elements AND, the outputs of the first and second triggers of the control unit are connected respectively to (n + 1J) inputs of the first and second elements AND control, the counting inputs of the first and second triggers of the control unit are connected respectively to the second inputs of the third and fourth elements AND of the control unit, the signal inputs of the first and second triggers of the control unit are connected s, respectively, with inverse outputs of the same flip-flops, the setup inputs of which are connected respectively to the outputs of the third and fourth elements AND of the control unit.
На фиг. 1 приведена блок-схема устройства; на фиг. 2- временные диаграммы работы устройства.FIG. 1 shows a block diagram of the device; in fig. 2- time diagrams of the device.
Устройство содержит г каналов D-триггеров 1,п первых 2, вторых 3 и третьих 4 элементов И-НЕ, блок 5 управлени , содержащий первый 6, второй 7, третий 8 и четвертый 9 элементы И и первый 10 и второй 11 триггеры, формирователь 12 импульсов , п четвертых элементов 13 И-НЕ п первых. 14 и вторых 15 инверторов и п элементов И 16, входные и выходные шины 17-23.The device contains g channels of D-flip-flops 1, n first 2, second 3 and third 4 AND-NOT elements, control block 5, containing the first 6, second 7, third 8 and fourth 9 And elements and the first 10 and second 11 triggers, driver 12 pulses, n fourth elements 13 AND-NOT n first. 14 and 15 second inverters and n elements And 16, input and output buses 17-23.
На фиг. 2 показаны временные диаграммы работы устройства дл определени экстремума, где изображены: 24 - управл ющие импульсы АЦП, 25 - тактовые импульсы, поступающие на шину 22 тактовых импульсов , 26 - импульсы разрешени со старшего разр да, поступающие на шину 18 разрешени определени экстремума , 27 - цифровой код, поступающий на входную шину 17,- 28 сигнал на пр мом выходе D -триггера 1; -29 - уровень сигнала на выходе элемента И-НЕ 2; 30 - уровень сигнала на выходе элемента И-НЕ 31 31 - уровень сигнала на выходе элемента И-НЕ 4; 32 - уровень сигнала на выходе элемента И-НЕ 13, 33 -. сигнал разрешени на выходной шине 19 разрешени определени экстрег Ума в младшем разр де; 34 - сигнал на пр мом выходе триггера-защелки lOi 35 - сигнал на пр мом выходе триггера-защелки 11; 36 и 37 уровни сигналов соответственно на выходных шинах 21 и 20.FIG. Figure 2 shows the time diagrams of the device for determining the extremum, where the following are shown: 24 — ADC control pulses, 25 — clock pulses fed to the bus 22 clock pulses, 26 — enable pulses from the highest bit, fed to the extremum resolution resolution 18, 27 - a digital code arriving at the input bus 17, - a 28 signal at the direct output of the D-trigger 1; -29 - signal level at the output of the element AND-NOT 2; 30 - the signal level at the output of the element AND-NOT 31 31 - the signal level at the output of the element AND-NOT 4; 32 - the level of the signal at the output of the element AND-NOT 13, 33 -. the resolution signal on the output bus 19 of the resolution for determining the extrema Uma in the lower order; 34 - signal at the forward output of the latch trigger lOi 35 - signal at the forward output of the latch trigger 11; 36 and 37 signal levels, respectively, on the output tires 21 and 20.
.Обозначим поступающий в текущий момент времени на шину 23 код с выхода АЦП Ар а, а 2 ...а,, а код, записанный в запоминающем регистре - В Ь , bj, .. Ь .Тогда положительному приращению функции (максимум не достигнут J соответствует случай А п п/ отрицательному прир.ащеншэ (минимум не достигнутJ случай А f : В, т.е. определение экстремума сводитс к определению изменени знака приращени .функцииWe denote the code arriving at the current moment on the bus 23 from the output of the ADC Ap a, a 2 ... a, and the code written in the memory register is B b, bj, .. b. Then a positive increment of the function (maximum not reached J corresponds to case A p p / negative accusation (the minimum is not reached J case A f: B, i.e. the definition of an extremum is reduced to the definition of a change in the sign of the increment of the function
Устройство дл определени экстремума работает следующим образом.The device for determining the extremum works as follows.
При включении устройства (такт ТО) формирователь 12 импульса начальной установки устанавливает D-триггер 1 каждого разр да в нулевое состо ние, . триггеры-защелки 10 и 11 - в единичное состо ние. При этом на первом и втором входах элементов И-НЕ 2 и 3, подключенных соответственно к входным шинам 23 и 17 и выходам ) -триггера 1 запоминающего регистра, устанавливаютс парафазные сигналы, а на выходах элементов И-НЕ 2 и 3 устанавливаютс сигналы уровн логической единицы. Эти сигналы поступают соответственно на первый и второй входы элемента И 16 и через инверторы 14, 15 - на первые входы элементов И-НЕ 4, 13, на выходах которых устанавливаютс сигналы уровн логической единицы.When the device is turned on (maintenance cycle), the shaper 12 of the initial setup sets the D-flip-flop 1 of each bit to the zero state,. the latch triggers 10 and 11 are in one state. At the same time, on the first and second inputs of the AND-HE elements 2 and 3, connected respectively to the input buses 23 and 17 and the outputs of the trigger register 1 of the storage register, paraphase signals are set, and the outputs of the AND-NE elements 2 and 3 are set to logical level signals units. These signals are transmitted respectively to the first and second inputs of the element AND 16 and through the inverters 14, 15 to the first inputs of the elements AND-HE 4, 13, at the outputs of which the signals of the level of the logical unit are installed.
На выходных шинах 20 и 21 при этом устанавливаютс сигналы уровн логической единицы.On the output buses 20 and 21, the signals of the logic unit level are set.
Пусть в тактах Т1 и Т2, определ емых импульсами управлени , на шинах 23 к 11 цифровой код остаетс неизменным, а именно, на шине 17 установлен сигнал уровн логического нул , а на шине 23 соответственно - сигнал уровн логической единицы.Let the digital code remain unchanged in cycles T1 and T2 determined by control pulses on buses 23 to 11, namely, bus 17 is set to a logic level signal, and bus 23, respectively, is a signal from logic unit level.
По тактовым импульсам, поступающим на С-вход D-триггера 1, происходит запись в D -триггер 1. При этом его состо ние и состо ние элментов И-НЕ 2,3,4,13 остаетс неизменным.By the clock pulses arriving at the C input of the D flip-flop 1, the D-flip-flop 1 is written. At the same time, its state and the status of the AND-NO 2,3,4,13 elements remain unchanged.
Сигналы разрешени , поступающие на входную шину 18 разрешени определени экстремума со старшего разр да , через элемент И 16 поступают на выходную шину 19 разрешени определени экстремума в младшемThe permission signals arriving at the input bus 18 for determining the extremum from the higher bit, through the element 16 arrive at the output bus 19 for resolving the determination of the extremum in the low
разр де. На вькодных шинах 20 и 21 сигналы остаютс неизменными.raz de. On vkodnyh tires 20 and 21, the signals remain unchanged.
При изменении уровн сигнала на входных шинах 23 и 17 (такт ТЗ) на выходе элемента И-НЕ 3 устанавливаетс сигнал уровн логического нул и по приходу сигнала разрешени со старшего разр да на шину 18 на выходе элементов И-НЕ 13, И 6, И 9 формируетс сигнал уровн логи0 ческого нул , т.е. выполн етс условие а., Ь (минимум достигнут), при этом триггер-зоцделка 11 устанавливаетс в единичное состо ние. По фронту тактового импульса, посту5 пакщего на шину 22, на выходе элементов И-НЕ 13, И 6,. И 9 устанавливаютс сигналы уровн логической единицы, а триггер-защелка 10 устанавливаетс в нулевое состо ние. На выходной шине 20 формируетс импульс, определ ющий прохождение минимума функции.When the signal level changes at the input buses 23 and 17 (TOR cycle) at the output of the NAND 3 element, a logic level zero signal is set and the arrival of the enable signal from the higher bit to the bus 18 at the output of the IS 13, AND 6, and 9 a logical zero level signal is generated, i.e. the condition a., b (minimum reached) is fulfilled, and the trigger-restraint 11 is set to a single state. On the front of the clock pulse, post5 pakushchy on the bus 22, at the output of the elements AND-NOT 13, And 6 ,. And 9 sets the logic unit level signals, and the latch trigger 10 is set to the zero state. On the output bus 20, a pulse is generated that determines the passage of the minimum of the function.
В такте Т4 изменени кода не происходит, при этом работа устройства аналогична работе в тактахIn the T4 cycle, the code does not change, and the operation of the device is similar to the operation in the cycles
Т1 и Т2.T1 and T2.
При изменении сигнала в такте Т5 на входной шине 17 с уровн логической единицы на уровень логического нул , на выходе элементаWhen the signal changes in tact T5 on the input bus 17 from the level of the logical unit to the level of logic zero, the output element
0 и-ЙЕ 2 устанавливаетс сигнал уровн логического нул и, по приходу сигнала разрешени на шину 18 со сГаршего разр да на выходе элементов И-НЕ 4, И 7 И 8 формируетс 0 I-2 2 sets the signal level to a logical zero and, upon the arrival of the resolution signal to the bus 18, from the highest bit at the output of the AND-NO 4, AND 7, and 8 elements
5 сигнал уровн логического нули, т.е. выполн етс условие а Ь (максимум достигнут ), При этом триггер-защелка 10 устанавливаетс в единичное состо ние. По фронту5 signal level logical zeros, i.e. the condition a b is fulfilled (maximum reached), and the trigger latch 10 is set to one. On the front
0 тактового импульса, поступающего на шину 22, на выходе элементов И-НЕ 4, И 7, И 8 устанавливаютс сигналы уровн логической единицы, а триггер-защелка 11 устанавливаетс The 0 clock pulse arriving at the bus 22, at the output of the elements AND-HE 4, And 7, And 8 are set to signals of the level of the logical unit, and the trigger-latch 11 is set
с в нулевое состо ние. На выходной шине 21 формируетс импульс, определ ющий прохождение максимума функции .c to zero state. On the output bus 21, a pulse is generated that determines the passage of the maximum of the function.
В тактах Тб и Т7 сигнал на выходных шинах 23 и 17 не измен етс , при этом работа устройства аналогична работе в тактах Т1 и Т2. Таким образом, при достижении максимума и дальнейшем уменьшении кода на выходной шине 21 формирует5 : один импульс, определ ющий достижение максимума. Аналогично, при достижении максимума и дальнейшем увеличении кода на выходной шине 20 формируетс один импульс, определ ю0 щий достижение минимума.In the TB and T7 cycles, the signal on the output buses 23 and 17 does not change, and the operation of the device is similar to the operation in T1 and T2. Thus, when the maximum is reached and the code further decreases on the output bus 21, it forms 5: one pulse, which determines the maximum is reached. Similarly, when the maximum is reached and the code is further increased, a single impulse is formed on the output bus 20, which determines the minimum to be reached.
Использование предлагаемого устройства дл определени экстремума по сравнению с базовым объектом в качестве которого вз то устройствоThe use of the proposed device for determining the extremum compared with the base object as which the device is taken
5 дл сравнени двух двоичных чисел.5 to compare two binary numbers.
примен емое в автоматизированных системах програглмного управлени , позвол ет исключить возможность ложного определени экстремума по приходу кода на вход устройства за счет того, что в предлагаемом устройстве осуществлено временное разделение сравнени поступившего кода с записанным в запоминающем регистре и выдачи результата сравнени на вькодused in automated program control systems, eliminates the possibility of false extremum determination by the arrival of a code at the device input due to the fact that in the proposed device a temporary separation of the comparison of the received code with the recorded in the storage register and the output of the comparison result is performed
устройства, чем повышаетс надежность работы устройства, а также .исключить возможность-ложного определени экстремума на участках спада или нарастани функции за счет того, что устройство формирует только один импульс, по времени совпадаюи1Ий с моментом прохождени экстремума , тем самым повьпиаетс достоверность определени экстремума.devices, which increases the reliability of the device, and also excludes the possibility of a false definition of extremum in areas of decay or increase in function due to the fact that the device generates only one pulse, coinciding in time with the moment of extremum passing, thereby defining the extremum determination.
Vuz.ZVuz.Z
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823409196A SU1070505A1 (en) | 1982-03-23 | 1982-03-23 | Device for determining extremum |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823409196A SU1070505A1 (en) | 1982-03-23 | 1982-03-23 | Device for determining extremum |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1070505A1 true SU1070505A1 (en) | 1984-01-30 |
Family
ID=21001782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823409196A SU1070505A1 (en) | 1982-03-23 | 1982-03-23 | Device for determining extremum |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1070505A1 (en) |
-
1982
- 1982-03-23 SU SU823409196A patent/SU1070505A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство. СССР 438005, кл. Q 05 В 13/02, 1975. 2. Авторское свидетельство СССР № 842709, кл. G 05 В 13/00,, 1981 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1070505A1 (en) | Device for determining extremum | |
SU1007189A1 (en) | Device for time division of pulse signals | |
SU1084856A1 (en) | Device for receiving commands | |
SU1462474A1 (en) | Binary-decimal counter in 8-4-2-1 code | |
SU1182651A1 (en) | Device for selecting single pulse | |
SU1177895A1 (en) | Device for subtracting and discriminating pulses | |
SU1267587A1 (en) | Analog-to-digital converter | |
SU842792A1 (en) | Number comparing device | |
JPH0218653Y2 (en) | ||
SU1157540A1 (en) | Device for comparing numbers | |
SU1451840A1 (en) | Pulse shaper | |
JPH01241665A (en) | Reset system for multi-processor system | |
SU1181128A1 (en) | Device for producing difference pulse frequency | |
SU658556A1 (en) | Gray code-to -binary code converter | |
SU1099395A1 (en) | Receiver of commands for slaving velocity | |
SU1485396A1 (en) | Synchronous divide-by-14 frequency divider | |
SU771663A1 (en) | Comparison device | |
SU966690A1 (en) | Device for discriminating extremum from nm-digital binary codes | |
SU1660154A1 (en) | Device for pulse recording and driving | |
SU652558A1 (en) | Number sorting arrangement | |
SU1238220A1 (en) | Device for obtaining difference frequency of pulses | |
SU486478A1 (en) | Pulse Receiver | |
RU2173938C2 (en) | Timer with testing | |
SU1026316A1 (en) | Gray-code pulse counter | |
SU1112564A2 (en) | Multithreshold logic element |