SU1069184A1 - Device for receiving frequency telegraphy signals - Google Patents

Device for receiving frequency telegraphy signals Download PDF

Info

Publication number
SU1069184A1
SU1069184A1 SU823415254A SU3415254A SU1069184A1 SU 1069184 A1 SU1069184 A1 SU 1069184A1 SU 823415254 A SU823415254 A SU 823415254A SU 3415254 A SU3415254 A SU 3415254A SU 1069184 A1 SU1069184 A1 SU 1069184A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
multiplier
integrator
signal
Prior art date
Application number
SU823415254A
Other languages
Russian (ru)
Inventor
Александр Борисович Павлов
Original Assignee
Предприятие П/Я Р-6510
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6510 filed Critical Предприятие П/Я Р-6510
Priority to SU823415254A priority Critical patent/SU1069184A1/en
Application granted granted Critical
Publication of SU1069184A1 publication Critical patent/SU1069184A1/en

Links

Landscapes

  • Noise Elimination (AREA)

Description

Изобретение относитс  к радиотех нике и может использоватьс  в мах передачи дискретной информации ,по радиоканалам с нестабильной частотой при величине частотной нестабильности входного сигнала, срав нимой с девиацией частоты частотнотелеграфного сигнала. Известен приемник частотно-телеграфного (ЧТ) сигнала, содержащий демодул тор и кольцо фазовой автопо стройки частоты СФАПЧ) дл  слежени  за начальной фазой телеграфного сигнала, в состав которого вход т умножители частоты,перемножители, сумматор, фильтр нижней частоты, по страиваемый генератор и делители частоты СИ , Однако приемник имеет низкую пом хоустойчивость . Наиболее близким техническим решением к изобретению  вл етс  устро ство дл  приема сигналов частотной телеграфии, содержащее фильтр нижни частот и последовательно соединенны управл ющий элемент, первый перестр ваемый генератор, первый перемножитель и второй перемножитель, к вто рому входу которого подключен выход первого интегратора, к сигнальному входу которого подключен выход трет еГо перемножител , первый вход кото рого соединен с выходом первого фаз вращател , вход которого соединен с первьлч входом первого перемножител , второй вход которого соединен с вторым входом третьего перемножи тел , при этом выход управл кхцего элемента через второй перестраиваемый ге.нератор подключен к первому ВХоду четвертого перемножител  и к входу второго фазовращател , выход которого соединен с первым входом п того перемножител , выход которого подключен к сигнальному входу второго интегратора, причем второй вход первого перемножител  соединен с вторыми входами п того перемножител  и четвертого пёремножител , выход которого подключен к первому входу шестого перемножител  второй вход которого соединен с выходом второго интегратора, сбросовый вход которого соединен с первым входом первого ключа, . которого подключен к входу порогового блока и со сбросовым входом первого интегратора t21. Однако известное устройство имеет низкую помехоустойчивость. Цель изобретени  - повышение помехоустойчивости , Поставленна  цель достигаетс  тем, что в устройство дл  приема сигналов частотной телеграфии, содержащее фильтр нижних частот и пос ледовательно соединенные управл ющий элемент, первый перестраиваемый генёрс1тор, первый перемножитель и второй перемножитель, к второму входу которого подключен выход первого интегратора,, к сигнальному входу которого подключен выход третьего перемножител fпервый вход которого соединен с выходом первого фазовращател , .вход которого соединен с первым входомпервого перегиножител , второй вход которого соединен с вторьЕУ входом третьвго перемножител , при этом выход управл ющего элемента через .второй перестраиваемый генератор подключен к первому входу четвертого пе.ремножител  и к входу второго фазовращател , выход которого соединен с первым входом п того перемножител , выход которого подключен к сигнальному входу второго интегратора, причем второй вход первого перемножител  соединен с вторыми входами п того перемножител  и четвертого перемноиштел , выход которого подключен к первому входу шестого перемножител , второй вход которого -соединен с выходом второго интегратора, сбросовый вход которого соединен с первым входомпервого ключа, вьссод которого подключен к входу порогового блока, и со сбросовым входом первого интегратора, введены сумматор , вычитающий блок и последовательно соединенные второй ключ и блок пам ти, выход которого подключен к входу управл ющего элемента, при этом выходы первого и второго интеграторов соединены с входами вычитающего блока, выход которого подключен к второму входу первого ключа, первый вход которого соединен с первым входом второго ключа , к второму входу которого подключен ВЕлход фильтра нижних частот , вход которого соединен с выходом сумматора, к входам которого подключены выходы второго и шестого перемножителей, а третьи входы первого и второго ключей соединены с вторым входом блока пам ти., На чертеже представлена структурна  электрическа  схема предлагаемого устройства. Устройство дл  приема сигналов частотной телеграфии содержит первый 1, второй 2, третий 3, четвертый 4, п тый 5 И шестой б перемножители , первый 7 и второй 8 фазовращатели , первый 9 и второй 10 интегра торы, первый 11 и второй 12 перестраиваемые генераторы, управл ющий элемент 13, фильтр 14 нижних частот, сумматор 15, вычитатаций блок 16, пороговый блок 17, первыр 18 и второй 19 ключи, блок 20 пам ти . Устройство работает следующим образом. При поступлении на вход устройст ва сигнала происходит сн тие ЧТ манипул ции в кольце фазовой автоподстройки частоты устройства. Это обеспечиваетс  соответствующими блоками, настроенными соответственно на частоты (Ло и оа Если посылка передаетс  с частотой (Оо , то сигнал управлени  на вы ходе фильтра нижних частот 14 выра батываетс  соответствующими блоками согласованныг и с частотой Ма . Сигнал рассогласовани  на выходе перво го 1 перемножител  умножаетс  во вт ром 2 перемножителе на отличный от нул  сигнал с выхода первого 9 интегратора и через сумматор 15, фильтр 14 нижних частот, второй 19 ключ и блок 20 пам ти поступает на вход управл ющего элемента 13. Сигнал рассогласовани  на выходе четвертого 4 перемножител  умножает в шестом б перемножителе на нулевой сигнал с выхода второго 10 интегратора . Поэтому вклад в сигнал управлени  от этих, блоков нулевой. Первый 11 и второй 12 перестраиваемые генераторы управл ют работой соответствующих блоков. При поступлении на вход приемника посылки , с частотой US),-, наблюдаетс  .противопол на  картина. Сигнал управлени  вьща етс  свыхода шестого перемножител  сигнал же на выходе первого 9 интегратора нулевой. Таким образом, в предложенном устройстве указанные блоки играют роль особых ключей, подключающих к входу фильтра 14 нижних частот в зависимости от частоты о или со5 входной ЧТ посылки сигнал рассогласовани  вырабатываемый то на выходе первого, то на выходе второго интеграторов . Первый 18 и второй 19 ключи разомкнуты на прот жении каждой информационной посылки длительностью Т. Замыкание обоих ключей и выдача сигнала на вход блока 20 пам ти и порогового блока 17 происходит по переднему фронту тактовых импульсов тп , поступающих с выхода блока тактовой синхронизации (не показанного на чертеже) с частотой f 1/Т на замыкакацие входы .первого 18 и второго 19 ключей в конце каждой посыпки. Размыкание первого 18 и второго 19 ключей и сброс содержимого первого 9 и второго 10 интеграторов происходит по заднему фронту тактовых импульсов i-fj ч поступающих на размыкающие входы первого 18 и второго 19 ключей и сбрюсовые входы обоих интеграторов также в конце каждой посыпки. Первый 7 и второй 8 фазовраща тели необходимы дл  подстройки фаз сигналов. При разомкнутом втором ключе 19 дл  работы кольца ФАПЧ на длительности посылки сигнал рассогласовани  снимаетс  с выхода блока 20 пам ти. В нем хранитс  выходной сигнал фильтра 14 нижних частот , считываемый в блок 20 пам ти в конце каждой посылки под действием переднего фронта тактовых импульссэв . В отсутствие входного шума при поступлении на вход устройства посылки с частотой й5/( , т.е. 2(-tS - -AsmT; 5(t -fl , сигнал на выходе фильтра 14 нижних частот имеет вид t(tl T 2Amtu),(cos(fl).,t4J/cos((-(№ i| eost« ) Joos r( I j (ф-i) -5ln (ф-4)),) )t-q- c t где Ч - фаза сигнала Д - амплитуда сигнала. При поступлении на вход устрюйства посылки с частотой ийо сигнал на выходе фильтра нижних частот будет: Г А t. l(, ot-Htplf lcosCf-4).t t-43 --2 oos(s).,i -4 j|MVLH- o t- -f- flrft|: jЧ 5-slnCif-if JcosCtf-f )cM-jmtC rdolt ф -i ). Ci) Из полученных выражений видно, что в предложенном устройстве сигнал рассогласовани  дл  кольца ФЛПЧ состоит из двух членов полезного, независ 1; ,его от частоты посылки иЗ или , и помехового, который представл ет сигнал на частоте ьйд - ы с частотой манипул ции, совпадающей с частотой манипул ции ЧТ сигнала. Однако уровень помехи значительно ниже, чем в известном. Действительно, величина ct),--60a)t 1сМ и 1 1-ф-ф:|сМ в 1, в конце каждой посылки принимает значение, равное нулю, при ортогональ ности частот uD и Са) на длительности Т, т.е. когда((i,) Т 25-:К, К - целое Спи)т (i 4-t« on«-f -IfMt smLao,) и помехового члена в сигнале рассогласовани  la(t), I, (t) в моменты отсчетов л Т не будет независимо от величины фазовой расстройки tf.if и частотной расстройки входного JT сигнала.The invention relates to radio engineering and can be used in the transmission of discrete information over radio channels with an unstable frequency at a frequency instability of the input signal, comparable to the frequency deviation of the telegraph frequency. A known frequency-telegraph (THF) signal receiver containing a demodulator and a phase auto-tuning ring of the FAPCH) for tracking the initial phase of a telegraph signal, which includes frequency multipliers, multipliers, adder, low-pass filter, adjustable oscillator and dividers SI frequencies, however, the receiver has a low resistance. The closest technical solution to the invention is an arrangement for receiving frequency telegraphy signals comprising a low-pass filter and a control element connected in series, the first variable oscillator, the first multiplier and the second multiplier, to the second input of which the output of the first integrator is connected. the input of which is connected to the output of a third e multiplier, the first input of which is connected to the output of the first phase of the rotator, whose input is connected to the first input of the first multiplier, second The first input of which is connected to the second input of the third multiplier of bodies, while the control output of the element is connected via the second tunable ge controller. It is connected to the first input of the fourth multiplier and to the input of the second phase shifter, the output of which is connected to the first input of the fifth multiplier, the output of which is connected to the signal multiplier. the input of the second integrator, the second input of the first multiplier is connected to the second inputs of the fifth multiplier and the fourth multiplier, the output of which is connected to the first input of the sixth multiplier the second input of which is connected to the output of the second integrator, the fault input of which is connected to the first input of the first key,. which is connected to the input of the threshold unit and with the fault input of the first integrator t21. However, the known device has a low noise immunity. The purpose of the invention is to improve the noise immunity. The goal is achieved by the fact that a device for receiving frequency telegraphy signals, containing a low-pass filter and successively connected control element, the first tunable generator, the first multiplier and the second multiplier, to the second input of which the output of the first integrator is connected. ,, to the signal input of which the output of the third multiplier is connected; the first input of which is connected to the output of the first phase shifter, the input of which is connected to the first the first power supply unit, the second input of which is connected to the second input of the third multiplier, while the output of the control element through the second tunable generator is connected to the first input of the fourth multiplier and to the input of the second phase shifter, the output of which is connected to the first input of the fifth multiplier, whose output connected to the signal input of the second integrator, the second input of the first multiplier is connected to the second inputs of the fifth multiplier and the fourth multiplier, the output of which is connected to The first input of the sixth multiplier, the second input of which is connected to the output of the second integrator, the fault input of which is connected to the first input of the first key, which is connected to the input of the threshold unit, and the reset input of the first integrator, the adder, the subtraction unit and the second key connected in series and a memory unit, the output of which is connected to the input of the control element, while the outputs of the first and second integrators are connected to the inputs of the subtractive unit, the output of which is connected to the second input of the first key, the first input of which is connected to the first input of the second key, to the second input of which is connected Vlokhod lowpass filter, the input of which is connected to the output of the adder, to the inputs of which the outputs of the second and sixth multipliers are connected, and the third inputs of the first and second keys are connected to the second input memory block. The drawing shows a structural electrical circuit of the proposed device. A device for receiving frequency telegraphy signals contains the first 1, second 2, third 3, fourth 4, fifth 5th and sixth multipliers, the first 7 and second 8 phasers, the first 9 and second 10 integrators, the first 11 and the second 12 tunable oscillators, the control element 13, the low-pass filter 14, the adder 15, the readout block 16, the threshold block 17, the first 18 and the second 19 keys, the memory block 20. The device works as follows. When a signal arrives at the device's input, the PT of manipulation in the ring of the phase-locked loop of the device is removed. This is ensured by the corresponding blocks tuned to the frequencies respectively (Lo and oa. If the parcel is transmitted with the frequency (Oo, then the control signal on you during the low-pass filter 14 is generated by the corresponding blocks of the matched and on the frequency Ma. The error signal at the output of the first 1 multiplier is multiplied in the second multiplier 2, the signal from the output of the first 9 integrator and through the adder 15, the low-pass filter 14, the second 19 key, and the memory block 20 are fed to the input of the control element 13, which is different from zero. The lacquering at the output of the fourth multiplier multiplies in the sixth multiplier multiplier by zero from the output of the second integrator 10. Therefore, the contribution to the control signal from these blocks is zero. The first 11 and second 12 tunable generators control the operation of the respective blocks. , with the frequency US), -, is observed opposite to the picture. The control signal senses the output of the sixth multiplier the same signal at the output of the first 9 integrator is zero. Thus, in the proposed device, these blocks play the role of special keys connecting the low-pass filter 14 to the input depending on the frequency o or co5 of the input Φ пос message, the error signal generated at the output of the first, then at the output of the second integrator. The first 18 and second 19 keys are open for each information packet of duration T. The closure of both keys and the output of the signal to the input of the memory block 20 and the threshold block 17 occurs on the leading edge of the clock pulses from the output of the clock synchronization block (not shown in drawing) with a frequency of f 1 / T on the closure of the inputs. The first 18 and second 19 keys at the end of each sprinkling. The opening of the first 18 and second 19 keys and the reset of the contents of the first 9 and second 10 integrators takes place at the falling edge of the clock pulses i-fj arriving at the disconnecting inputs of the first 18 and second 19 keys and the balancing inputs of both integrators at the end of each sprinkling. The first 7 and second 8 phase shifters are needed to adjust the phases of the signals. When the second key 19 is open for the operation of the PLL ring on the duration of the send, the error signal is removed from the output of the memory block 20. It stores the output of the low-pass filter 14, read into memory block 20 at the end of each burst by the leading edge of clock pulses. In the absence of input noise, the parcels with the frequency d5 / (i.e. 2 (-tS - -AsmT; 5 (t -fl, the output signal of the low-pass filter 14 has the form t (tl T 2Amtu)) arrive at the input to the device; (cos (fl)., t4J / cos ((- (No. i | eost ") Joos r (I j (f-i) -5ln (f-4)),)) tq-ct where H is the signal phase D - signal amplitude. When a parcel with a frequency of io arrives at the input of the device, the signal at the output of the low-pass filter will be: Г А t. l (, ot-Htplf lcosCf-4) .t t-43 --2 oos (s)., i -4 j | MVLH- o t- -f-flrft |: jH 5-slnCif-if JcosCtf-f) cM-jmtC rdolt (-i). Ci) From the expressions obtained, it is seen that in the proposed device the error signal for the FLPC ring consists of the members of the useful, independent 1;, it is from the frequency of the sending of an or, and interference, which represents the signal at the frequency with the frequency of manipulation, which coincides with the frequency of the manipulation of the TH signal, however, the level of interference is much lower than in the known one. Indeed, the value of ct), - 60a) t 1cM and 1 1-fff: | cM to 1, at the end of each premise takes a value equal to zero, with orthogonality of the frequencies uD and Ca) for the duration T, i.e. . when ((i,) T 25-: K, K is Sp-integer) t (i 4-t "on" -f -IfMt smLao,) and the interfering term in the error signal la (t), I, (t) in the sample times l T will not be independent of the phase detuning value tf.if and the frequency detuning of the input JT signal.

Таким образом, за счет уменьшени  помеховой составл кицей значительно повышаетс  помехоустойчивость устройства.Thus, by reducing the noise component of the device, the noise immunity of the device is significantly increased.

Claims (1)

(5 7) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ ЧАСТОТНОЙ ТЕЛЕГРАФИИ, содержащее фильтр нижних частот и последовательно соединенные управляющий элемент, первый' перестраиваемый генератор, первый перемножитель и второй перемножитель, к второму входу которого подключен выход первого интегратора, к сигнальному входу которого подключен выход третьего перемножителя, первый вход которого соединен с. выходом первого фазовращателя, вход которого соединен с первым входом первого перемножителя, второй вход которого соединен с вторым входом третьего перемножителя, при этом выход управляющего элемента через второй перестраиваемый генератор подключен к первому входу четвертого перемножителя и к входу второго фазовращателя, выход которого соединен с первым входом пятого перемножителя, выход которого подключен к сигнальному входу второго интегратора, причем второй вход первого перемножителя соединен с вторыми входами пятого перемножителя и четвертого перемножителя, выход которого подключен к первому входу шестого перемножителя, второй вход которого соединен с выходом второго интегратора,’ сбросовый вход которого соединен с первым входом первого ключа, выход которого подключен к входу порогового блока, и со сбросовым входом первого интегратора, о т л ичающееся тем, что, с целью § повышения помехоустойчивости, в устройство введены сумматор, вычитающий блок и последовательно соединенные второй ключ и блок памяти, выход которого подключен к входу управляющего элемента, при этом выходы первого и второго интеграторов соединены с входами вычитающего блока, выход которого подключен к второму входу первого ключа, первый вход которого соединен с первым входом второго ключа, к второму входу которого подключен выход фильтра нижних частот, вход которого соединен с выходом сумматора, к входам которого подключены выходы второго и шестого перемножителей, а третьи входы первого и второго ключей соединены с вторым входом блока памяти.(5 7) A DEVICE FOR RECEIVING FREQUENCY TELEGRAPHY SIGNALS, comprising a low-pass filter and a serially connected control element, a first tunable generator, a first multiplier and a second multiplier, to the second input of which the output of the first integrator is connected, to the signal input of which the output of the third multiplier is connected, whose first input is connected to. the output of the first phase shifter, the input of which is connected to the first input of the first multiplier, the second input of which is connected to the second input of the third multiplier, while the output of the control element through the second tunable generator is connected to the first input of the fourth multiplier and to the input of the second phase shifter, the output of which is connected to the first input the fifth multiplier, the output of which is connected to the signal input of the second integrator, and the second input of the first multiplier is connected to the second inputs of the fifth multiplier spruce and the fourth multiplier, the output of which is connected to the first input of the sixth multiplier, the second input of which is connected to the output of the second integrator, the discharge input of which is connected to the first input of the first key, the output of which is connected to the input of the threshold block, and with the reset input of the first integrator, about whereby, in order to § increase the noise immunity, an adder is introduced into the device, subtracting the block and the second key and the memory block connected in series, the output of which is connected to the input of the control element, In this case, the outputs of the first and second integrators are connected to the inputs of the subtracting unit, the output of which is connected to the second input of the first key, the first input of which is connected to the first input of the second key, to the second input of which the output of the low-pass filter, the input of which is connected to the output of the adder, is connected to the inputs of which the outputs of the second and sixth multipliers are connected, and the third inputs of the first and second keys are connected to the second input of the memory block.
SU823415254A 1982-03-30 1982-03-30 Device for receiving frequency telegraphy signals SU1069184A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823415254A SU1069184A1 (en) 1982-03-30 1982-03-30 Device for receiving frequency telegraphy signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823415254A SU1069184A1 (en) 1982-03-30 1982-03-30 Device for receiving frequency telegraphy signals

Publications (1)

Publication Number Publication Date
SU1069184A1 true SU1069184A1 (en) 1984-01-23

Family

ID=21003886

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823415254A SU1069184A1 (en) 1982-03-30 1982-03-30 Device for receiving frequency telegraphy signals

Country Status (1)

Country Link
SU (1) SU1069184A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент CUJA № 3993868, кл. 178/66, 1966. 2. Тихонов В.Н. и Кульмач Н.К. Нелинейна фильтраци и квазикогерентный прием сигналов. М., Советское радио, 1975, с. 692-694 (прототип) . (.541 :57 УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ ЧАСТОТНОЙ ТЕЛЕГРАФИИ, содержащее фильтр нижних частот и последовательно соединенные управл ющий элемент, первый перестраиваемый генератор, первый перемножитель и второй перемножитель, к второму входу которого подключен выход первого интегратора, к сигнальному входу которого подключен выход третьего перемножител , первый вход которого соединен с,выходом первого фазовращател , вход которого соединен с первым входом первого перемножител , второй вход которого соединен с вторым входом третьего перемножител , при этом выход управл ющего элемента через второй перестраиваемый генератор подключен к первому входу четвертого перемножител и к входу второго фазовращател , выход которого соединен с первым входом п того перемножител , выход которого подключен к сигнальному входу вт *

Similar Documents

Publication Publication Date Title
CA2208460C (en) Frequency synchronized bidirectional radio system
US3993956A (en) Digital detection system for differential phase shift keyed signals
EP0628229B1 (en) Psk receiver
US5287388A (en) Frequency offset removal method and apparatus
US5268647A (en) Method and arrangement of coherently demodulating PSK signals using a feedback loop including a filter bank
US3940695A (en) Doppler correction of transmission frequencies
WO1996019875A9 (en) Frequency synchronized bidirectional radio system
JPH0218769B2 (en)
US4887280A (en) System for detecting the presence of a signal of a particular data rate
JPH0927830A (en) Method for bilateral frequency conversion in digital complexphasor generator and digital receiver
DK161287B (en) DEMODULATOR-SUSTAINABLE RECOVERY POWER CIRCUIT AND PROCEDURE FOR DEMODULATING A SIGNAL
US4027265A (en) Unbalanced quadriphase demodulator
JPH0678014A (en) Television signal processor
JPH0131821B2 (en)
US5090027A (en) Coherent PSK demodulator with adaptive line enhancer
US4987386A (en) Coherent phase and frequency recovery method and circuit
EP0306941B1 (en) Variable bit rate clock recovery circuit
SU1069184A1 (en) Device for receiving frequency telegraphy signals
Braun et al. Carrier Synchronization Techniques for Unbalanced QPSK Signals-Part I
CA1256171A (en) Four phase psk demodulator
GB2188517A (en) Spread-spectrum receivers
CA2079422C (en) Phase-locked circuit capable of being quickly put in a phase-locked state
CA2079531C (en) Phase divider for complex signals
CA1066782A (en) Receiver for synchronous signals with double phase-locked loop
JP3383318B2 (en) Digital modulation wave demodulator