SU1053314A1 - Synchronization device - Google Patents

Abstract

УСТРОЙСТЮ СИНХРОНИЗАЦИИ, содержащее последовательно соединенные блок выделени  тактовой частоты и фазовый дискриминатор, последовательно соединенные управл ющий элемент и управл емый генератор, а также делитель частоты, отличающеес  тем, что, с целью повышени  точности синхронизации, в негр введены блок эластичной пам ти, ;блок фиксации заполнени  эластичной пам ти, блок сравнени , блок управлени  считыванием и блок пам ти, причем сигнальный вход блока эластичной пам ти объединен с входом блока выделени  тактовой частоты, выЯод которого подключен к тактовому входу блока эластичной пам ти, к управл ющим входам которого подключе.ны соответственно выход фазового дискриминатора через блок управлени  считыванием и выход управл емого генератора , который объединен с другим входом фазового дискриминатора и с входом делител  частоты, выход которого подключен к входу Разрешение считывани  блока фиксации заполне-ни  эластичной пам ти, первый выход которого подключен к первому входу блока сравнени , к входу которого подключен второй выход блока фиксации заполнени  эластичной пам ти через блок пам ти, а выход блока сравнени  подключен к входу управл ющего элемента.A SYNCHRONIZATION DEVICE, containing a series-connected clock selection unit and a phase discriminator, a series-connected control element and a controlled generator, and a frequency divider, characterized in that, in order to improve synchronization accuracy, an elastic memory block is inserted into the black; elastic memory fixing unit, a comparison unit, a read control unit and a memory unit, the signal input of the elastic memory unit being integrated with the input of the clock selection unit, which is connected to the clock input of the elastic memory block, to the control inputs of which are connected. The output of the phase discriminator via the read control unit and the output of the controlled generator, which is combined with another input of the phase discriminator and with the input of the frequency divider, the output of which is connected to the input The read resolution of the fill-in fixation block of the elastic memory, the first output of which is connected to the first input of the comparison block, to the input of which the second output of the fixing block is connected ying elastic memory through the memory unit, and output the comparison unit is connected to the input of the control element.

Description

сдsd

00 со Изобретение относитс  к технике св зи и может быть использовано дл  синхронизации генераторов через симплексный канал цифровой св зи, а также в системах радиосв зи с врейенным уплотнением. Известно устройство синхронизации содержащее последовательно соединенные блок приемо-передачи, блок фазовой автоподстройки частоты (ФАПЧ, фазовый дискриминатор, фильтр-экстрапол тор и перестраиваемый генератор , а также генератор цифровых сигналов, при этом другой .выход блока приемо-передачи подключен к другo л входу фазового дискриминатора, выход перестраиваемого генератора через последовательно соединенные смеситель и полосовой фильтр подключен к входу генератора цифровых сигналов причем выход блока ФАПЧ подключен к дpyгo 5y входу смесител  С13 Недостаток известного устройства низка  точность синхронизации. Наиболее близким техническим решением к изобретению  вл етс  устрой Ьтво синхронизации, содержащее после довательно соединенные блок выделени тактовой частоты и фазовый дискриминатор , последовательно соединенные управл ющий элемент и управл емый генератор, а также делитель частоты, включенный между выходом управл ющего элемента и фазовым дискриминатором , последовательно соединенные дополнительный делитель частоты и элемент ИЛИ, другой вход которого соеди . йен с выходом блока выделени  Tsuxtoвой частоты, а выход элемента ИЛИ подключен к управл ющему входу управл ющего элемента С2. Недостатком известного устрСйства  вл етс  низка  точна  синхронизаци  Цель изобретени  - повьлаение точности синхронизации. Цель достигаетс  тем что в устройство синхронизации,-содержащее последовательно соединенные блок выделени  тактовой частоты и фазовый дискриминатор, последовательно соеди ненные управл ющий элемент и управл емый генератор, а также делитель частоты, введены блок эластичной пам ти , блок фиксации заполнени  эластичной пам ти, блок сравнени , блок управлени  считыванием и блок пам ти причем сигнальный вход блока эластичной пам ти объединен с входом бло ка выделени  тактовой частоты, выход которого подключен к тактовому входу блока эластичной пам ти,, к управл ющим входам которого подключены соответственно выход фазового дискримина тора через блок управлени  считыванием и выход управл емого генератора , который объединен с другим вхо дом фазового дискриминатора и с входом делител  частоты, выход которого подключен к входу Разрешение считывани  блока фиксации заполнени  эластичной пам ти, первый выход которого подключен к первому входу блока сравнени , к второму входу которого подключен второй выход блока фиксации заполнени  эластичной пам ти через блок пам ти, а выход блока сравнени  подключен к входу управл ющего , элемента. На чертеже представлена структурна  электрическа  схема Лредложенного устройства. Устройство синхронизации содержит блок 1 выделени  тактово й частоты, фазовый дискриминатор 2, блок 3 управлени  считыванием, блок 4 эластичной пам ти, блок 5 фиксации заполнени  эластичной пам ти, блок б пам ти, блoк 7 сравнени , управл ющий элемент 8, управл емый генератор 9 и делитель частоты 10. Устройство работает следующим образом . Информационный сигнал поступает на вход блока 4 эластичной пам ти и на блок выделени  тактовой частоты, который выдел ет тактовую частоту из информационного сигнала. Выделенна  тактова  частота поступает на второй вход блока 4 эластичной пам ти и на первый вход фазового дисг криминатора 2, на другой вход кото-г рого поступает тактова  частота уп-.. равл емого генератора 9. В результате сравнени  фаз тактовой частоты входного сигнала и управл емого генератора 9 формируетс  сигнал рассогласовани  фаз. Этот сигнал поступает; на вход блока 3 управлени  считыванием , который дает команду на считывание с соответствующей  чейки блока 4 эластичной пам ти при расхождении фаз между тактовой частотой входного сигнала и управл емого генератора 9 больше определенной величины (в -сторону увеличени  задержки при увеличении расхождени  и уменьшени  задержки при уменьшении расхождени ), управл   считыванием можно изменить величину задержки сигнала в блоке 4 эластичной пам ти . Таким образом, компенсаци  изменени  задержки сигнала в линии происходит при помощи переключени   чеек блока 4 эластичной пам ти, причем при увеличении задержки сигнала в линии задержки сигнгша в блоке 4 эластичной пам ти уменьшаетс , и наоборот. Поэтому величина задержки сигнала на выходе блока 4 эластичной пам ти одинакова и не зависит от.изменени  задержки сигнала в линии. Считанна  информаци  с первого выхода блока 4 эластичной пам ти поступает на выход устройства , а с второго выхода - на вход блока 5 фиксации заполнени  эласти 4г.00 s The invention relates to communication technology and can be used to synchronize generators through a simplex digital communication channel, as well as in radio communication systems with integrated compaction. It is known a synchronization device comprising a transceiver unit connected in series, a phase locked loop (PLL, phase discriminator, extrapolator filter and tunable oscillator, and a digital signal generator; the other output of the transceiver unit is connected to another input of the discriminator, the output of the tunable generator through a serially connected mixer and a band-pass filter is connected to the input of the generator of digital signals and the output of the PLL unit is connected to another 5y input Mixer C13 ode A disadvantage of the known device is low synchronization accuracy. The closest technical solution to the invention is a synchronization device containing a sequentially connected clock separation unit and a phase discriminator, a control element connected in series and a controlled oscillator, and a frequency divider connected between the output of the control element and the phase discriminator, connected in series an additional frequency divider and the element OR, another input is wow connect A yen with the output of the allocation unit Tsuxtovo frequency, and the output of the element OR is connected to the control input of the control element C2. A disadvantage of the known device is the low accurate synchronization. The purpose of the invention is to increase the synchronization accuracy. The goal is achieved by the fact that in the synchronization device, containing a series-connected clock selection unit and a phase discriminator, a serially connected control element and a controlled generator, as well as a frequency divider, an elastic memory block, an elastic memory lock block, comparison, a read control unit and a memory unit, wherein the signal input of the elastic memory unit is combined with the input of the clock allocation unit, the output of which is connected to the clock input of the electronic unit A static memory, to the control inputs of which are connected respectively the output of the phase discriminator via the read control unit and the output of the controlled generator, which is combined with another input of the phase discriminator and with the input of the frequency divider, the output of which is connected to the input of the read permission of the filling lock unit elastic memory, the first output of which is connected to the first input of the comparator unit, to the second input of which the second output of the elastic memory fixation block is connected through the memory block and a comparing output unit is connected to the entry control, element. The drawing shows a structural electrical circuit of the Array device. The synchronization device contains a clock frequency allocation unit 1, a phase discriminator 2, a read control block 3, an elastic memory block 4, an elastic memory fill fix block 5, a memory block 6, a comparison block 7, a control element 8, a controlled oscillator 9 and the frequency divider 10. The device operates as follows. The information signal is fed to the input of the elastic memory unit 4 and to the clock selection unit, which extracts the clock frequency from the information signal. The selected clock frequency is fed to the second input of the elastic memory block 4 and to the first input of the phase disc of the criminator 2, to the other input of which the clock frequency of the controlled oscillator 9 is received. As a result of comparing the phases of the clock frequency of the input signal and controlling Generator 9 generates a phase mismatch signal. This signal comes in; to the input of the read control block 3, which gives a command to read from the corresponding cell of the elastic memory block 4 when the phase between the input signal frequency and the controlled generator 9 is greater than a certain value (on the side of the increase in the delay when the difference increases divergence), by controlling the readout, you can change the signal delay in block 4 of the elastic memory. Thus, the compensation of the signal delay in the line occurs by switching the cells of the elastic memory block 4, and with an increase in the delay of the signal in the signgs delay line in the elastic memory block 4 is reduced, and vice versa. Therefore, the delay value of the signal at the output of block 4 of the elastic memory is the same and does not depend on the change in the delay of the signal in the line. The read information from the first output of the elastic memory block 4 is fed to the output of the device, and from the second output to the input of the elastic fixing unit 5 g 4.

НОЙ пам ти, управл емый с выхода : управл емого генератора 9 через делитель 10 частоты, который формирует период подстройки. Сформированный сигнсш на выходе делител  10 частоты состоит из пачки мпульсов, частота которых равна частоте подстройки управл емого генератора , а количество импульсов в пачке соответствует количеству  чеек в блоке 4 эластичной пам ти. С помощью этого сигнала поступает разрешение на считывание информации, заключенной в блоке 5 фиксации заполнени  эластичной пам ти, который фиксирует последовательно те  чейки эластичной пам ти , с которых считывалась информаци  за период под; стройки упрдвл е- мого reHepaiTopa 9. Количество разных  чеек блока 4 эластичной с которых считывалась информаци  за рассматриваемый период, определ ет длительность импульса, который формируетс  в блоке 5 фиксации заполнени  эластичной пам ти, с выхода которого информаци  поступает на вхол блока 7 сравнени  и.на вход блока 6 пам ти. Поступающа  на эти блоки информаци  представл ет собой последовательность импульсов, причем чем больше количество импульсов.NOY memory, controlled from the output: controlled oscillator 9 through the frequency divider 10, which forms the period of adjustment. The generated signal at the output of the frequency divider 10 consists of a bundle of pulses, whose frequency is equal to the trim frequency of the controlled oscillator, and the number of pulses in the packet corresponds to the number of cells in block 4 of elastic memory. With this signal, the permission is received to read the information contained in the elastic memory filling block 5, which sequentially fixes the cells of the elastic memory from which information was read for the period under; The settings for the reHepaiTopa device 9. The number of different cells of the elastic block 4 from which information was read for the period in question determines the pulse duration that is formed in the elastic fixation block 5, from the output of which the information goes to the whisk of the compare block 7 and. to the input of block 6 of memory. The information arriving at these blocks is a sequence of pulses, and the greater the number of pulses.

тем больше из;1енение задержки сигнала в блоке 4 эластичной па:л ти имело место за рассматриваемый период . После считывани  информации о задержке производитс  сброс. На другой вход блока 7 сравнени  поступает сигнал с выхода блока б пам - та, который обеспечивает запоминание информации.от блока 5 фиксации заполнени  эластичной Пам ти на the greater the delay in the signal in block 4 of the elastic pa: l took place during the period under consideration. After reading the delay information, a reset is performed. The other input of the comparison unit 7 receives a signal from the output of the memory block of the memory, which ensures the storage of information.

0 один период работы устройства .синхронизации , при.чем он запоминает то количество тактовых иьшульсов которое поступает от блока 5 фиксации заполнени  эластичной пвал т ,0 one period of operation of the device. Synchronization, with what it remembers the number of clock pulses that comes from the elastic filling block 5,

5five

Блок 7 сравнени  по разности между сравниваемыми сигналами; вырабатывает сигнал подстройки частоты, который поступает на управл ющий элемент 8, в котором форгдаруетс  сигнал дл  подстройки частоты управл е0 мого генератора 9Block 7 Comparison of the difference between the compared signals; generates a frequency adjustment signal, which is fed to control element 8, in which a signal is generated for adjusting the frequency of the control oscillator 9

Предлагаемое устройство синхронизации позвол ет синхронизировать генераторы на приеме независимо от The proposed synchronization device allows synchronization of the generators at the reception, regardless of

5 изменени  задержки в линии, .кроме того, данное устройство позвол ет принимать сигналы точного времени через, например, спутниковые каналы с высокой точностью5 variations of the line delay, furthermore, this device allows to receive accurate time signals via, for example, satellite channels with high accuracy

Claims (1)

УСТРОЙСТВО СИНХРОНИЗАЦИИ, содержащее последовательно соединенные блок выделения тактовой частоты и фазовый дискриминатор, последовательно соединенные управляющий элемент и управляемый генератор, а также делитель частоты, отличающееся тем, что, с целью повышения точности синхронизации, в негр введены блок эластичной памяти, ,блок фиксации заполнения эластичной 'памяти, блок сравнения, блок управления 'считыванием и блок памяти, причем сигнальный вход блока эластичной памяти объединен с входом блока выделения тактовой частоты, выЯод которого подключен к тактовому входу блока эластичной памяти, к управляющим входам которого подключены соответственно выход фазового дискриминатора через блок управления считыванием и выход управляемого генератора, который объединен с другим входом фазового дискриминатора и с входом делителя частоты, выход которого подключен к входу Разрешение считывания блока фиксации заполнения эластичной памяти, первый выход которого подключен к первому входу блока сравнения, к второму входу которого подключен второй выход б ка фиксации заполнения эластичной памяти через блок памяти, а выход блока сравнения подключен к входу управляющего элемента.A SYNCHRONIZATION DEVICE comprising a serially connected clock frequency isolation unit and a phase discriminator, a serially connected control element and a controlled oscillator, as well as a frequency divider, characterized in that, in order to increase synchronization accuracy, an elastic memory unit is inserted into the Negro, an elastic filling fixation unit 'memory, comparison unit, control unit' by reading and memory unit, the signal input of the elastic memory unit being combined with the input of the clock allocation unit, It is connected to the clock input of the elastic memory unit, to the control inputs of which are connected the output of the phase discriminator through the reading control unit and the output of the controlled generator, which is combined with the other input of the phase discriminator and the input of the frequency divider, the output of which is connected to the input elastic memory, the first output of which is connected to the first input of the comparison unit, the second output of which is connected to the second input of the filling lock elastic memory through the memory unit, and the output of the comparison unit is connected to the input of the control element. >>