SU1051685A1 - Voltage converter with multi-zone pulse modulation - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ С МНОГОЗОИНОЙ ИМПУЛЬСНОЙ МОДУЛЯЦИЕЙ , содержащий последовательно соединенные между собой по выходу регулируемые и нерегулируемые преобразовательные  чейки, причем нерегулируемые  чейки св заны с задающим генератором непосредственно, одна плавно регулируема   чейка через двухканальный фазосдвигающий.-. узел, а другие дискретно регулируемые  чейки - через одноканальные фазореверсирующие узлы, отличающийс  тем, что, с целью упрощени , повышени  надежности и расширени  функциональных возможноетей , он снабжен формирователем кода управл ющего сигнала, каждый канал двухканального фазосдвигающего узла содержит К-разр дный сумматор и логический злемент ИСКЛЮЧАЮЩЕЕ ИЛИ, оД ноканальный фазореверсирующий узел выполнен в виде логического элемента Иск;гОЧАЮ1ЦЕЕ или, а задающий генератор выполнен в виде последовательно соединенных задатчика частоты и (К+1)-разр дного двоичного счетчика, выход старшего разр да которого подключен к нерегулируекалм  чейкам и . первым объединенным входам всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вторые входы одноканальных фазореверсирующих узлов г Ь подключены к выходам старших раз-, р дов формировател  кода управл ющего сигнала, выходы его млгшших раз р дов подключены к первым суммирующим входам сумматоров, вторые входы которых подключены соответствен§ но к пр мым и инверсным выходам К разр дов двоичного счетчика, вхо,цы переноса предназначены дл  подачи уровн  логической единицы, выходы переноса подключены к зторам входам сл элементов ИСКЛЮЧАЮЩЕЕ ИЛИ двухканального фазосдвиггиощего узла. о 2. Преобразователь напр жени  по п.1,о тлич ающи йс   тем, 00 что в замкнутых системах регулировани  формирователь кода управл ющего сл сигнала выполнен в виде ангшого-цифрового преобразовател , вход которого предиазначен дл  под;ключени  к усилителю сигнгша ошибки.1. A VOLTAGE CONVERTER WITH A MULTIPLE PULSE MODULATION, containing regulated and unregulated converter cells serially connected in output, and the unregulated cells are connected to the master oscillator directly, one continuously adjustable cell through a two-channel phase-shifting phase. the node and other discretely adjustable cells through single-channel phase-reversing nodes, characterized in that, in order to simplify, increase reliability and expand functional capabilities, it is equipped with a control code generator, each channel of a two-channel phase-shifting node contains a K-bit totalizer and a logical The element is EXCLUSIVE OR, the single-channel phase-reversing node is made as a logical element of the lawsuit, the GOCHAYU1TSEE or, and the master oscillator is made in the form of serially connected sets ika frequency and (K + 1) -bit binary counter output MSB of which is connected to the cell and nereguliruekalm. the first combined inputs of all logical elements are EXCLUSIVE OR, the second inputs of single-channel phase-reverse nodes g b are connected to the outputs of the higher and lower ranges of the control code generator, the outputs of its half-digits are connected to the first summing inputs of adders, the second inputs of which are connected respectively § but to the direct and inverse outputs To the bits of the binary counter, the transfer inputs are designed to supply the level of a logical unit, the transfer outputs are connected to the inputs of the SLE elements YUCHAYUSCHEE fazosdviggioschego or dual-channel unit. o 2. The voltage converter according to claim 1, which is different in that, in closed control systems, the driver of the control-code-coding signal is in the form of an angular-digital converter, whose input is pre-assigned to the error signal from the amplifier.

Description

Изобретение относитс  к электро технике, в частности к преобразова нию и регулированию переменного и сто нного напр жений, и может найт применение, в глубоко регулируемых вторичных источниках электропитани усилител х мощности, амплитудных мо дул торах при высоких энергетически показател х с минимальными массой и габаритами. Известен преобразователь с программируемой формой выходного. на- пр жени , содержавши модул тор, вы сокочастотный трансформатор напр- жени , на вторичных обмотках котог рого пропорциональны весам двоичньЛх разр дов, коммутатор-квантователь, демодул тор и схему управлени  Cl3 . Однако такой-преобразователь не решает задачу воспроизведени  входного управл ющего сигнала. Известны преобразователи напр жени  с Многозонной импульсной модул цией , содержащие последовательн соединенные между собой по выходу регулируемые и нерегулируемые преобразовательные  чейки, причем нере гулируемые  чейки св заны с задающим генератором непосредственно, а регулируемые - через фазосдвигающие узлы и узлы управлени  ими. Кажда  регулируема   чейка ос5Т4ествл ет плавное ШИМ-регулирование в определенной зоне выходного напр жени  по методу однопол рной реверсивной модул ции, что позвол ет при суммировании ЭДС  чеек реализовать высококачественное воспроизведение на выходе входного управл ющего сигнала при высоком коэффициенте полезного действи  Г2 J. Недостатком таких устройств  вл етс  сложнай схема управлени , так как фазосдвигающие узлы всех преобразовательных  чеек выполнены двухканальными. Наиболее близким к предлагаемому по технической сущности  вл етс  пр образователь напр жени с многозонной импульсной модул цией, который также содержит последовательно соединенные между собой по выходу преобразовательные  чейки. Нерегулируемые  чейки св заны с задающим ге нератором. В одних регулируемых  чейках осуществл етс  плавное ШИМ регулирование и фазосдвиггиоище узлы выполнены по двухканальной схеме, в других - дискретное регулирование выходного напр жени . Фазосдвигаю цие узлы дискретных  чеек выполнены по Солее простой одноканальной схеме , однако в целом схема управлени  остаетс  сложной. Кроме того, такой преобразователь не предусматривает управление кодом ГЗТ, Цель изобретени  - упрощение устройства, повышение надежности и расширение лункциональных возможностей . Поставленна  цель достигаетс  тем, что преобразователь напр жени  с многозонной импульсной модул цией, содержащий последовательно соединенные между собой по выходу регулируемые и нерегулируемые преобразовательные  чейки, причем нерегулируемые  чейки-св заны с задающим генератором непосредственно, одна плавно . регулируема   чейка - через двухканальный фазосдвигающий узел, а другие дискретно регулируемые  чейки- - че- рез одноканальные фазореверсирующие УЗЛЫ, снабжен .формирователем кода управл ющего сигнала, канал двухкайального фазосдвигающего узла содержит К-разр дный сумиатор и логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, однока 1альный фазореверсирующий узел выполнен в виде логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а задающий генератор выполнен в виде последовательно соединенных задатчика частоты и (К+1)-разр дного двоичного счетчика, выход старшего разр да которого подключен к нерегулируемым  чейкам и первым объединенным входам всех логических элементов ИСКЛЮЧАЮГЦЕЕ ИЛИ, причем втоЕдле входы однокаиальных фазореверсйрующих узлов подключены . и выходам старших разр дов формировател  кода управл ющего сигнала, выходы его младших разр дов подключены соответственно к пр мым и ииверсным выходам К разр дов дэоичиого счетчика, входы переноса предназна чены дл  подачи уровн  логической единицы, выходы переноса подключены к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ двухканального фазосдЬигающего узла. В замкнутых системах регулировани  формирователь кода управл ющего сигнала выполнен в виде аналого-цифрового преобразовател , на виод кото рого подаетс  сигнал ошибки.. На фиг.1 приведена блок-схема преобразовател  напр жени  с многозонной импульсной модул цией; на фиг.2 и фиг.З - временные диаграммы , по сн ющие работу устройства. Преобразователь напр жени  с многозонной импульсной модул цией (фиг.1) содержит последовательно соединенные между собой нерегулируемые 1, плавно регулируемые 2 и дискретно регулируемые 3 преобразовательные  чейки, к выходу которых через фИльтр 4 подключена нагрузка 5, а к входу - источник 6 посто нного напр жени . Управл ющий вход нерегулируемых  чеек 1 св зан с задающим генератором 7, выполненным в виде последовательно включенных задатчика 8 частоты и (К+1)-разр дногоThe invention relates to electrical engineering, in particular, to the conversion and regulation of alternating and static voltages, and can be used in deeply controlled secondary power sources of power amplifiers, amplitude modulators with high energy indices with minimal mass and dimensions. A known converter with a programmable output form. the voltage contained in the modulator, the high-frequency voltage transformer, on the secondary windings of which is proportional to the weights of binary digits, the switch-quantizer, demodulator and control circuit Cl3. However, such a converter does not solve the problem of reproducing an input control signal. Voltage transducers with multi-zone pulse modulation are known, containing adjustable and unregulated converter cells connected in series along the output, the unregulated cells being connected to the master oscillator directly, and the adjustable ones via phase shifting and control nodes. Each adjustable cell contributes smooth PWM control in a certain zone of the output voltage using the unipolar reversal modulation method, which makes it possible to achieve high-quality reproduction at the output of the control signal at a high efficiency of G2 J when summing the EMF. This is a complex control scheme, since the phase-shifting nodes of all the converter cells are made two-channel. Closest to the proposed technical entity is a voltage generator with multi-band pulse modulation, which also contains converter cells serially interconnected in output. Unregulated cells are associated with the master oscillator. In some regulated cells, smooth PWM control and phase shifting are performed by the nodes made on a two-channel scheme, in others - discrete control of the output voltage. The phase shift of discrete-cell nodes is made according to a more simple single-channel scheme, however, in general, the control scheme remains complex. In addition, such a converter does not provide for the management of the HRT code. The purpose of the invention is to simplify the device, increase reliability and expand functional capabilities. This goal is achieved by the fact that a voltage transducer with multi-zone pulse modulation, containing successively interconnected in output adjustable and unregulated transducer cells, the unregulated cells being connected to the master oscillator directly, one smoothly. the adjustable cell, via a two-channel phase-shifting node, and other discretely adjustable cells, through single-channel phase-reversing knots, is equipped with a control signal code generator; made in the form of a logical element EXCLUSIVE OR, and the master oscillator is made in the form of serially connected frequency adjuster and (K + 1) -disable binary counter, the output is hundred Sheha discharge which is connected to unregulated cell and the first input of the combined logic elements ISKLYUCHAYUGTSEE OR, wherein vtoEdle inputs odnokaialnyh fazoreversyruyuschih nodes connected. and the high-order outputs of the shaper of the control signal code, the low-order outputs of the control signal are connected to the forward and secondary outputs, respectively. phase-shifting node. In closed control systems, the driver of the control signal code is made in the form of an analog-to-digital converter, to which the error signal is applied. Figure 1 shows a block diagram of a voltage converter with multi-zone pulse modulation; 2 and FIG. 3 are timing diagrams explaining the operation of the device. A voltage transducer with multi-zone pulse modulation (Fig. 1) contains unregulated 1, continuously adjustable 2 and 3 discretely adjustable 3 converter cells connected in series with each other, to the output of which through the filter 4 a load 5 is connected, and to the input - a source 6 of constant voltage wives The control input of the unregulated cells 1 is connected to the master oscillator 7, made in the form of a series-connected frequency adjuster 8 and (K + 1) -d discharge

двоичнаго счетчика 9. Управл ющие входы плавно регулируемой  чейки 2 подключены к задающему генератору 7 через двухканальный фазосдвигающий узел 10, содержащий К-разр дные сумматоры 11 и 12 .и логические эле менты ИСКЛЮЧАЩЕЕ ИЛИ 13 И 14. Управл ющие входы дискретно регулируемых  чеек 3 через одноканальные фаэореверсирующие узлы 15, выполненные на логических элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, подключены к выходам старших разр дов формировател  16 кода уп авл ющего сигнала. Выход старшего разр да счетчика 9 подключен к нерегулируемьм  чейкам 1 и первым объединенным входам всез4 логических элементов ИСКЛЮЧАЮЩЕЕ ИЛ 13-15, Первые суммирун цие входы сумматоровИ и 12 подключены к выходам младших разр дов формировател  .16 кода управл кзщего сигнала. Второй суммирующий вход одного суммтора 11 подключен к пр мым, другого сумматора 12 - к инверсным выходам К разр дов двоичного счетчика 9. Входы переноса сумматоров предназначены дл  подачи уровн  логической единицы, выходы переноса подключены к вторым входам логических элементов 13 и 14 двухканального фазосдвигакзщего узла 10.binary counter 9. The control inputs of the continuously adjustable cell 2 are connected to the master oscillator 7 via a two-channel phase-shifting node 10 containing K-bit adders 11 and 12 and logical elements EXCLUSIVE OR 13 and 14. The control inputs of the discretely adjustable cells 3 are through single-channel aero-reversing units 15, made on the logical elements EXCLUSIVE OR, are connected to the outputs of the higher bits of the driver of the 16 control code. The output of the high bit of counter 9 is connected to unregulated cell 1 and the first combined inputs of all elements EXCLUSIVE IL 13–15, the first summation inputs of the summers and 12 are connected to the outputs of the lower bits of the driver 16 of the control signal code. The second summing input of one adder 11 is connected to direct, another adder 12 - to inverse outputs To the bits of a binary counter 9. The transfer inputs of the adders are used to supply the level of the logical unit, the transfer outputs are connected to the second inputs of logic elements 13 and 14 of the two-channel phase-shifting node 10 .

На фиг.2 и 3 показаны временные диаграммы, по сн ющие работу устройства с двум  дискретно регулируемыми  чейками 3. ЭДС одной из них, получающей управление с выхода (К+1)-го разр да формировател  16, равна максимальному выходному напр жению плавно регулиру-емой  чейки 2, а другой, получающей управление с выхода старшего (к+2)-го-разр да формировател  16,.в два раза больше Диаграммы приведены дл  случа , когда в качестве формировател  кода управл ющего сигнала используетс  счетчик, на счетный вход которого подаютс  импульсы задатчика 8 частоты через делитель частоты на восемь.Figures 2 and 3 show timing diagrams explaining the operation of a device with two discretely adjustable cells 3. One of them, which receives control from the (K + 1) th output of the driver 16, is equal to the maximum output voltage - cell 2, and another one receiving control from the output of the higher (k + 2) -th bit of the driver 16,. twice as many diagrams are given for the case when a counter is used as a driver of the control signal code which impulses of the setting frequency 8 through the frequency divider by eight.

На диаграммах обозначены напр жение 17 задающего генератора 7 на выходе (К+1)-го разр да счетчика 9, форма напр жений на выходах двух старших разр дов 18 и 19 формировател  16 кода управл ющего сигнала, управл ющие сигналы 20 и 21 дискретно регулируемых  чеек 3, форма 22 напр жени  и выходе преобразовател  до фильтЬа 4, аналоговый эквивалент 23 кода управл ющего сигнала, аналоговый эквивалент 24 нарастающего кода развертки снимаемого с пр мых выходов К разр дов счетчика 9, аналоговый эквивалент 2 спадающего кода развертки, снимаемого с инверсных выходов К разр дов счетчика 9, напр жение 26 на выходе сумматора 11, напр жение 27 на выходе сумматора 12, форма сигналов 28 и 29 на выходах логических элементов 13 и 14, форма 30 выходного напр жени  плавно регулируемой силовой  чейки 2,The diagrams show the voltage 17 of the master oscillator 7 at the output (K + 1) of the counter 9, the form of the voltages at the outputs of the two most significant bits 18 and 19 of the driver 16 and the control signal 20 discretely adjustable cells 3, voltage form 22 and converter output up to filter 4, analog equivalent of 23 control signal codes, analog equivalent of 24 incremental sweep code taken from direct outputs K of counter 9 bits, analog equivalent of 2 descending sweep code, removed from inverse to moves K bits of the counter 9, the voltage at the output 26 of the adder 11, the voltage at the output 27 of the adder 12, the shape of the signals 28 and 29 at the outputs of gates 13 and 14, the form 30 output voltage continuously adjustable power cell 2,

Преобразователь работает следующим образом.The Converter operates as follows.

При счете импульсов задатчика 8 частоты на выходе старшего разр да When counting impulses of the setpoint frequency 8 at the output of the higher bit

0 счетчика 9 формируетс  напр жение задающего генератора 17, которое, управл    чейками 1, создает на выходе преобразовател  нерегулируемый уровень напр жени  Ug. На пр 5 мых и инверсных выходах К разр дов счетчика 9 формируютс  линейно нарастающий и линейно спадающий коды развертки, аналоговые эквиваленты которых дл  нагл дности приведены соответственно на эпюрах 24 и 25. С 0 of the counter 9, the voltage of the master oscillator 17 is generated, which, by the control cells 1, creates at the output of the converter an unregulated voltage level Ug. On the direct and inverse outputs K of the bits of counter 9, linearly increasing and linearly decreasing sweep codes are formed, the analogue equivalents of which are shown for diagrams respectively in plots 24 and 25. With

0 частотой в 8 раз меньшей формируетс  линейно нарастакн ий код на выходе , формировател  16, аналоговый эквивалент которого приведен на эпюре 23 а сигналы двух старших разр дов соот5 ветственно на эпюрах 18 и 19.0 with a frequency of 8 times smaller, a linearly incremental code is formed at the output, shaper 16, the analog equivalent of which is shown on plot 23 and the signals of the two most significant bits, respectively, on plot 18 and 19.

Сумматоры 11 и 12 выполн ют функции цифровых компараторов„ сравнива  коды развертки с кодом управл ющего сигнала. Единичные сигна0 лы 26 и 27 формируютс  на выходах сумматоров 11 и 12 в те интервалы времени, когда код развертки дополн ет код управл ющего сигнала до, единицы и логическа  , подан5 на  на вход переноса младшего разр да Рд, по вл етс  на выходе переноса старшего разр да сумматора. В течение этих временных интервалов логические элементы 13 и 14 осущест0 вл ют реверс фазы сигнала 17, формиру  на своих выходах импульсные последовательности 28 и 29.Adders 11 and 12 perform the functions of digital comparators by comparing the sweep codes with the code of the control signal. Unit signals 26 and 27 are formed at the outputs of the adders 11 and 12 at those intervals when the sweep code complements the control signal code, unit, and logical, fed 5 to the low-order transfer input Pd, appear at the high-end transfer output raz yes adder. During these time intervals, the logic elements 13 and 14 realize the reverse of the phase of the signal 17, forming pulse sequences 28 and 29 at their outputs.

Алгоритм управлени   чейкой 2 выбран таким, что в интервалы времени , когда импульсные после The control algorithm of cell 2 is chosen such that during the time intervals when the pulsed ones

5 довательности 28 и 29 синфазны между собой и с сигналом задающего гене ратора 17, ЭДС  чейки отрицательна (вычитаетс  из. нерегулируемого уройн  Up). В интервалы времени, ког0 да последовательности 28 и 29 синфазны между собой, но противофазны с сигналом 17, ЭДС  чейки положитель-. на (суммируетс  с нерегулируемым уровнем и.). Если последовательнос5 ти 28 и 29 противофазны, выходное напр жение  чейки равно нулю. При нарастании кода управл ющего сигнала гроисходит изменение скважности им 1ульсов 26   21 ч встречное переме0 щение по. фазе импульсных последовательностей 28 и 29. При этом в Интервале времени tp-t реализуетс  режим регулируемой вольтоотбйвки, в момент времени - сквозна  передача тока нагрузки без подключени .5 Codes 28 and 29 are in-phase with each other and with the signal of the master oscillator 17, the EMF of the cell is negative (subtracted from the unregulated U-Up). In the time intervals, when the sequences 28 and 29 are in phase with each other, but antiphase with signal 17, the EMF of the cell is positive. on (summed up with unregulated level and.). If the sequences 28 and 29 are out of phase, the output cell voltage is zero. With an increase in the code of the control signal, a change in the duty ratio of 1 pulses of 26–21 h counter movement along it occurs. phase of pulse sequences 28 and 29. At the same time, in the Time interval tp-t, a variable volt-blowout mode is realized, at the moment of time - through-transfer of the load current without connection.

5 ЭДС  чейки, в интервале времени . - режим регулируемой вольтодобавки . Таким образом, предлагаема  структура обеспечивает работу преобразовательной  чейки с однопол рной реверсивной модул цией подобную .работе  чейки с использованием аналоговой развертки с тем отличием, что изменение фазы сигналов 26-30 . происходит не плавно, а ск чкообраз но на величину, кратную дискрете фазы, определ емой разр дностью кода развертки. Фазореверсирующие узлы 15 осущес вл ют реверс фазы напр жени  задающего генератора 17 в течение интервалов времени, когда сигналы на выходах старших разр дов 18 и 19 форм ровател  16 имеют единичное значени формиру  на управл ющих входах дискретно регулируемых  чеек 3 импуль ные последовательности 20 и 21. Алгоритм управлени   чейками 3 такой, что если управл ющий сигнал 20 (21) синфазен с сигналом 17 задающего генератора, ЭДС  чейки отрицательна (вычитаетс  из-О), если сигнал 20 (21) и 17 противофазны - ЗДС  чей(и положительна (суммируетс  с t/o) . Та ким образом, уровн м логического О сигналов 18 и 19 соответствуе режим полной вольтоотбавки соответс вующих  чеек 3, уровн м логической Ч - режим полной вольтодобйвки. По сним формирование результирую щей импульсной последовательности 2 преобразовател . Момент ёремени i,g соответствует нулевому коду формиррвател  16, когда .напр жени , на йсех его выходах соответствует уров О. Все регулируню логического 3 наход тс  в режим емые  чейки 2 и полной вольтоотбавки (выходное напр жение равно CJ(j-4U, где U - ЭДС  чейки 2). В интервале времени .  чейка 2 осуществл ет плавное ШИМгрегулирование в двух зонах в соответствии с эпюрой 30, обеспечива  рост выходного напр жени  до уровн  . В момент времени ±2 п реключаетс  в режим вольтодобавки дискретно регулируема   чейка с ЭДС и (ее управл ющий сигнал 20), а  чейка 2 переходит в режим полной вольтоотбавки (код младших К-разр дов формиродател  16 снова становитс  нулевым), В интервале времени -tg -t плавное регулирование выходного напр жени  до уровн  (Jg осуществл етс  за счет  чейки 2. В момент времени tj на вольтодобавку переключаетс   чейка 3 с ЭДС 2 (ее управл кдаий сигнал 21), а  чейка 2 и  чейка 3 с ЭДС, равной Ъ, переход т в режим полной вольтоотбавки . С момента времени t обе  чейки 3 работают в режиме вольтодобавки , а момент времени 5 соответствует максимальной мощности в нагрузке, когда ЭДС всех  чеек 1-3 включены согласно.-Таким образом, при изменении кода управл ющего сигнала от нулевого до максимального значени  на выходе преобразовател  реализуетс  многозонна  импульсна  модул ци , при которой регулирование осуществл етс  в комплексе: по амплитуде дискретно по зонам (в данном примере реализуетс  8 зон) и плавно в каждой дискретной зоне с помощью т1ИМ. Функции формировател  16 кода может выполн ть АЦП (ана-лого-цифровой преобразователь). Таким образом, предлагаемое устройство может управл тьс  как аналоговым сигналом Uy, так и непосредственно его кодом, например,при подключении к ЭВМ, что расшир ет функциональные возможности преобразовател  по сравнению с известным. Схема управлени  значительно упрощена и выполнена на цифровых элементах, обладающих по сравнению с аналоговыми большей помехоустойчивостью и надежностью. Схема управлени  преобразователем может быть выполнена на интегральных микросхемах без настройки, Е1егулиров ки и применени  навесных элементов, что способствует серийной пригодности преобразовател . Применение дискретно регулируемых  чеек с выход-, ными напр жени ми, пропорциональными весам двоичных разр дов, уменьшает число  чеек при заданном качестве регулировани . При кодовом управлении трем  регулируемыми  чейками реализуетс  8, четырьм  - 16 зон регулировани , тогда как при обычном дл  реализации того же числа зон требуетс  соответственно 4 и 8 силовых  чеек.5 EMF cells, in the time interval. - Adjustable voltage boost mode. Thus, the proposed structure ensures the operation of a converter cell with unipolar reversal modulation of a similar cell operation using an analog sweep with the difference that the phase change of the signals is 26-30. does not occur smoothly, but is skagged by an amount that is a multiple of the phase discrete, which is determined by the scan code depth. Phase-reversing units 15 are realizing the reverse phase of the voltage of the master oscillator 17 during the time intervals when the signals at the outputs of the high-order bits 18 and 19 of the shaper 16 have a single value forming the control sequences of the discretely adjustable cells 3 and the pulse sequences 20 and 21. The cell control algorithm 3 is such that if the control signal 20 (21) is in phase with the signal 17 of the master oscillator, the EMF of the cell is negative (subtracted from O), if the signal is 20 (21) and 17 is antiphase — the PDS is (and is positive (summed with t / o). tak kim Thus, the levels of logic O of signals 18 and 19 correspond to the mode of full volt cancellation of the corresponding cells 3, the levels of logical H - the mode of full voltage booster. The result of the formation of the resulting pulse sequence 2 of the converter is shown. The moment i, g corresponds to the zero code of the generator 16 when The voltage at all of its outputs corresponds to the level of O. All regulators of logical 3 are in mode cells 2 and full volts (output voltage is CJ (j-4U, where U is cell voltage 2). In the time interval. Cell 2 performs a smooth PWM control in two zones in accordance with plot 30, ensuring that the output voltage rises to level. At the time of ± 2, the booster mode switches to a discretely adjustable cell with EMF and (its control signal is 20), and cell 2 switches to full volt mode (the code for the low-order bits of the driver 16 again becomes zero), In the time interval - tg -t is a gradual regulation of the output voltage to the level (Jg is carried out at the expense of cell 2. At time tj, cell 3 is switched from EMF 2 (its control signal 21), and cell 2 and cell 3 from EMF equal to b , switch to full volt mode. From time t both h The 3s operate in the booster mode, and time 5 corresponds to the maximum power in the load when the EMF of all cells 1–3 is turned on according to. Thus, when the control signal code changes from zero to the maximum value at the output of the converter, multiband pulse modulation in which the regulation is carried out in the complex: in amplitude discretely in zones (in this example, 8 zones are realized) and smoothly in each discrete zone with the help of T1IM. The functions of the code generator 16 may be performed by an A / D converter (analog-to-digital converter). Thus, the proposed device can be controlled both by an analog signal Uy and directly by its code, for example, when connected to a computer, which expands the functionality of the converter as compared to the known one. The control circuit is significantly simplified and implemented on digital elements, which have greater noise immunity and reliability compared to analog ones. The converter control circuit can be performed on integrated circuits without tuning, adjusting and using mounted elements, which contributes to the serial suitability of the converter. The use of discretely adjustable cells with output voltages proportional to the weights of binary digits reduces the number of cells for a given control quality. With the code control of three adjustable cells, 8 are implemented, four are 16 control zones, whereas with the usual number of zones, 4 and 8 power cells are required for the same number of zones.

:п:P

rjrj

////

//

/4//four/

ittto.ittto.

1Ф1F

1/ 1eleven

Eh:Eh:

фие.2FI.2

II

IlIl

1one

гg

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ С МНОГОЗОННОЙ ИМПУЛЬСНОЙ МОДУЛЯЦИЕЙ, содержащий последовательно соединенные между собой по выходу регулируемые и нерегулируемые преобразовательные ячейки, причем нерегулируемые ячейки связаны с задающим генёратором непосредственно, одна плавно регулируемая ячейка через двухканальный фазосдвигающий:.; узел, а другие дискретно регулируемые ячейки - через одноканальные фазореверсирующие узлы, отличающийся тем, что, с целью упрощения, повышения надежности и расширения функциональных йозможностей, он снабжен формирователем кода управляющего сигнала, каждый канал двухканального фазосдвигающего узла содержит К-разрядный сумматор и логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, ОДноканальный фазореверсирующий узел выполнен в виде логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а задающий генератор выполнен в виде последовательно соединенных задатчика частоты и (К+1)-разрядного двоичного счетчика, выход старшего разряда которого подключен к нерегулируемым ячейкам и первым объединенным входам всех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вторые входы одноканальных фазореверсирующих узлов подключены к выходам старших раз-, рядов формирователя кода управляющего сигнала, выходы его младших раз рядов подключены к первым суммирующим входам сумматоров, вторые входы которых подключены соответственно к прямым и инверсным выходам К разрядов двоичного счетчика, входы переноса предназначены для подачи уровня логической единицы, выходы переноса подключены к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ двухканального фазосдвигающего узла.1. A VOLTAGE CONVERTER WITH MULTI-ZONE PULSE MODULATION, containing adjustable and unregulated conversion cells connected in series with each other at the output, and unregulated cells connected directly to the master oscillator, one continuously adjustable cell through a two-channel phase-shifting:.; node, and other discretely adjustable cells through single-channel phase-reversing nodes, characterized in that, in order to simplify, increase reliability and expand functional capabilities, it is equipped with a control signal generator, each channel of a two-channel phase-shifting node contains a K-bit adder and an EXCLUSIVE logic element OR, A single-channel phase-reversing unit is made in the form of an EXCLUSIVE OR logic element, and the master oscillator is made in the form of a sequentially connected master clock outputs and (K + 1) -bit binary counter, the high-order output of which is connected to unregulated cells and the first combined inputs of all logical elements EXCLUSIVE OR, and the second inputs of single-channel phase-reversing nodes are connected to the outputs of the high-order, rows of the control signal generator, outputs its lower ranks are connected to the first summing inputs of the adders, the second inputs of which are connected respectively to direct and inverse outputs To the bits of the binary counter, the transfer inputs are intended To supply a logic-one level, transfer outputs are connected to second inputs of the exclusive OR elements bi-phase shifting unit. 2. Преобразователь напряжения по п. 1, о тлич ающи йс я тем что в замкнутых системах регулирования формирователь кода управляющего сигнала выполнен в виде аналого-цифрового преобразователя, вход которого предназначен для подключения к усилителю сигнала ошибки.2. The voltage converter according to claim 1, characterized in that in closed control systems the driver of the control signal code is made in the form of an analog-to-digital converter, the input of which is intended to be connected to an error signal amplifier. SU ж, 1051685SU w, 1051685