SU1050061A1 - Stabilized voltage converter - Google Patents

Abstract

СТАБИЛИЗИРОВАННЫЙ ПРЕ. ОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ, содер: жащий выходной выпр митель с фильтром, подключенный к трансформатору усилител  мощности, управл ющие переходы транзис-, торов которого соединены с выходами двух логических элементов И, при этом первые входы последних подключены к парафазным выходам триггера, счетным входом, подключенного к генератору тактовых импульсов, их вторые входы объединены и подключены к выходу узла защиты, а третьи, объединенные входы подключены к выходу триггера широтно-импульсного модул тора, Sвход которого подключен к выходу упом нутого генератора, тактовых импульсов, Rвход - к выходу компаратора, одним из входов подключенного к генератору линейно измен 1ющегос  напр жени , а также опорный -источник,, отличающийс  тем, что с целью .повыщенн  стабильности выходного напр жени  при резких изменени х напр жени  электроснабжени , в него введены пиковый детектор и управл емый ключ, при этом генератор линейно измен ющегос  на с: & пр жени  выполнен по схеме интегратора с сумматором на входе, первый из входов (Л которого подключен к выходу опорного источника , второй -к выходу выходного фильтра , третий - к выходу выпр мител  и входу пикового детектора, четвертый - к выходу последнего и выходу управл емого ключа , управл ющий вход которого подключен к выходу R-S триггера.STABILIZED PRE. VOLTAGE CREATOR, containing a filter output rectifier, connected to a power amplifier transformer, control transitions of transistors, whose tori are connected to the outputs of two logic elements AND, while the first inputs of the latter are connected to the paraphase outputs of the trigger, the counting input connected to the clock pulse generator, their second inputs are combined and connected to the output of the protection node, and the third, combined inputs are connected to the trigger output of a pulse-width modulator, whose input is connected to the output of the said generator, clock pulses, Rinput - to the output of the comparator, one of the inputs connected to the generator linearly varying voltage, and the reference source, characterized in that in order to increase the stability of the output voltage with sudden changes in voltage power supply, a peak detector and a control key are entered into it, and the generator is linearly variable with: & the yarn is made according to the integrator circuit with an adder on the input, the first of the inputs (which is connected to the output of the reference source, the second to the output of the output filter, the third to the output of the rectifier and the input of the peak detector, the fourth to the output of the last and key, the control input of which is connected to the RS output of the trigger.

Description

Изобретение относитс  к преобразовательной технике и может быть использовано при разработке источников вторичного питани  радиоэлектронной аппаратуры.The invention relates to converter equipment and can be used in the development of sources of secondary power for electronic equipment.

Известны стабилизированные преобразователи , содержащие усилитель, мощности с выходным трансформатором, выпр мителем и фильтром, управл ющие переходы которы подключены к узлу управлени , выполненного на логических элементах И, счетном триггере, широтно-импульсном модул торе (ШИМ) и генераторе тактовых импульсов 1, 2 и 3.Stabilized converters are known that contain an amplifier, powers with an output transformer, a rectifier, and a filter, whose control transitions are connected to a control unit made on AND gates, a counting trigger, a pulse-width modulator (PWM), and a clock pulse generator 1, 2 and 3.

Недостатком данных преобразователей  вл етс  низка  стабильность при резких изменени х входного напр жени  питани .The disadvantage of these converters is low stability with abrupt changes in the input supply voltage.

Наиболее близким к изобретению по технической сущности  вл етс  стабилизированный преобразователь, содержащий выходной выпр митель с фильтром, подключенный к трансформатору усилител  мощности, управл ющие переходы транзисторов которого подключены к выходам двух логических элементов И, при этом первые входы, послед них подключены к парафазным выходам триггера , счетным входом подключенного к генератору тактовых импульсов, их вторые входы объединены и подключены к выходу узла защить, а третьи объединенные входы подключены к выходу R-S триггера широтно-импульсного модул тора, S-вход которого подключен к выходу упом нутого генератора тактовых импульсов, R-вход - к выходу компаратора, одним из входов подключенным к генератору линейно измен ющегос  напр жени , а также опорный и ;точник 4.The closest to the invention to the technical essence is a stabilized converter containing an output rectifier with a filter connected to a transformer of a power amplifier, whose control transitions of transistors are connected to the outputs of two logical elements AND, with the first inputs, the latter connected to the paraphase outputs of the trigger , the counting input connected to the clock pulse generator, their second inputs are combined and connected to the output of the node to lock, and the third combined inputs are connected to the output The R-S trigger of the pulse-width modulator, whose S input is connected to the output of the said clock pulse generator, the R input to the comparator output, one of the inputs connected to the ramp voltage generator, and the reference and point 4.

Недостатком известного преобразовател  также  вл етс  низка  стабильность выходного напр жени  из-за применени  обратной св зи с выхода выходного фильтра,, так как ошибка выходного напр жени  в устройстве будет отработана только в последующих тактах из-за задержки, внесенной посто нной времени фильтра.A disadvantage of the known converter is also the low stability of the output voltage due to the application of feedback from the output of the output filter, since the error of the output voltage in the device will be worked out only in subsequent cycles due to the delay introduced by the constant filter time.

Цель изобретени  - повышение стабильности выходного напр жени  преобразовател  при резких изменени х напр жени  электроснабжени .,The purpose of the invention is to increase the stability of the output voltage of the converter during abrupt changes in the power supply voltage.

Поставленна  цель достигаетс  тем-, что стабилизированный преобразователь напр жени  содержащий выходной выпр митель с фильтром, подключенный к трансформатору усилител  мощности, управл ющие переходы транзисторов которого соединены с выходами двух логических элементов И, при этом первые входы последних подключены к парафазным выходам триггера, счетным входом подключенного к генератору тактовых импульсов, их вторые входы объединены и подключены к выходу узла защиты , а третьи объединенные входы подключены к выходу R-S триггера ширЬтноимпульсного модул тора, S-вход которогоThe goal is achieved by the fact that a stabilized voltage converter containing an output rectifier with a filter connected to a power amplifier transformer, the control transitions of transistors of which are connected to the outputs of two logical elements AND, the first inputs of the latter being connected to the paraphase outputs of the trigger, the counting input connected to the clock pulse generator, their second inputs are combined and connected to the output of the protection node, and the third combined inputs are connected to the RS output of the trigger width tnoimpulsnogo modulator, S-input of which

подключен к выходу упом нутого генератора тактовых импульсов, а R-вход - к выходу компаратора, одним из входов подключенного к генератору линейно измен ющегос  напр жени , а также опорный источник , введены пиковый детектор и управл емый ключ, при этом генератор линейно измен ющегос  напр жени  выполнен по схеме интегратора с сумматором на входе, первый из входов которого подключен кconnected to the output of the aforementioned clock generator, and the R input to the comparator output, one of the inputs of a linearly varying voltage connected to the generator, as well as a reference source, a peak detector and a control key, and a linearly varying voltage generator made according to the integrator circuit with an adder at the input, the first of whose inputs is connected to

выходу опорного источника, другой - к выходу выходного фильтра, третий - к выходу выпр мител  и входу пикового детектора , чётвертбш -- к выходу последнего и выходу управл емого ключа, управл ющий вход которого подключен к выходу триггера.the output of the reference source, the other to the output of the output filter, the third to the output of the rectifier and the input of the peak detector, the fourth quadrant to the output of the latter and the output of the control key, the control input of which is connected to the trigger output.

На фиг. 1 приведена структурна  схема стабилизированного преобразовател  напр жени ; на фиг. 2 и 3 - временные диаграммы, по сн ющие работу устройства. ,FIG. 1 shows a stabilized voltage converter; in fig. 2 and 3 are timing diagrams for the operation of the device. ,

0 Преобразователь содержит источник 1 электроснабжени  с фильтром 2, выходной выпр митель 3 с выходным фильтром 4,. под ключенный 1 выходным полуобмоткам 5 и 6 трансформатора 7, первичные полуобмоткй 8 и 9 которого подключены к транзисторам0 The converter contains a power supply source 1 with a filter 2, an output rectifier 3 with an output filter 4 ,. 1 connected output windings 5 and 6 of transformer 7, the primary semi-windings 8 and 9 of which are connected to transistors

5 10 и 11 усилител  мощности, при этом управл ющие переходы транзисторов через узел 12 согласовани  подключены к выходам двух логических элементов И 13 и 14, первые входы которых подключены к парафазным выходам счетного триггера 15, счетным входом соединенного с генератором 16 тактовых импульсов, вторые входы элементов И объединены и подключены к выходу узла 17 защиты, а их третьи объединенные входы соединены с выходом R-S триггера 18, S-вход которого подключен к выходу генератора тактовых импульсов, R-вход к выходу компаратора 19, входом подключенного к выходу интегратора 20 с сумматором 21 на входе, первый вход 22 которого подключен к выходу опорного источника5 10 and 11 of the power amplifier, while the control transitions of the transistors through the node 12 matching are connected to the outputs of two logic elements And 13 and 14, the first inputs of which are connected to the paraphase outputs of the counting trigger 15, the counting input connected to the generator 16 clock pulses, the second inputs And elements are combined and connected to the output of the protection node 17, and their third combined inputs are connected to the RS output of the trigger 18, the S input of which is connected to the output of the clock generator, the R input to the output of the comparator 19, the input connected foot to the integrator output 20 with an adder 21 at the input, the first input 22 of which is connected to the output of the reference source

0 23, второй вход 24 - к выходу выходного фильтра, третий вход 25 - к выходу, выпр мител  и входу пикового детектора 26, четвертый вход 27 - к выходу последнего и выходу управл емого ключа 28, управл ющий вход которого подключен к вы ходу R-S триггера 18.0 23, the second input 24 to the output of the output filter, the third input 25 to the output, rectifier and input of the peak detector 26, the fourth input 27 to the output of the last and the output of the control key 28, the control input of which is connected to the output RS trigger 18.

Преобразователь работает следующим образом .The Converter operates as follows.

Когда на суммирующий вход 22 интеграQ гора 20 (фиг. 1) поступает эталонное отрицательное посто нное напр жение с источника 23 опорного напр жени , конденсаторWhen the summing input 22 of the integraQ mount 20 (Fig. 1) receives the reference negative DC voltage from the source 23 of the reference voltage, the capacitor

интегратора зар жаетс  по пилообразному закону и на выходе интегратора 20 по вл етс  линейно воз-растающее положительноеthe integrator is charged according to the sawtooth law, and at the output of the integrator 20 a linearly increasing positive appears

5 напр жение (фиг. 36),. которое поступает на неинвертирующий вход компаратора 19, а с его выхода - на R-вход R-S триггера 18.5 voltage (fig. 36). which enters the non-inverting input of the comparator 19, and from its output - to the R-input of the R-S trigger 18.

Последовательность импульсов (фиг. За) с выхода генератора 16 синхроимпульсов поступает на вход счетного триггера 15. Парафазные выходы счетного триггера 15 (фиг. Зе, 3(3) устанавливают разрешающий положительный потенциал на входах схем 13 и 14 И. Синхроимпульс, поступающий на S-вход R-S триггера 18, переводит его в состо ние логической единицы (в состо ние логического нул  R-S триггер был переведен в предыдущем такте по R-входу. При этом на одном из выходов элементов И 13 или 14, в зависимости от наличи  разрещающего положительного потенциала на одной из qxeM 13 или 14 по витс  положительный потенциал, который без инверсии йррходнт через согласующий узел 12 и открывает, соответствующий из транзисторов 10 или 11 (фиг. 3j, 3u). По вившийс  при этом импульс тока через трансформатор 7 при водит к по влению выходного положительного импульса (фиг. 3k) на выходе выпр мител .The pulse sequence (Fig. 3a) from the generator output of 16 sync pulses is fed to the input of the counting trigger 15. Paraphase outputs of the counting trigger 15 (Fig. Ze, 3 (3) establish the resolving positive potential at the inputs of circuits 13 and 14 I. The sync pulse arriving at S - the RS input of the trigger 18 transfers it to the state of the logical unit (the RS trigger status was transferred to the logical zero state in the previous cycle by the R input. At the same time, at one of the outputs of the elements I 13 or 14, depending on the presence of the resolving positive potential on one of qxeM 13 or 14 leads to a positive potential, which, without inversion, is connected through the matching node 12 and opens, corresponding to the transistors 10 or 11 (Fig. 3j, 3u). The current pulse through the transformer 7 leads to the appearance of a positive pulse (Fig. 3k) at the output of rectifier.

Этот импульс поступает через вход 25 на вход интегратора 20 и заставл ет конденсатор интегратора разр жатьс , уменьЩа  напр жение на выходе интегратора (фиг. 2г). Интегратор сравнивает интегральное значение входного сигнала (площадь S|, входного сигнала на тактовом промежутке) с интегральным значением выходного импульса (площадь 5г выходного импульса на том же тактовом промежутке). Как только напр жение на выходе интегратора 20 достигнет нул  (площади входного и выходного сигналов равны), срабатывает компаратор 19 и по фронту импульса на его выходе переведет (по входу R) вьлход триггера 18 в нулевой потенциал. Этот нулевой потенциал через соответствующую схему И (13 или 14) и согласующий узел 12 выключит соответствующий транзистор 10 или И. При этом, естественно, прекращаетс  и импульс на выходе выпр мител  3.This pulse is fed through the input 25 to the input of the integrator 20 and causes the integrator capacitor to discharge, reducing the voltage at the integrator output (Fig. 2d). The integrator compares the integral value of the input signal (area S |, input signal on the clock interval) with the integral value of the output pulse (area 5g of the output pulse on the same clock interval). As soon as the voltage at the output of the integrator 20 reaches zero (the areas of the input and output signals are equal), the comparator 19 is triggered and transforms the trigger 18 to a zero potential along the pulse front at its output. This zero potential, through the corresponding circuit AND (13 or 14) and the matching node 12, turns off the corresponding transistor 10 or I. In this case, naturally, the pulse at the output of the rectifier 3 also stops.

Далее конденсатор интегратора 20 вновь начинает зар жатьс  (фиг. 2г), выходной сигнал интегратора переводит выход компаратора 19 в состо ние логической единицы . Процесс переключени  схемы в рас сматриваемом такте закончилс .Next, the capacitor of the integrator 20 starts charging again (Fig. 2d), the output signal of the integrator switches the output of the comparator 19 to the state of logical one. The circuit switching process in the considered clock is over.

Аналогично происходит работа схемы и в следующем такте, с той лищь разницей, что импульсы управлени  транзисторами 10 или И проход т через другую схему И. Схема 17 защиты запрещает прохождение импульсов управлени  на выход элементов И и, соответственно, на базы транзисторов 10 и 11 в случае аварии.Similarly, the circuit operates in the next cycle, with the only difference being that the control pulses of transistors 10 or I pass through another circuit I. case of an accident.

Увеличение стабильности выходного напр жени  достигаетс  за счет того, что в предлагаемом устройстве за счет наличи  обратной св зи с выхода выпр мител  сигнал рассогласовани  (или ошибки) отрабатываетс  в том же такте, когда он возник . Предположим, что напр жение питани  стабилизированного преобразовател  напр жени  изменилось на +Е (фиг. 26). Положим , что напр жение изменилось до прихода тактового импульса, включающего силовые транзисторы. При этом конденсатор интегратора, зар жаетс  от опорного источника (фиг. 2а) и с приходом тактового им0 пульса (фиг. 20) напр жение обратной св зи с выхода выпр мител  поступает на суммирующий вход 25 интегратора 20 и разр жает конденсатор. При этом, чем выше напр жение 4-Е,.тем быстрее разр дитс  конденсатор и быстрее окончитс  импульсAn increase in the output voltage stability is achieved due to the fact that in the proposed device, due to the presence of feedback from the output of the rectifier, the error signal (or error) is processed in the same clock cycle when it occurred. Suppose that the voltage of the stabilized voltage converter has changed to + E (Fig. 26). Let us assume that the voltage has changed before the arrival of a clock pulse including the power transistors. In this case, the integrator capacitor, is charged from the reference source (Fig. 2a) and with the arrival of the clock pulse (Fig. 20), the feedback voltage from the rectifier output goes to the summing input 25 of the integrator 20 and discharges the capacitor. In this case, the higher the voltage 4-E, the faster the capacitor discharges and the pulse

на выходе преобразовател . При этом интег ратор сравнивает площади входного (S) и выходного ($г) напр жени  на тактовом промежутке. Таким образом, ощибка после выпр мител  3 до фильтра 4 отсутствует.output converter. In this case, the integrator compares the input (S) and output ($ g) voltage areas over the clock interval. Thus, the error after rectifier 3 to filter 4 is missing.

0 Пусть напр жение изменилось на -ЬЕ.1 в момент, когда на выходе имеетс  силовой импульс. В этом случае, поскольку интегратор работает непрерывно, напр жение, поступающее на его вход с выхода выпр мител  до фильтра, заставит конденсатор ин5 тегратора быстрее разр дитьс , что в свою очередь приведет к полной компенсации оши бки . Таким образом, ошибка на выходе фильтра 4 всегда будет отсутст вовать.0 Let the voltage change to -ЕЕ.1 at the moment when there is a power pulse at the output. In this case, since the integrator runs continuously, the voltage supplied to its input from the output of the rectifier to the filter will cause the capacitor of the integrator to discharge faster, which in turn will lead to complete compensation of the error. Thus, an error at the output of filter 4 will always be missing.

/ /

Однако использование одной описаннойHowever, the use of the one described

обратной .св зи оказываетс  недостаточным. При больших длительност х импульса управлени  происходит скалывание импульса на выходе трансформатора 7 и, естественно , на выходе выпр мител  3. Это может привести к тому, что импульс на выходе выпр мител  за счет скалывани  закончитс  раньше, чем разр дитс  до нул  конденсатор интегратора. Т.е. входной сигнал управлени  не будет отработан выходным импульсом . В этом случае, за счет входного сиг0 нала выход интегратора 20 будет все врем  находитьс  в области положительных напр жений , триггер 18 несмотр  на наличие на входе тактовых синхроимпульсов перебрасыватьс  не будет, следовательно будет остановлен и процесс переключени  выходных feedback is insufficient. With large control pulse durations, a pulse is broken at the output of the transformer 7 and, naturally, at the output of rectifier 3. This can cause the pulse at the output of the rectifier due to chipping to terminate before the integrator capacitor discharges to zero. Those. control input will not be processed by the output pulse. In this case, due to the input signal, the output of the integrator 20 will always be in the area of positive voltages, trigger 18, despite the presence of clock sync pulses at the input, will not be transferred, therefore, the output switching process will be stopped.

транзисторов 10 и 11. этого не произошло в схему введены пиковый детектор 26 и управл емый ключ 28. Амплитуда сигнала на выходе пикового детектора 26 соответствует максимальной амплитуде на выт . ходе выпр мител  3 и будет сохран ть свою «i величину до окончани  импульса на выходе выпр мител , т.е. до достижени  на выходе интегратора 20 нулевого потенциала и срабатывани  компаратора 19, выключени  триггера 18. Своим спадом импульс с выходаthe transistors 10 and 11. This did not happen. A peak detector 26 and a control key 28 were introduced into the circuit. The signal amplitude at the output of the peak detector 26 corresponds to the maximum amplitude on the co. during rectifier 3 and will keep its i value until the end of the pulse at the output of the rectifier, i.e. until the potential of the integrator 20 reaches a zero potential and the comparator 19 is triggered, the trigger 18 is turned off. Its decay impulses from the output

5 триггера 18 выключает управл емый ключ 28 и сбрасывает выход пикового детектора 26 на ноль. С приходом следующего тактового импульса управл емый ключ 28 размыкаетс , пиковый детектор 26 подготовлен к работе в следующем такте.5, trigger 18 turns off control key 28 and resets the output of peak detector 26 to zero. With the arrival of the next clock pulse, the control key 28 is opened, the peak detector 26 is prepared for operation in the next clock cycle.

Применение обоих дополнительных обратных св зей обеспечивает высокую стабильность выходного напр жени  при резких изменени х напр жени  питани  или при резкой смене входного управл ющего напр жени  и обеспечивает надежную работу устройства в широких пределах изменени  управл ющего сигнала.The use of both additional feedbacks ensures a high stability of the output voltage in case of abrupt changes in the supply voltage or an abrupt change in the input control voltage and ensures reliable operation of the device over a wide range of variation of the control signal.

ВымдOut

Фиг.ЗFig.Z

tt

t tt t

t t tt t t

tt

Claims (1)

' СТАБИЛИЗИРОВАННЫЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ, содержащий выходной выпрямитель с фильтром, подключенный к трансформатору усилителя мощности, управляющие переходы транзисторов которого соединены с выходами двух логических элементов И, при этом первые входы последних подключены к парафазным выходам триггера, счетным входом, подключенного к генератору тактовых импульсов, их вторые входы объединены и подключены к выходу узла защиты, а третьи,объединенные входы подключены к выходу R-_S триггера широтно-импульсного модулятора, S- . вход которого подключен к выходу упомянутого генератора, тактовых импульсов, Rвход — к выходу компаратора, одним из входов подключенного к генератору линейно изменяющегося напряжения, а также опорный источник,, отличающийся тем, что с целью повышения стабильности выходного напряжения при резких изменениях напряжения электроснабжения, в него введены пиковый детектор и управляемый ключ, при этом генератор линейно изменяющегося на _Q пряжения выполнен по схеме интегратора с S сумматором на входе, первый из входов которого подключен к выходу опорного ис- jwl точника, второй — к выходу выходного фильтра, третий — к выходу выпрямителя и вхо- 1^»· ду пикового детёктора, четвертый — к вы- _а ходу последнего и выходу управляемого клю- “ ча, управляющий вход которого подключен к выходу R-S триггера.'' A STABILIZED VOLTAGE CONVERTER containing an output rectifier with a filter connected to a transformer of a power amplifier, the control transitions of the transistors of which are connected to the outputs of two logical elements AND, while the first inputs of the latter are connected to the paraphase outputs of the trigger, a counting input connected to a clock pulse generator, their the second inputs are combined and connected to the output of the protection node, and the third, combined inputs are connected to the output of the R-_S trigger pulse-width modulator, S-. the input of which is connected to the output of the aforementioned generator, clock pulses, Rinput - to the output of the comparator, one of the inputs of a linearly varying voltage connected to the generator, as well as a reference source, characterized in that in order to increase the stability of the output voltage during sudden changes in the supply voltage, a peak detector and a controlled key were introduced to it, while the generator of voltage linearly varying by _{Q is} made according to the integrator circuit with an S adder at the input, the first of which inputs are connected to the output used jwl reference source of the second - to the output of the filter output, the third - to the output of the rectifier and vho- 1 ^ "· dy peak detoktora, fourth - You are a _well to move the latter and the exit managed License keys" tea, which is connected to the control input RS trigger output.