SU1043733A1 - Device generating arcs and vectors on television receiver screen - Google Patents

Abstract

ГЕНЕРАТОР ДУГ И ВЕКТОРОВ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ПРИЕМНИКА, содержащий последовательно соединениые блок пам ти, первый регистр, первый сумматор,второй регистр, вто- ; рой сумматор.и третий регистр, выход которого соединен с вторым входом второго сумматора, первый вход которого соединен с втора  входом . первого сумматора, первый счетчик, выход которого соединен с первым входом первой и второй схем сравнени , выходы которых соединены с входами формировател  импульсов подсве-гта , выход которого соединен с входом видеоусилител , выход которого соединен с одним из входов телевизионного приемника, другой аход которого соединен с первым выходом синхрогенератора , второй выход которого соединен с входом первого счетчика,-а третий выход - с входом второго счетчика, выход которого соединен с первым входом третьей и четвертойсхем сравнени , второй вход четвер ТОЙ схемы сравнени  соединен с выходом четвертого регистра, первый . вход которого соединен с вторьм выходом блока пам ти, третий выход которого соединен с вторым входом второго регистра, о т л и ч а ю-. щ и и с   тем, что, с целью увеличени  объема информации, отображаемой на телевизионном экране за один кадр, в него введены п тый, шестой, седьмой и восьмой регистры, третий счетчик, первый и второй дешифраторы и инвертор, выход которого соединен с первыми входами п того и шестого Регистров, вторые входы которых соединены соответственно с выходом третьего регистра и выходом второго сумматора, а выходы п того и шестого.регистров соединены соответственно с первыми входами седьмого и восьмого регистров, вто (Л рые входы КОТОРЫХ соединены с выходом первого дешифратора, а выходы соединены соответственно со вторыми входами первой и второй схем сравнени , выход первого дешифратора соединен с входом инвертора, с вторым входом четвертого регистра и первым входом третьего счетчика, второй вход которого соединен с 4 четвертым выходом блока пам ти, вы00 ход третьего счетчика соединен с вторым входом третьей схемы ; ни , выход которой.соединен с первым 00 входом второго, дешифратора, второй 00 и третий входил которого соединена/ ; соответственно с выходом четвертой схемы сравнени  и вторым выходом синхрсгенератора, выход второго де-. шифратора соединен с третьим входом TpeTbei o счетчика, вторым входом первого регистра, третьим входом второго регистра и вторым входом третьего регистра.ARC GENERATOR AND VECTORS ON THE TELEVISION RECEIVER SCREEN, containing in series the memory block, the first register, the first adder, the second register, and the second; a swarm of an adder. and a third register, the output of which is connected to the second input of the second adder, the first input of which is connected to the second input. the first adder, the first counter, the output of which is connected to the first input of the first and second comparison circuits, the outputs of which are connected to the inputs of the lighting generator of the lighting, the output of which is connected to the input of the video amplifier, the output of which is connected to one of the inputs of the television receiver, the other of which is connected with the first output of the synchronous generator, the second output of which is connected to the input of the first counter, and the third output to the input of the second counter, the output of which is connected to the first input of the third and fourth circuit of the comparison The second input of the fourth TOI comparison circuit is connected to the output of the fourth register, the first. the input of which is connected to the second output of the memory unit, the third output of which is connected to the second input of the second register, which is connected to the second. y and with the fact that, in order to increase the amount of information displayed on a television screen in one frame, the fifth, sixth, seventh and eighth registers are entered in it, the third counter, the first and second decoders and inverter, the output of which is connected to the first the inputs of the fifth and sixth registers, the second inputs of which are connected respectively to the output of the third register and the output of the second adder, and the outputs of the fifth and sixth registers are connected respectively to the first inputs of the seventh and eighth registers, second (LY inputs which are connected with the output of the first decoder, and the outputs are connected respectively to the second inputs of the first and second comparison circuits, the output of the first decoder is connected to the input of the inverter, to the second input of the fourth register and the first input of the third counter, the second input of which is connected to the 4th fourth output of the memory block the stroke of the third counter is connected to the second input of the third circuit; nor, the output of which is connected to the first 00 input of the second, the decoder, the second 00 and the third one which is connected /; respectively, with the output of the fourth comparison circuit and the second output of the sync generator, the output of the second de-. the encoder is connected to the third input TpeTbei o of the counter, the second input of the first register, the third input of the second register and the second input of the third register.

Description

Изобретение относитс  к вычислительной техника и может быть использовано в устройствах вывода графических данных, поступающих из ЭВМ; на экран телевизионного приемника.The invention relates to computing and can be used in devices for displaying graphical data from a computer; on the screen of the television receiver.

Известно устройство дл  генерации графической информации на телевизионном приемнике, содержащее видеоусилитель , телевизионный приемник, синхрогенератор, счетчики горизонтгшьных и вертикальных позиций, регистр линейных приращений, сумматор, формирователь сигнала подсвета и другие узлы f| . .A device for generating graphic information on a television receiver is known, comprising a video amplifier, a television receiver, a clock generator, horizontal and vertical position counters, a linear increment register, an adder, a backlight driver, and other nodes f | . .

Недостатком устройства  вл етс  то, чтр с его помощью можно отображать на телевизионном экране только вектора.The drawback of the device is that with its help only vector can be displayed on a television screen.

Наиболее близким по те}снической сущности к предлагаемому  вл етс  генератор дуг и векторов, содержащий счетчик позиций по координате у, св занный с первым и вторым блоками сравнени  и синхрогенераторбм, подключенным к телевизионному приемнику , счетчик позиций по координате х, св занный с синхрогенератором, третьим и четвертым узлами сравнени , подключенными к формирователю сигналов подсвета, который св зан с видеоусилителем , подключенным к телевизионному приемнику, регистры кодов координаты у начала у и конца у, вектора, подключенные к блоку пам ти (буферному запоминающему устройству ) , синхрогенератору, первому и второму узлам сравнени  соответственно , св занным с узлом управлени , регистр кода линейных приращений, св занный с блоке пам ти, синхрогенератором , регистр кода координаты X начальной точки вектора Хд, соединенный с узлом управлени , блоком пам ти, синхрогенератором, третьим узлом сравнени , регистр кода квадратичных приращений, св  занный с блоком пам ти, синхрогенератором , комбинационный сумматор квадратичных приращений, св занный с регистром квадратичных приращений , регистром линейных приращений по входу к выходу, узлом управлени  синхрогенератором, формирователем сигналов подсвета, комбинационный .сумматор линейных приращений, св занный с регистром линейных прираще иЛ , регистром кода координаты х начальной точки вектора хд по входу и выходу, четвертым блоком сравнени  2J .The closest in essence} of the proposed entity is the generator of arcs and vectors containing a position counter along the y coordinate associated with the first and second comparison blocks and a sync generator connected to the television receiver, a position counter along the x coordinate associated with the sync generator, the third and fourth comparison nodes connected to the backlight shaper, which is connected to the video amplifier connected to the television receiver, the registers of the coordinate codes at the beginning at and the end of the y, vector, plug data to the memory unit (buffer memory), the sync generator, the first and second comparison nodes, respectively, associated with the control node, the linear increment code register associated with the memory block, the sync generator, the X coordinate code of the starting point of the vector Xd, connected a control node, a memory unit, a sync generator, a third comparison node, a quadratic increment code register associated with the memory block, a sync generator, a quadratic increment combination combiner associated with the register vertical increments, linear increments register on input to output, synchro generator control unit, backlight generator, linear increment combinator associated with linear incremental register, input code on x coordinate of the initial point of vector xd on input and output, by the fourth unit of comparison 2J .

Недостатком известного устройства  вл етс ., то, что оно за один кадр . может воспроизвести лишь изобретение одной дуги.A disadvantage of the known device is that it is in one frame. can only reproduce the invention of one arc.

Целью изобретени   вл етс  увеличение объема информации, отображаемой на телевизионном экране за один кадр.The aim of the invention is to increase the amount of information displayed on a television screen in one frame.

Поставленна  цель достигаетс  тем что в генератор дуг и векторов, содержащий последовательно соединенные блок пам ти, первый регистр., первый сумматор, второй регистр, второй сумматор и третий регистр, выход которого соединен с вторым входом , второго сумматора, первый вход которого соединен с вторым входом перво; го сумматора, первый счетчик, выход которого соединен с первым входом первой и второй схем сравнени , выходы которых соединены с входами формировател  импульсов подсвета, выход которого соединен с входом видеоусилител , выход которого соединен с одним из входов телевизионного приемника, другой вход которого соединен с первым ВЫХОДОМ синхрогенератора , второй выход которого соединен с входом первого счетчика, а третий выход - с входом второго счетчика, . выход которого соединен с первым входом третьей и четвертой схем сравнени , второй вход четвертой схемы, сравнени  соединен с выходом четвертого регистра, первый вход которого соединен с вторым выходом бло.ка пам ти, третий выход которого Соединен с вторым входом второго регистра , введены п тый, шестой, седьмой и восьмой регистры, третий счетчик , первый и второй дешифратйры и инвертор, выход которого соединен с первыми входами п того и шестого регистров , вторые входы которых соединены соответственно с выходом третьего регистра и выходом второго сумматора , а выходы п того и шестого регистров соединены соответственно с первыми входами седьмого и восьмого регистров вторые входа кото- ; рых соединены с выходом первого дешифратора , а выходы соединены соответственно со вторыми входами первой и второй схем сравнени , выход .первого дешифратора соединен с входом инвертора,с вторым входом четвертого регистра и первым входом третьего счетчика, второй вход которого соединен с четвертым выходом блока пам ти, выход третьего счетчика соединен с вторым входом третьей схемы сравнени , выход которой соединен с первьм входом второго дешифратора, второй и третий входы которого соединены соответственно с выходом четвертой схемы сравнени  и вторым выходом синхрогенератора, выход втоporot дешифратора соединен с третьим входом третьего счётчика, вторым входом первого регистра, третьим входом второго регистра и вторым входом третьего регистра.The goal is achieved by the fact that the generator of arcs and vectors containing serially connected memory block, the first register, the first adder, the second register, the second adder and the third register, the output of which is connected to the second input, the second adder, the first input of which is connected to the second entrance first; adder, the first counter, the output of which is connected to the first input of the first and second comparison circuits, the outputs of which are connected to the inputs of the backlight pulse former, the output of which is connected to the input of the video amplifier, the output of which is connected to one of the inputs of the television receiver, the other input is connected to the first The output of the synchronous generator, the second output of which is connected to the input of the first counter, and the third output - to the input of the second counter,. the output of which is connected to the first input of the third and fourth comparison circuits, the second input of the fourth circuit, the comparison is connected to the output of the fourth register, the first input of which is connected to the second output of the memory block, the third output of which is connected to the second input of the second register, the fifth sixth, seventh and eighth registers, the third counter, the first and second decoder and inverter, the output of which is connected to the first inputs of the fifth and sixth registers, the second inputs of which are connected respectively to the output of the third register and output ohm second adder, and the outputs of the fifth and sixth registers are connected respectively with the first inputs of the seventh and eighth registers, the second input of which; are connected to the output of the first decoder, and the outputs are connected respectively to the second inputs of the first and second comparison circuits, the output of the first decoder is connected to the input of the inverter, to the second input of the fourth register and the first input of the third counter, the second input of which is connected to the fourth output of the memory block , the output of the third counter is connected to the second input of the third comparison circuit, the output of which is connected to the first input of the second decoder, the second and third inputs of which are connected respectively to the output of the fourth circuit and comparing the second output clock, yield vtoporot decoder coupled to the third input of the third counter, the second input of the first register, the third input of the second register and a second input of the third register.

На чертеже представлена функциональна  схема устройства.The drawing shows the functional diagram of the device.

Устройство содержит счетчик 1 позиций по координате у, схему 2 сравнени , дешифратор 3, схему 4 сравне ни , счетчик 5 текущей координ ч отрезка дуги, регистр 6 кода координаты у конечной точки вектора Уц , .блок 7 пам ти, регистр 8 кода квадратичных приращений ±ix, сумматор 9 квадратичных приращений, регистр 10 кода линейных приращений +ДХ, сумматор 11 линейных приращеНИИ , регистр 12 кода координаты х начальной точки отрезка дуги Хд, схему 13 сравнени , схему 14 сравне ни , счетчик 15 позиций по координа те X, формирователь 16 импульса подсвета, видеоусилитель 17, телевизионный приёмник 18, синхрогенератор 19, регистр 20 кода текущей координаты х, регистр 21 кода текущей координаты х, регистр 22 кода текущей координаты х регистр 23 кода текущей координаты х{44/ дешифратор 24, инвертор 2 Генератор дуг и векторов работае следующим образом. Воспроизведение изображени  на телевизионном экране с помощью пред . лагаемого устройства целесообразно производить при делении телевизионного растра на  чейки путем наложени  на него сетки с квадратными  чейками. Кадр изображени  делитс  на фрагменты, ограниченные раз мерами  чеек налагаемой сетки, ив каждый момент времени изображение формируетс  в той  чейке, которуюпересекает текуща  телевизионна  строка. Устройство отображает одну дугу внутри каждой  чейки. Если дуга превышает размер  чейки, то она делитс  с.помощью ЭВМ на отрезки , целиком лежащие внутри соответствующих  чеек. Размер  чейки сетки делени  исчисл етс  по горизонтали количеством дискретов телевизионного растра, по вертикали - количеств телевизионных строк. Функционально устройство разделе но на два блока, работающих параллельно . Первый блок рассчитывает значени  координат х и отрезка дуги на текущей телевизионной строке. Второй блок по данным, пойт пившим из первого блока, формирует импульс подсвета текущей телеви зионной строки. Синхрргенератор 19 вырабатывает строчные и кадровые синхроимпульсы, поступающие на синхровход телевизит онного приемника, и импульсы счетной частоты. Строчные импульсы пост пают 1йа вход счетчика 1 позиций, по координате у, просчитываквдего телевизионные строки, составл ющие.одну макростроку. Макрострока соответствует вертикальному делению кадра изображени  и определ ют один горизонтальный р д  чеек. При переходе к следующей макростроке счет в счетчике 1 начинаетс  с нулевого кода. Счетные импульсы, период которых равен длительности дискрета телевизионного растра, поступают на вход счетчика 15 позиций по координате х, просчитывающего дискреты, число которых определ ет размер  чейки по горизонтали. При переходе к следующей  чейке счет начинаетс  с нулевого кода. Импульс Запись формируетс  дешифратором 2-4 как произведение счетных импульсов и импульсов со всех разр дов счетчика дискретов. По импульсу Запись во входные регистры блока расчета промежуточных точек переписываютс  следующие данные: код координат Хо начальной точки отрезка дуги - в регистр 12; код координаты уд начальной точки отрезка дуги - в счетчик 5; код координаты конечной точки отрезка дуги - в регистр 6; код линейного приращени  координаты х+дх - в регистр 10; код квадратичного приращени  координаты - в регистр 8. С выходов регистра 10 код Дх поступает на входы сумматора 9, на другие входы которого из регистра 8 поступает код . На выходе сумматора 9 устанавливаетс  код, равный алгебраической сумме приращений. Код Хд с выходов регистра 12 поступает на первые входы сумматора 11. Коды- Уд и У| сравниваютс  с кодом счетчика 1 соответственно схемой 2 и схемой 4 сравнени . Схема 2 сравнени  При наличии ситуации у у формирует на выходе нулевой потен- , циал. В случае Уд у. на выходе узла формируетс  единичный потенциал. Схема 4 сравнени  при наличии Ситуации у S у формирует нулевой потенциал , а в случае Ук УТС единичный . Выходы схем 2 и 4 сравнени  соединены с входами дешифратора 3, на другой вход которого поступают счетные импульсы. Импульс Сложение поступает на счетный вход счетчика 5 текущей координаты и добавл ет единицу к коду у. Код . Уд + 1 сравниваетс  с коДом у . В случае у .г yg + .( на выходе схемы 2 сравнени  форглируетс  нулевой потенциал и формирование импульсов Сложение заканчиваетс . В случае У.| 5 УТС формируетс  единичный потенциал и на выходе дешифратора 3 формируетс  второй импульс Сложение, и т.д. В процессе пересчета код в счетчике 5 текущей координаты ста--новйтс  равным коду в счетчике 1 что  вл етс  признаком окончани  работы первого блока. Количество импульсов Сложение определ етс  первоначальным соотношением кодов Уо и УТС По первому импульсу Сложезние сумма приращений переписы- . ваетс  в регистр 10, поступает на собственные входы и на входы сумма тора 11, где в результате сложени  с KojjpM Хд устанавливаетс  сумма , а на выходе сумматора 9 в результате сложени  с содержимым регистра 8 устанавливаетс  сумма приращений . В регистры 20 и 21 парафазньвл кодом переписываютс соответственно коды х и По второму импульсу Сложение сумма кодов регистра 10 и регистра 12, сформированна  сумматором 11, равна KO , а на сумматоре формируетс  сумма приращений дл  третье О сложени  . В регистр 12 переписываетс  предыдущий результат сложени  . В ре.гистры 20 и 21 парафаэио переписыв ютс  коды соответственно х 2дх-3д с. Таким образом, по п-у импульсу Сложение на сумматоре Ф .подготавливаетс  сумма приращений дл  П+1-ГО сложени  -ix-(П+1) дх, а на сумматоре 11 результат п-го сложани  составл ет { i Хо+(йХ+ -|-) П + -|- П в регистр 12 переписываетс  результат п-1-го сложени . В регистрах 20 и 21 соответственно записываютс  результаты п-1 и п-го сложений . ИмпульО Запись поступает tf управл ющие входы регистров 20 и 21 дл  запрещени  смены информации в этих регистрах на врем  длительност импульса .3апись. По импульсу Запись во входн регистры 22 и 23 блока фо{Й ироваии  импульса подсвета записываетс  результат расчета текущих координа X, и Х44, полученный за врем  развертки телевизионной строки в пред дущей  чейке, соответственно суммы 4Я--;г-|« ( дх.){,-и).чи. XQ-I-UX С выходов регистров 22 и 23 коды поступают соответственно на схемы 13 и 14 сравнени , на другие входы которых поступает код с выходЬв счетчика 15 дискретов, осуществл ющего временную развертку полученных в результате расчета первым блоком данных . Схемы 13 и 14 сравнивают коды поразр дно. Таким образе, при равенства кодов X, и с кодом счетчика 15Дискретов на выходах х;хем 22 и 23 сравнени  по витс  импульс. Первой выработает импульс та схема, на которую поступил Меньший из двух кодов. Геометрически первый импульс равенства определ ет положение дискрета , на котором начинаетс  импульс подсвета телевизионной строки, второй - положение дискрета, на котором заканчиваетс  импульс подсвета. №«пульсы поступают на входы формировател  16 импульса подсвета, на выходе которого формиру;етсй импульс подсвета длительностью, определ емой разностью кодов Xj и х,. Имцульс подсвета через видеоусилитель 16 поступает на вход телевизионного приемника 19. Предлагаемый генератор дуг и векторов иа экране телевизионного приемника отличаетс  от известного тем, что позвол ет увеличть объем отображаемой за один кадр информации. Число отображаемых за один кадр отрезков дуг равно числу  чеек в .иакла ыва юй на. телевизионный растр сетке.При размере  чейки, равнсм п телевизионных строк на п дискретов телевизионного растра, д искретов в строке М и числе телевизионных строк Z в кадре, число отрезков дуг К определ етс  по формуле В св зи с этим расшир ютс  возможности устройства дл  отображени  более сложных и насыщенных детал ми объектов, «еньшаетс  объем требуемого оборудовани  в системе отображени  информации в целом, что приводит к более широкому использованию предлагаемого устройства.The device contains 1 position counter on y coordinate, comparison circuit 2, decoder 3, circuit 4 compared, counter 5 current coordinate of the arc segment, register 6 of the coordinate code at the end point of the vector Yc, memory block 7, register 8 of the quadratic increment code ± ix, adder 9 quadratic increments, register 10 of the code of linear increments + HF, adder 11 linear increments, register 12 of the coordinate code x of the starting point of the arc segment Xd, comparison circuit 13, comparison circuit 14, counter 15 positions along the X coordinate, driver 16 pulse backlight, video amplified 17, television receiver 18, clock generator 19, register 20 of the current coordinate code x, register 21 of the current coordinate code x, register 22 of the current coordinate code x register 23 code of the current coordinate x {44 / decoder 24, inverter 2 Generator of arcs and vectors next in a way. Reproduction of the image on a television screen using the pre. It is advisable to make the lagged device when dividing a television raster into cells by overlaying a grid with square cells on it. The image frame is divided into fragments limited by the dimensions of the cells of the overlapping grid, and at each instant of time an image is formed in the cell that the current television line intersects. The device displays one arc inside each cell. If the arc exceeds the cell size, it is divided by the computer into segments that lie entirely inside the corresponding cells. The size of the division grid cell is calculated horizontally by the number of discretes of the television raster, and vertically by the number of television lines. Functionally, the device is divided into two blocks working in parallel. The first block calculates the values of the x coordinates and the arc segment on the current TV line. The second block, according to the data, caught by the drinkers from the first block, forms the impulse to highlight the current TV line. The sync generator 19 generates horizontal and common sync pulses arriving at the synchronous input of a television receiver, and pulses of a countable frequency. Lower-case pulses are delivered to the input of the counter of 1 positions, according to the coordinate y, calculating for all TV lines constituting one macro-line. The macro string corresponds to the vertical division of the image frame and one horizontal row of cells is defined. When moving to the next macrostroke, the counting in counter 1 starts with a zero code. Counting pulses, the period of which is equal to the duration of the discretion of the television raster, are fed to the input of the counter 15 positions along the x coordinate, which calculates the samples, the number of which determines the cell size horizontally. When moving to the next cell, the account starts with a zero code. Pulse Recording is formed by decoder 2-4 as the product of counting pulses and pulses from all bits of the sample counter. By impulse The following data is rewritten into the input registers of the block for calculating intermediate points: the coordinate code X0 of the starting point of the arc segment — into register 12; the coordinate code of the beats of the starting point of the arc segment is counted in 5; the coordinate code of the end point of the arc segment is in register 6; the linear increment code for the x + dx coordinate is in register 10; the quadratic coordinate increment code is sent to register 8. From the outputs of register 10, the code Dx is fed to the inputs of the adder 9, to the other inputs of which from the register 8 comes the code. At the output of the adder 9, a code is set equal to the algebraic sum of the increments. Code Hd from the outputs of the register 12 is fed to the first inputs of the adder 11. Codes-Ud and Y | compared with counter code 1, respectively, of circuit 2 and circuit 4 of comparison. Scheme 2 Comparison In the presence of a situation, y forms a zero potential output at the output. In the case of Oud y. a unit potential is formed at the node output. Scheme 4 of comparison in the presence of Situation y S y forms a zero potential, and in the case of VC, TCB is a unit one. The outputs of the comparison circuits 2 and 4 are connected to the inputs of the decoder 3, to which another input receives counting pulses. Impulse Addition is fed to the counting input of the counter 5 of the current coordinate and adds one to the code y. Code . Od + 1 is compared with code y. In the case of y. Yg +. (At the output of the comparison circuit 2, a zero potential is formed and the formation of impulses is formed. The addition terminates. In the case of Y. | 5 TCF, a single potential is formed and at the output of the decoder 3 a second pulse is added Addition, etc. recalculation the code in the counter 5 of the current coordinate is set equal to the code in counter 1, which is a sign of the end of the first block. Number of pulses Addition is determined by the initial ratio of the codes of Wo and TCB On the first impulse Compounding the sum of the increments of the census It enters the own inputs and inputs of the sum of the torus 11, where as a result of adding with KojjpM Xd the sum is established, and the output of the adder 9 as a result of adding with the contents of register 8 sets the sum of increments. the codes x and the second pulse are rewritten respectively. The sum of the codes of register 10 and register 12, formed by adder 11, is equal to KO, and the sum of increments for the third addition is formed on the adder. Register 12 overwrites the previous result of the addition. In registrars 20 and 21 paraphaeio, the codes x 2dx-3d c, respectively, are rewritten. Thus, for the n-th pulse, Addition on the adder Φ., The sum of increments for the P + 1-th addition -ix- (P + 1) dx is prepared, and on the adder 11, the result of the n-th addition is {i Ho + (iX + - | -) P + - | - P in register 12 rewrites the result of the n-1 addition. Registers 20 and 21 respectively record the results of the n-1 and n-th additions. Pulse Recording receives tf control inputs of registers 20 and 21 for prohibiting the change of information in these registers for the duration of the pulse duration .3 record. By impulse Record in the input registers 22 and 23 of the backlight pulse photon is recorded the result of calculating the current coordinates X, and X44 obtained during the sweep time of the television line in the previous cell, respectively, the sum 4Y -; g- | «(dx. ) {, - and) .chi. XQ-I-UX From the outputs of registers 22 and 23, the codes arrive respectively at comparison circuits 13 and 14, the other inputs of which receive a code from the output of a 15 sampler counter, performing a time base scan of the resulting data by the first block of data. Circuits 13 and 14 compare bit codes. Thus, with the equality of the X codes, and with the counter code of 15 Discrete at the outputs x; hem 22 and 23 of the comparison, according to a pulse. The first will generate the impulse of the scheme, which received the smallest of the two codes. Geometrically, the first equality pulse determines the position of the discrete on which the light pulse of the television line begins, the second - the position of the discrete on which the light pulse ends. The number "pulses arrive at the inputs of the imager 16 of the illumination pulse, the output of which is formed; there is a pulse of illumination with a duration determined by the difference between the codes Xj and x ,. The illumination pulse through the video amplifier 16 is fed to the input of the television receiver 19. The proposed generator of arcs and vectors on the television receiver screen differs from the known one in that it allows to increase the amount of information displayed in one frame. The number of segments of arcs displayed in one frame is equal to the number of cells in And. TV raster grid. When the cell size is equal to n television lines per n discrete television raster, g sparks in M line and the number of TV lines Z in the frame, the number of segments of arcs K is determined by the formula. In this connection, the capabilities of the device for displaying more complex and saturated objects, the amount of equipment required in the information display system as a whole is reduced, which leads to a wider use of the proposed device.

Claims (1)

ГЕНЕРАТОР ДУГ И ВЕКТОРОВ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ПРИЕМНИКА, содержащий последовательно соединенные блок памяти, первый регистр, первый сумматор, второй регистр, второй сумматор.и третий регистр, выход которого соединен с вторым входом второго сумматора, первый вход которого соединен с вторьк входом . первого сумматора, первый счетчик, выход которого соединен с первым входом первой и второй схем сравнения, выходы которых соединены с входами формирователя импульсов подсветта, выход которого соединен с входом видеоусилителя, выход которого соединен с одним из входов телевизионного приемника, другой вход которого соединен с первым выходом синхрогенератора, второй выход которого соединен с входом первого счетчика,-а третий выход - с входом второго счетчика, выход которого соединен с первым входом третьей и четвертой схем,сравнения, второй вход четвертой схемы сравнения соединен с выходом четвертого регистра, первый вход которого соединен с вторым вы ходом блока памяти, третий выход которого соединен с вторым входом второго регистра, о т л и ч a join и й с я тем, что, с целью увеличения объема информации, отображаемой на телевизионном экране за один кадр, в него введены пятый, шестой, седьмой и восьмой регистры, третий счетчик, первый и второй дешифраторы и инвертор, выход которого соединен с первыми входами пятого и шестого регистров, вторые входы которых соединены соответственно с выходом третьего регистра и выходом второго сумматора, а выходы пятого и шестого регистров соединены соответственно с первыми входами седьмого и восьмого регистров, вторые входы -которых соединены с выхо дом первого дешифратора, а выходы соединены соответственно со вторыми входами первой и второй схем сравнения, выход первого дешифратора соединен с входом инвертора, с вторым входом четвертого регистра и первым входом третьего сЧетчика, второй вход которого соединен с четвертым выходом блока памяти, выход третьего счетчика соединен с вторым входом третьей схемы сравнения, выход которой.соединен с первым входом второго дешифратора, второй и третий входа которого соединены соответственно с выходом четвертой схемы сравнения и вторым выходом синхрсгенератора, выход второго де- . шифратора соединен с третьим входом третьего счетчика, вторым первого регистра, третьим второго регистра и вторым третьего регистра.ARC AND VECTOR GENERATOR ON THE TELEVISION RECEIVER SCREEN, containing a memory block connected in series, a first register, a first adder, a second register, a second adder. And a third register, the output of which is connected to the second input of the second adder, the first input of which is connected to the second input. the first adder, the first counter, the output of which is connected to the first input of the first and second comparison circuits, the outputs of which are connected to the inputs of the backlight shaper, the output of which is connected to the input of the video amplifier, the output of which is connected to one of the inputs of the television receiver, the other input of which is connected to the first the output of the clock, the second output of which is connected to the input of the first counter, and the third output is the input of the second counter, the output of which is connected to the first input of the third and fourth circuits, comparison, second the fourth input of the fourth comparison circuit is connected to the output of the fourth register, the first input of which is connected to the second output of the memory block, the third output of which is connected to the second input of the second register, and a join with the fact that, in order to increase the amount of information displayed on the television screen in one frame, the fifth, sixth, seventh and eighth registers are entered into it, the third counter, the first and second decoders and the inverter, the output of which is connected to the first inputs of the fifth and sixth registers, the second inputs of which are connected respectively o with the output of the third register and the output of the second adder, and the outputs of the fifth and sixth registers are connected respectively to the first inputs of the seventh and eighth registers, the second inputs of which are connected to the output of the first decoder, and the outputs are connected respectively to the second inputs of the first and second comparison circuits, the output of the first decoder is connected to the input of the inverter, with the second input of the fourth register and the first input of the third counter, the second input of which is connected to the fourth output of the memory block, the output of the third counter is connected with the second input of the third comparison circuit, the output of which is connected to the first input of the second decoder, the second and third inputs of which are connected respectively to the output of the fourth comparison circuit and the second output of the clock generator, the output of the second de. the encoder is connected to the third input of the third counter, the second of the first register, the third of the second register and the second of the third register. <5<5 S8 оо Μ 00 00 входом входом входомS8 oo Μ 00 00 input input input