Изобретение относитс к импульсной и измерительной технике и может быть использовано, в частностиj в аппаратуре измерени инфранизких частот. Известен умножитель частоты еледовани импульсов, содержащий формирователь импульсов, генератор опо ной частоты, элемент И, элемент ИЛИ триггер, делитель частоты и регистры Ц. Однако точность умножени извест ного устройства недостаточно высока Наиболее близким по технической сущности к предлагаемому вл етс умножитель частоты следовани импул сов, содержащий первый формировател импульсов, выход которого соединен с входом первого счетчика импульсов который подключен к первому управл емому генератору и делителю часто ты с переменным коэффициентом делени , второй формирователь импульсов , вход которого соединен с выходом пер-вого управл емого генератора выход - с входом второго счетчика импульсов, последовательно соединен ного с первым элементом И, блоком кодовой пам ти и вторым элементом И . второй управл емый генератор, вход которого подключен к выходу блока кодовой пам ти, и генератор опорной частоты, подключенный к делителю частоты с переменным коэффициентом делени , первому и второму управл емым генераторам и второму счетчику импульсов, причем часть входов второго элемента И соединена с выходами второго счетчика импульсов , а выход - через блок управлени с входомпервого элемента И Г. Недостатками данного устройства вл ютс снижение точности умножени при колебани х частоты генератора опорной частоты, а также узк диапазон изменени коэффициента умножени , что св зано с трудност ми практической реализации делител частоты с переменным коэффициент делени с достаточно широким диапазоном задани коэффициентов делени Цель изобретени - повьоиение точности умножени частоты при одновременном расширении диапазона изменени коэффициента умножени . Поставленна цель достигаетс те что в управл емый умножитель частоты следовани импульсов, содержащий генератор опорной частоты, выход которого соединен с первым входом управл емого генератора импульсов , формирователь импульсов, первый вход которого подключен к входной шинеt а первый выход - к установочному входу счетчика импульсов и элемент И, введены компаратор и триггер, вход которого подключен к второму выходу формировател импуль сов, а выход - к второму входу формировател импульсов и первому входу элемента И, второй вход которого соединен с выходом управл емого генератора импульсов, а выход со счетным входоТм счетчика импульсов , выхода которого соединены с первой группой входов компаратора, втора группа входов которого подключена к кодовым шинам, а первый и второй выходы - соответственно к второму и третьему входам управл емого генератора импульсов, четвертый вход которого соединен с третьим выходом формировател импучьсов. При этом управл емый генератор импульсов содержит счетчик импульсов , счетный вход которого вл етс первым входом управл емого генератора импульсов., обнул кндий вход соединен с выходом логического блока и входом триггера, выход которого вл етс выходом управл емого генератора импульсов, а выход - с первой группой входов логического блока , втора группа входов которого соединена с выходами реверсивного счетчика импульсов, суммирукадий и вычитающий входы которого подключены к выходам соответственно первого и второго элементов И, первые входы которых вл ютс соответственно вторым и третьим входами управл емого генератора импульсов, а вторые входы объединены и вл ютс четвертым входом управл емого генератора импульсов. На фиг. 1 показана структурна схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу. Устройство содержит генератор 1 опорной частоты, управл емый генератор 2 импульсов, включающий в себ счетчик 3 импульсов, логический блок 4, реверсивный счетчик 5импульсов триггер 6 и элементы И 7 и 8. Устройство содержит также элемент И 9, триггер 10, формирователь 11импульсов, счетчик 12 импульсов и компаратор 13. Устройство работает следующим образом. На вход формировател 11 поступает периодический сигнал с часз;ртой ВЧ. Фобмироваггель Д1 преобразует его в импульсы пр моугольной формы Дфиг. 2 а, , 2 ), триггер 10 делит частоту импульсов с второго выхода формировател 11 {фиг. 2 J) . Поскольку эта частота равнаlДfg(гдe fgy входна частота), то В1йходной сигнал частотой fgi, проходит через элемент 9 на счетный вход счетчика 12в течение периода входного сигнала . Число импульсов с выхода элемента 9, подсчитанное счетчиком 12, сравниваетс в компараторе 13 сThe invention relates to a pulse and measuring technique and can be used, in particular, in the apparatus for measuring infra-low frequencies. A pulse multiplying frequency multiplier is known, which contains a pulse shaper, a frequency generator, an AND element, an OR trigger, a frequency divider and registers D. However, the multiplication accuracy of a known device is not high enough. The pulse multiplier is closest to the technical essence. containing the first pulse generator, the output of which is connected to the input of the first pulse counter which is connected to the first controlled generator and frequency divider with changes th dividing ratio, a second pulse generator having an input coupled to an output lane Vågå-controlled oscillator output - to an input of the second pulse counter is connected in series with the first element Foot And, the code memory unit and the second AND gate. the second controlled oscillator, the input of which is connected to the output of the code memory block, and the reference frequency generator connected to the frequency divider with a variable division factor, the first and second controlled oscillators and the second pulse counter, and part of the inputs of the second element I are connected to the outputs of the second pulse counter, and the output through the control unit from the input of the first element AND G. The disadvantages of this device are a decrease in the multiplication accuracy with the oscillations of the frequency of the reference frequency generator, as well as narrow Range variation coefficient multiplier that is coupled to the difficulties of a practical implementation of the frequency divider with a variable division ratio with a wide range of coefficients specifying dividing the object of the invention - povoienie precision multiplying the frequency range while the expansion multiplying factor change. The goal is achieved by the fact that the controlled pulse multiplier frequency, containing the reference frequency generator, the output of which is connected to the first input of the controlled pulse generator, pulse shaper, the first input of which is connected to the input bus and the first output to the setup input of the pulse counter and element And, a comparator and a trigger are introduced, the input of which is connected to the second output of the pulse former, and the output to the second input of the pulse former and the first input of the And element, the second input of the cat This is connected to the output of a controlled pulse generator, and an output with a counting input of a pulse counter, the output of which is connected to the first group of inputs of the comparator, the second group of inputs of which are connected to the code bus, and the first and second outputs are respectively to the second and third inputs of the controlled generator pulses, the fourth input of which is connected to the third output of the impuser generator. At the same time, the controlled pulse generator contains a pulse counter, the counting input of which is the first input of the controlled pulse generator. It wraps the drive input connected to the output of the logic unit and the trigger input, the output of which is the output of the controlled pulse generator, and the output from the first a group of inputs of a logic unit, the second group of inputs of which is connected to the outputs of a reversible pulse counter, the total number of outputs and the subtracting inputs of which are connected to the outputs of the first and second elements, respectively, the first inputs of which are respectively the second and third inputs of the controlled pulse generator, and the second inputs are combined and are the fourth input of the controlled pulse generator. FIG. 1 shows a block diagram of the proposed device; in fig. 2 - time diagrams that show his work. The device contains a reference frequency generator 1, a controlled pulse generator 2, which includes a pulse counter 3, a logic unit 4, a reversive counter 5 pulses trigger 6 and elements 7 and 8. The device also contains element 9 and trigger 10, a driver 11 pulses, counter 12 pulses and a comparator 13. The device operates as follows. At the input of the imaging unit 11 receives a periodic signal with chas; mouth RF. Fobmirovagen D1 converts it into pulses of rectangular shape Dfig. 2 a, 2), the trigger 10 divides the frequency of the pulses from the second output of the driver 11 {FIG. 2 j). Since this frequency is equal to lДfg (where fgy is the input frequency), the B1 input signal with the frequency fgi passes through element 9 to the counting input of the counter 12 during the period of the input signal. The number of pulses from the output of element 9, counted by counter 12, is compared in comparator 13 with
числом VI , равным коэффициенту умножени , и в виде двоичного кода поступает на вторую группу входов компаратора 13. При этом, если код на первой группе входов- А больше кода на второй группе входов в, т.е. если А В, то на первом выхо де компаратора присутствует сигнал логической единицы (фиг. 2и) , а на втором - нул , если А В, то наоборот.the number VI, equal to the multiplication factor, and in the form of a binary code goes to the second group of inputs of the comparator 13. Moreover, if the code on the first group of inputs A is greater than the code on the second group of inputs, i.e. if A B, then at the first output of the comparator there is a signal of a logical unit (Fig. 2i), and at the second - zero, if A B, then vice versa.
Генератор 2 работает следующим образом. Импульсы, поступающие с генератора 1, подсчитываютс счетчико 3 до тех пор, пока код на его выходе не совпадает с кодом, хранимым в .счетчике 5. В момент достижени равенства на выходе блока 4 возникает уровень логической. 1, который, .поступа на обнул к ций вход счетчика 3, сбрасывает его. Поскольку тег перь коды на выходах счетчиков 3 и не совпадают, уровень сигнала на выхрде блока 4 соответствует логическому О. Так как теперь сигнал на обнул ющем входе счетчика 3 сн т то он вновь начинает считать импуль сы с выхода генератора 1. Таким образом , на выходе блока 4 присутствуют короткие единичные импульсы, период следовани которых пропорционален коду на выходе реверсивного счетчика 5 фиг. 26) . Триггер 6 делит эту-частоту сигнала пополам. Предположим,что число на выходе счетчика 12, равное реальному коэффициенту умножени / больше числа N. Тогда на первом выходе компаратора 13 - единица, а на втором выходе нуль , и импульс с третьего выхода формировател 11 проходит через элемент 7 на суммирующий вход счетчика увеличива число, записанное в нем, на единицу. Затем счетчик 12 обнул етс сигналом с первого выхода формировател 11 и начинает считать импульсы с выхода генератора 2. При этом за период вход счетчика 12 поступает меньшее количество импульсов, чем в предыдущем такте, поскольку увеличено число в счетчике 5. Если после сравнени неравенство А В на выходе компаратора 13 сохранитс , через элемент 7 пройдет еще один импульс. И так до тех пор пока число на выходе счетчика 12 не станет равным числу. N . При этом элементы 7 и 8 оказываютс закрытыми и генератор 2 формирует импульсы с посто нной частотой. Если же число N большеGenerator 2 works as follows. The pulses from generator 1 are counted by counter 3 until the code at its output matches the code stored in the counter 5. At the time of equality, the output level of block 4 results in a logic level. 1, which, by accessing the inputs of the counter 3, resets it. Since the tag pen codes at the outputs of counters 3 and do not coincide, the signal level at the output of block 4 corresponds to a logical O. Since the signal at the tilt input of counter 3 is now removed, it again starts counting the pulse from the output of generator 1. Thus, The output of block 4 contains short single impulses, the period of which is proportional to the code at the output of the reversing counter 5 of FIG. 26). Trigger 6 divides this signal frequency in half. Suppose that the number at the output of counter 12 is equal to the real multiplication factor / is greater than N. Then the first output of the comparator 13 is one and the second output is zero, and the pulse from the third output of the imaging unit 11 passes through element 7 to the summing input of the counter written in it, by one. Then, the counter 12 is nullified by the signal from the first output of the imaging unit 11 and starts counting the pulses from the output of the generator 2. During the period the input of the counter 12 receives fewer pulses than in the previous cycle, because the number in the counter 5 is increased. at the output of the comparator 13 is saved, one more pulse will pass through the element 7. And so on until the number at the output of the counter 12 becomes equal to the number. N. In this case, the elements 7 and 8 are closed and the generator 2 generates pulses with a constant frequency. If the number N is greater
числа в счетчике 12 ( А В), открываетс элемент 8, импульс с третьег выхода формировател 11 (фиг. 2-6) проходит через него на вычитающий вход счетчика 5, уменьша период выходной частоты.the numbers in the counter 12 (A B), the element 8 opens, the pulse from the third output of the driver 11 (Fig. 2-6) passes through it to the subtracting input of the counter 5, reducing the period of the output frequency.
В предлагаемом устройстве значение выходной частоты не зависит от внешних возмущающих воздействий, выражающихс , в частности, в колебани х частоты генератора 1 опорной частоты. Так, например, если эта частота уменьшилась, равенство кодо на выходах счетчика3 и реверсивног счетчика 5 будет наступать позднее, уменьшитс частота iftbix и на вход счетчика 12 за один период входного сигнала пройдет меньшее количество импульсов. Но при этом число на вы .ходе счетчика 12 станет меньше, в результате чего сигнал на первом выходе компаратора 13 равен нулю, а на втором - единице. Импульс с тртьего выхода формировател 11 пройдет на вычитающий вход реверсивного счетчика 5, что повысит выходную частоту. Далее описанный процесс потор етс . In the proposed device, the output frequency value does not depend on external disturbances, which are expressed, in particular, in the oscillations of the frequency of the oscillator 1 of the reference frequency. So, for example, if this frequency decreases, the Kodo equality at the outputs of counter 3 and reversible counter 5 will come later, the iftbix frequency will decrease and fewer pulses will pass to the input of counter 12 in one input signal period. But at the same time, the number at the input of counter 12 will become smaller, with the result that the signal at the first output of the comparator 13 is zero, and at the second output - one. The pulse from the third output of the imaging unit 11 will be passed to the subtracting input of the reversible counter 5, which will increase the output frequency. The process described below will be broken.
Технико-экономический эффект, изобретени заключаетс в расширении диапазона- изменени коэффициента умножени , поскольку разр дность двоичного кода коэффициента умножени , подаваемого на вторую группу входов компаратора 13, может быть любой практически необходимой, что обеспечивает современный уровень развити микроэлектроники, позвол ющий выпускать дешевые цифровые компараторы в интегральном исполнении с возможностью наращивани длины обрабатываемых чисел. Так, например, при использовании 16-разр дного цифрового компаратора значение коэффициента умножени в предлагаемом устройстве может-мен тьс от 1 до 65536, что в прототипе практически нереализуемо, так как невозможно выполнить делитель с переменным коэффициентом делени , имеющий такой диапазон изменени коэффициента делени . Кроме того, повышаетс точность умножени частоты при наличии внешних возмущающих воздействий, что св зано с введением стабилизирующей отрицательной обратной св зи по выходному параметру (элемент И 9 счетчик 12 - компаратор 13 - управл мый генератор 2) и использованием триггера 10.The technical and economic effect of the invention consists in expanding the range of the multiplication factor change, since the binary code of the multiplication factor supplied to the second group of inputs of the comparator 13 can be practically necessary, which provides the modern level of microelectronics development allowing to produce cheap digital comparators in integral design with the possibility of increasing the length of the processed numbers. So, for example, when using a 16-bit digital comparator, the value of the multiplication factor in the proposed device can vary from 1 to 65536, which is practically unrealizable in the prototype, since it is impossible to perform a divider with a variable division factor having such a range of variation of the division factor. In addition, the accuracy of frequency multiplication is increased in the presence of external disturbing influences, which is associated with the introduction of a stabilizing negative feedback on the output parameter (element 9 and counter 12 — comparator 13 — controlled oscillator 2) and the use of trigger 10.