SU1034055A1 - Устройство дл обработки графической информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ГРАФИЧ®Й ОЙ ИНФОРМАЦИИ,, содержащее блоки с | авнери , входы которых  в л ютс  одним входом устройства, триггер / входы которого  вл ютс  другим входом устройства, а выходы подключены к одним входам элементов И группы, другие входил которых соединены с входом триггера, блок пам ти, подключенный к выходу одного элеме11та И группы и к одному входу первого элемента И, выход которого. соединен с одним входом элемента ИЛИ, отличающеес , тем, что, с целью повышени  точности считывани  информации, в него введены перва  группа триггеров, входы которых соединены с первым блоком сравнени  и с выходами соответствующих элементов И группы, второй элемент И, входы которого, подключены к выходам триггеров первой группы и одного элемента И первой группы, а выход соединен с другим входом первого элемента И, втора  группа триггеров, входы, которых соединены с вторым блоком сравнени  и с выходами соответствующих элементов И группы, а выходы подключены к другим входам элемента ИЛИ, и третий элемент И, входы сл которого соединены с выходами элемента ИЛИ и одного элемента И,группы , а выход подключен к входу блока пам ти и  вл етс  выходом устройства .

Description

оо 4 о сд

СП Изобретение относитс  к автоматик и вычислительной технике, в частности к устройствам дл  считывани  информации с экрана электронно-лучевой трубки (ЭЛТ). Известно устройство дл  обработки графической информации, содержащее блоки формировани  развертки,, соединенные с отклон ющей системой ЭЛТ, формирователь сигналов считывани , соединенный с усилителем и с блоком управлени , счетчики и элементы И, ИЛИ 1, ..... ; Недостаток да:нного устройства сое тоит в его невысокой надежности. Наиболее близким к предлагаемому  вл етс  устройство, содержащее блоки сравнени , триггер,выходы которого подключены к элементам И, блок пам ти, блок управлени , соединенный с блоком формировани  раэвертки и элемент ИЛИ L2. Однако известное устройство харак теризуетс  недостаточно высокой точ ностью,. Цель изобретени  - повышение точности считывани  информации. Поставленна , цель достигаетс  тем, что в известное устройство, содержащее блоки сравнени / входы которых  вл ютс  одним входом уст- ройства, триггер, входы которого  вл ютс  другим входом устройства, а в ходы подключены к одним входам.элементов И группы, другие входы которы соединены с входом триггера, блок пам ти J подютюченный к выходу одного элемента И группы .и к одному входу первого элемента И, выход которого соединен с одним входом элемента ИЛИ введены перва  группа триггеров,входы которых соединены с. первым блоком сравнени  и с выходами соответствующих элементов.И группы, второй эле- мент И, входы которого подключены к выходам триггеров первой группы и одного элемента И Первой группы, а выход соединен с другим входом первого элемента И, втора  группа триггеров , входд которых соед: инены с вто рым блоком сравнени  и с выходами соответствующих- элементов И группы, а выходы подключены к друг-им входам элемента ИЛИ, и третий элемент И, входы которого соединены с выходами элемента ИЛИ и одного элемента И группы, а выход подключен к входу блока пам ти и  вл етс  выходом устройства . На чертеже представлена блок-схема устройства. Устройство содержит блоки 1 и 2 сравнени , блок 3 пам ти, триггер 4 первую группу 5, б и вторую группу 7,8 триггеров, первый 9 и второй; 10 элементы И, группы 11 и 12 элементов И, третий элемент И 13 и элемент ИЛИ 14. Входы устройства-обозначены позици ми.15 и 16i Устройство ра ботает следующим образом . . По шине 16 на входа блоков 1 и 2 поступает сигнал, несущий информацию. Блок 2 реагирует на сигнал с большой амплитудой. Сигнал, вырабатываемый блоком 2,.поступает на информационные входы .триггеров 7 и 8. Блок 1 реагирует на сигнал с пониженной амплитудой,большей или равной четверти большой амплитуды. Сигнал, вырабатываемый блоком 1, поступает ни информационные входы триггеров 5 и б. При поступлении по шине 16 сигналов ,- амплитуда которых меньше четверти большой с1мплитуды, на выходах блоков 1 и 2 не будет сигналов, т.е. на информационцых. входах триггеров 5-8 будут нули. По шине 15 поступают импулвсы дискретизации на счетный вход триггера 4, который работает в режиме делени  частоты на 2. Импульсы дискретизации поступают также на входа элементов И 11 и 12, которые в зависимости от сигналов на выходе триг гера 4 .пропускают или не пропускают импульсы дискретизации. Так элемент И 11 пропускает четнае, а элемент И 12 нечетные импульсы диксретизации , которые поступают на синхронизирующие входа триггеров 5 и 7 (четные ) и б и 7 (нечетные). Таким образом, в триггер б запи-. сываетс  нечетный сигнал, а в .-триггер 5 - четный сиг.нал от блока 1. Аналогично записываютс  четные и нечетные сигналы, поступающие от блока 2 в триггеры 7 и 8. С выходов триггеров 5 и б сигналы поступают на входа элемента И 10; при наличии сигналов с обоих триггеров и при поступлении четного импульса дискретизации на первый вход элемента И 10 на его выходе по вл етс  сигнал, поступающий на второй вход элемента И 9, на первый вход которого из блока 3 поступает инверсный сигнал информации изображени  предыдущей строки от соответствующего элемента разложени . С выхода элемента И 9 сигнал-через элемент ИЛИ 14 и элемент И 13 поступает на выход устройства. Одновременно этот же сигнал записываетс  в блок 3. В качестве блока 3 целесообразно применение регистра с последовательным сдвигом информации , число разр дов которого равно числу бит информации одной строки. При наличии сигнала на выходе одного или обоих триггеров 7 и 8 сигнал с их выходов через элемент-ИЛИ 14, эле . мент И 13 (при четном импульсе кретизации) поступает на выход ройства и в блок 3. ;iiK34C| 5S , . . « , . - дас- , Йзоед етение поэво  ет cytaeciуст-г вённо повысить точность считывани  информации

Claims (1)

1. ( 54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ,, содержащее блоки сравнерия, входы которых являются одним входом устройства, триггер, входы которого являются другим входом устройства, а выходы подключены к одним входам элементов И группы, другие входа которых соединены с входом триггера, блок памяти, подключенный к выходу одного элемента И группы и к одному входу первого элемента И, выход которого.

   соединен с одним входом элемента ИЛИ, · отличающееся, тем, что, с целью повышения точности считывания информации, в него введены первая группа триггеров, входа которых соединены с первым блоком сравнения и с выходами соответствующих элементов И группы, второй элемент И, входы которого, подключены к выходам триггеров первой группы и одного элемента И первой группы, а выход соединен с другим входом первого элемента И, вторая группа триггеров, входа, которых соединены с вторым блоком сравнения 'и с выходами соответствующих элементов И группы, а выходы подключены к другим входам эле- <g мента ИЛИ, и третий элемент И, входа которого соединены с выходами элемента ИЛИ и одного элемента И,группы, а выход подключен к входу блока памяти и является выходом устройства.