SU1012348A1 - Аналоговое запоминающее устройство - Google Patents
Аналоговое запоминающее устройство Download PDFInfo
- Publication number
- SU1012348A1 SU1012348A1 SU813249640A SU3249640A SU1012348A1 SU 1012348 A1 SU1012348 A1 SU 1012348A1 SU 813249640 A SU813249640 A SU 813249640A SU 3249640 A SU3249640 A SU 3249640A SU 1012348 A1 SU1012348 A1 SU 1012348A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- differential
- switch
- differential amplifier
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
АНАЛСЙГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый и второй накопительные элементы, выполненные в виде конденсаторов, первые обкладки которых соединены с шиной нулевого потенциала, вторые обкладки - соответственно с первьш Н вторым выхода .ми первого коммутатора, втора обкладка первого конденсатора соединена с входом повторител напр жени , выход кото- . рого соединен с первым входом резистивнего делител напр жени , второй вход которого вл етс первым входом устройства , второй коммутатор, отличающеес тем, что, с целью увеличени точности устройства, в него введен дифференциально-дифференциальный усилитель, выход которого соединен с входом первого коммутатора, первый инвертирующий вход дифферендиально- и ьференциально1х усилител соединен со средней точкой резистивного делител напр жени и первым входом второго коммутатора, второй вход которого вл етс вторым входом устройства,а выход подключен к первому неинвертирующему Л входу дифференциально-дифференциального усилител , второй инвертирующий и второй неинвертирующий входы которого соединены соответственно с второй обкладкой второго конденсатора и с щиной нулевого потенциала, выход понгорттел напр жени вл етс выходом устройства.
Description
Изобретение относитс k вычислительной и контрольно-измерительной технике и может быть использовано в устройствах обработки аналоговой информации.
Известно аналоговое запоминающее
устройство замкнутого типа с коррекцией аддитивных погрешностей, вход щих в его состав усилителей
Недостатками этого устройства вл ютс низкое быстродействие и большие аппаратурные затраты, привод щие к снижению надежности устройства.
Наиболее близким к предлагаемому вл етс аналоговое запоминающее устройство , содержащее дифференциальный усилитель, первый и второй коммутаторы , накопительные элементы, выполненные в виде конденсаторов, повторители напр жени , резистивный делитель напр жени .
В этом устройстве также осуществл етс коррекци аддитивных погрешнос тей, вносимых дифференциальным усилителем и повторител ми напр жени , однако точность устройства недостаточно высока из-за погрешности, вносимой разбросом сопротивлений открытого ключа у коммутаторов; и измен ющей коэффициент передачи резистивного делител .
Цель изобретени - увеличение точнести устройства.
Поставленна цель достигаетс тем, что в аналоговое запоминающее устройство , содержащее первый и второй накопительные элементы, вьшо/шенные в виде конденсаторов, первые обкладки которых соединены с шиной нулевого потенциала, вторые обкладки - соответственно с первь1м и вторым выходами первого коммутатора , втора обкладка первого конденсатора соединша с входом повторител напр жени , выход которого С9единен с первым входом резистивного делител напр жени , второй вход которого вл етс первым входом устройства, второй коммутатор, введен дифференциальнодифференциальный усилитель, выход которого соединен с входом первого коммутатора , первый инвертирующий вход дифференциально-дифференциального усилител соединен со средней точкой резистивного делител напр жени и первым ъко . дом второго коммутатора, второй вход которого вл етс вторым входом устройства , а выход подключен к первому нешгвертирующему входу дифференциальнодифференциального усилител , второй инвертирующий и второй веинвертируюШий входы которого соединены соответственно с второй обкладкой второго конденсатора и с щиной пулевого потенциала, выход повторител напр жени вл етс выходом устройства.
На чертеже представлена функциональна схема предлагаемого аналогового запоминающего устройства.
Устройство содержит первый конденсатор 1, второй конденсатор 2, первый коммутатор 3, повторитель напр жени 4 резистивный делитель напр жени 5, второй коммутатор 6 и дифференциальнодифференциальный усилитель 7, первый вход 8, второй вход 9 и выход устройства 10, входы 11-14 дифференциальнодифференциального усилител 7.
Устройство работает следующим образом .
При коммутаторах 3 и 6 в положении а-в устройство находитс в режиме хранен
Напр жение на первом конденсаторе 1 соответствует ранее зафиксированному мгновенному значению входного сигнала. Коммутатор 6 в положении d- Ъ закорачивает Еходы 11, 12, а коммутатор 3 замыкает цепь отрицательной обратной св зи дифференциально-дифференциального усилител 7. Этот усилитель обеспечивает усиление дифференциальных напр жений , приложенных между входами 11 и 1 а также между входами 13 и 14.
В режиме хранени конденсатор 2 зар жаетс до напр жени Uc2-
(Я
+ U
H-1t,
02
где UQ и (} - напр жени смещени нул дифференциального усилител 7 по входам 1114 соответственно;
1 И - коэффициенты усилени
входов 1144. При переходе в режим выборки коммутаторы 3 и 6 устанавливаютс в положение а-б. На втором конденсаторе 2 напр жение Up2 фиксируетс . Все устройство в целом схватываетс через р)езистив- ный делитель напр жени 5 общей отрицательной обратной св зью.
Тогда первый конденсатор 1 зар жаетс с выхода усилител 7 до нового напр жени , а устанавливающеес на выходе устройства нап{ жение может быть найден из выражени :. .
1i.
-и.
и„..и.
вых вхИ К р с21+1 р.
11
(2) + U.
+Ц
о- l + 02 . Значение fb определ етс где R2 и сопротивлени резисторо резистивном делителе напр жени 5. С учетом (1) равенство (2) может быть представлено в виде It. II -1 IА , 4с.. ъ. o-i (гидрйцр) vrtf «« л, V, 02 1+К2)(1+(Ы) Выражени , вз тые в квадратные скобки, показывают степень подавлени напр жений смещени нул дифференциально-дифференциального усилител 7 и могут быть преобразованы к виду Отсюда огч+1 2Р следует, что напр жение смещени нул UQ и ® -1 f В (2) не учитываютс погрещности повторител 4, Однако их вли ни на общую точность несущественны, Taic как повторитесь включен в режиме выборки в контур обратной св зи. Если учесть также, чтр , то 4 После зар да первого конденсатора коммутаторы 3 и 6 вновь возвращаютс в положение а-в, соответствующее ре- |жиму хранени . Конденсатор 1 сохран ет напр жение, до которого он был зар жен, поскольку все возможные цепи разр$ща (через разомкнутый коммутатор 3, вьюокоомный вход повторител напр жени ) имеют весьма большие посто нные времени , а напр жение на выходе устройства определ етс как и в режиме выборки выражением (4). Таким образом, в режиме хранени в устройстве не только осуществл етс хранение полезной информации , но и коррекци аддитивных погрещностей , причем дл ее осуществлени не требуетс дополнительного времени. Устройство достаточно просто реализуетс . Дифференциально-дифференциальный усилитель 7 может быть собран на базе обычного операционного усилител . Дл этого выходы входного каскада операционного усилител , которые предусмотрены во многих серийных операционных усилител х, например К 544 УД 2, соедин ютс с выходами дополнительно, введенного дифференциального каскада, входы которого вместе с входами операционного усилител вл ютс входами 11-14 дифференциально - дифференциального усилител 7. Повторитель напр жени 4 может бь1ть вьшолнен ha схеме йстоко вого повторител . Таким офазом, предложенное устройство характеризуетс высокой точностью и, кроме того, его функциональные возможности шире, так как возможна передача входного сигнала к выходу и его запоминание с инвертированием или без инвертировани пол рности.
Claims (1)
- АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый и второй накопительные элементы, выполненные в виде конденсаторов, первые обкладки которых соединены с шиной нулевого потенциала, вторые обкладки - соответственно с первым и вторым выходами первого коммутатора, вторая обкладка первого конденсатора соединена с вхо- дом повторителя напряжения, выход кото- . рого соединен с первым входом резистивного делителя напряжения, второй вход которого является первым входом устройства, второй коммутатор, о т л и чающееся тем, что, с целью увеличения точности устройства, в него введен дифференциально-дифференциальный усилитель, выход которого соединен с входом первого коммутатора, первый инвертирующий вход дифференциально-дафференциального усилителя соединен со средней точкой резистивного делителя напряжения и первым входом второго коммутатора, второй вход которого является вторым входом устройства,’а выход подключен к первому неинвертирующему· входу дифференциально-дифференциального усилителя, второй инвертирующий и второй неинвертирующий входы которого соединены соответственно с второй обкладкой второго конденсатора и с шиной нулевого потенциала, выход повторителя напряжения является выходом устройства.noЮо-- • 1012348
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813249640A SU1012348A1 (ru) | 1981-02-10 | 1981-02-10 | Аналоговое запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813249640A SU1012348A1 (ru) | 1981-02-10 | 1981-02-10 | Аналоговое запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1012348A1 true SU1012348A1 (ru) | 1983-04-15 |
Family
ID=20943644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813249640A SU1012348A1 (ru) | 1981-02-10 | 1981-02-10 | Аналоговое запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1012348A1 (ru) |
-
1981
- 1981-02-10 SU SU813249640A patent/SU1012348A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 528613, кл.С, 11 С 27/00, 1974. 2.. Авторское свидетельство СССР № 591964, кл. G 11 С 27/00, 1976 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6355108B2 (ru) | ||
US4086541A (en) | Time division multiplexing amplifier | |
SU1012348A1 (ru) | Аналоговое запоминающее устройство | |
SU938319A1 (ru) | Аналоговое запоминающее устройство | |
US4570183A (en) | Method and apparatus for measuring pulses of charge | |
JPS59198361A (ja) | 信号入力装置 | |
SU907583A1 (ru) | Аналоговое запоминающее устройство | |
US3529245A (en) | Capacitor soakage compensation | |
SU809390A1 (ru) | Аналоговое запоминающее устрой-CTBO | |
SU805417A1 (ru) | Аналоговое запоминающее устройство | |
SU928369A1 (ru) | Интегратор | |
SU1162049A1 (ru) | Преобразователь напряжения в код конвеерного типа | |
SU875467A1 (ru) | Аналоговое запоминающее устройство | |
SU936031A1 (ru) | Аналоговое запоминающее устройство | |
SU991513A1 (ru) | Аналоговое запоминающее устройство | |
SU756483A1 (ru) | Аналоговое запоминающее устройство | |
SU894795A1 (ru) | Аналоговое запоминающее устройство | |
SU942154A1 (ru) | Аналоговое запоминающее устройство | |
JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
SU1734123A1 (ru) | Аналоговое запоминающее устройство | |
SU995265A1 (ru) | Усилитель посто нного напр жени | |
SU1571623A1 (ru) | Устройство дл интегрировани сигнала | |
SU505994A1 (ru) | "Нуль-орган дл аналого-цифрового преобразовател | |
SU1713086A1 (ru) | Усилитель посто нного тока | |
SU1254933A1 (ru) | Аналоговое запоминающее устройство |