SU1008740A1 - Pulse train frequency multiplier - Google Patents

Abstract

УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содерзкащий управл емый делитель частоты, выход которого  вл етс  выходом умножител . а информационный и управл ющий входы подсоединены соответственно к ген,ератору импульсов и к выходу запоминающего регистра, подключенного одним из входов к источнику умножаемой частоты, а другим - к выходу счетчика импульсов, первый вход которого подключен через делитель частоты к генератору импульсов , а второй через элемент .задержки к источнику умножаемой частоты, отличающийс  тем, что, с целью повышени  стабильности работы, выход элемента задержки подсоединен к обнул ющему входу делител  частоты.MULTIPLIER OF PULSE FOLLOW-UP, containing a controllable frequency divider whose output is the output of a multiplier. and the information and control inputs are connected respectively to the gene generator of pulses and to the output of the memory register connected by one of the inputs to the source of the multiplied frequency, and the other to the output of the pulse counter, the first input of which is connected via a frequency divider to the pulse generator, and the second through a delay element to the source of the multiplied frequency, characterized in that, in order to increase the stability of the operation, the output of the delay element is connected to the zeroing input of the frequency divider.

Description

ff

0000

чh

4four

Claims (1)

УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий управляемый делитель частоты, выход которого является выходом умножителя, а информационный и управляющий входы подсоединены соответственно к генератору импульсов и к выходу запоминающего регистра, подключенного одним из входов к источнику умножаемой частоты, а другим - к выходу счетчика импульсов, первый вход которого подключен через делитель частоты к генератору импульсов, а второй через элемент задержки к источнику умножаемой частоты, отличающийся тем, что, с целью повышения стабильности работы, выход элемента задержки подсоединен к обнуляющему входу делителя частоты.A PULSE FREQUENCY FREQUENCY MULTIPLIER, comprising a controlled frequency divider whose output is the output of the multiplier, and the information and control inputs are connected respectively to the pulse generator and to the output of the memory register connected by one of the inputs to the source of the multiplied frequency, and the other to the output of the pulse counter, the first the input of which is connected through a frequency divider to a pulse generator, and the second through a delay element to a source of multiplied frequency, characterized in that, in order to increase the stability nosti operation, the output delay element coupled to the input of the frequency divider is zeroed. / (/ ( 1 . 10087401 . 1008740