SE517951C2 - Förfarande och anordning för dynamisk bandbreddstilldelning vid switching - Google Patents

Description

20 25 30 517 951 1 uno nu ATM-förbindelser där trafiken skickas med en starkt “skuraktig” karaktär kräver stora buffertar vilket är både dyrt och svårt att implementera.

Känd teknik visar två huvudsakliga switch-strukturer. Den ena med buffertar på utgående förbindelser. Denna struktur har bäst prestanda men är dyrbar och svår att implementera eftersom stora buffertar krävs. Anledningen är att varje buffert måste ha samma kapacitet som hela switchen då det i “worst case” situationer kan hända att alla ingångar skickar mot samma utgång samtidigt.

Eftersom ATM-switchar arbetar med en datahastighet per länk av upptill 622 megabits per sekund och en total kapacitet av 10 Gbps och mer är det extremt svårt att konstruera utbuffertar med tillräcklig bandbredd och minneskapacitet som krävs för vissa av de tjänster som ska kunna stödjas i en ATM-väljare.

I den andra strukturen placerar man buffertar vid ingångarna till switchen. Bufferterna realiseras av vanliga FIFO-minnen och är vanligtvis placerade i s.k switchportar. Denna lösning med en buffert för varje ingång innebär att varje buffert endast behöver klara av samma cellhastighet som motsvarar trafiken på samma ingång. Problemet med denna modell är att flödeskontroll behövs då celler skulle gå förlorade om flera ingångar skickade samtidigt mot samma utgång. Ett annan nackdel med samma switchstruktur- är~ det kända. head-of-the-line (HOL) problemet.

Det uppkommer då vissa FIFO under en viss tid hindras av kontrollogiken att skicka cellen. på tur till en viss utgång eftersom andra ingångar samtidigt vill skicka dit. I den stoppade FIFO:n hindras därför också alla bakomliggande celler att skickas, även de som ska till en annan utgång som kanske då inte alls är belastad av trafik. HOL-problemet resulterar alltså i ett dåligt utnyttjande av switchen. 10 15 20 517 951 ëšf ~ ' 3 Inom detta teknikområde är en avgörande faktor för kostnader och “time to market" om buffertarna kan realiseras med kommersiella minneskapslar eller måste ingå i stora specialkonstruerade kretsar.

För att komma tillrätta med vissa av problemen användes i bland ATM-switchar med switchportar både från, switchkärnan med respektive in- och utbuffertar vilket visas i vin mot, och ut exempelvis US, A, 5,493,566 där man har använt en form av STOP- GO lösning där fyllnadsgraden i ut-bufferterna övervakas och när en viss s.k “STOP-nivå" näs i bufferten så kommer en STOP-signal att skickas till vissa inportar med order om att sluta skicka till just den utgång där bufferten håller på att bli fylld. När utbufferten når en lägre s.k “GO-nivå” kommer det att skickas en GO-signal till de berörda inportarna att börja skicka celler igen. Denna lösning kräver att varje inport har en inbuffert som är uppdelad i ett FIFO-minne för varje utgång. Storleken på ut- bufferterna är här bl.a beroende på hur många celler en utbuffert maximalt kan mottaga efter en STOP-signal har sänts i en “worst case” situation.

Ovannämnda patent visar alltså ett system för flödeskontroll genom en ATM-switch som har både in- och utbuffertar.

Fyllnadsgraden hos utbuffertarna mäts och rapporteras till en s.k “access device” för inbuffertarna. Denna innefattar både in- buffertar och en strypmekanism för att kunna stoppa cellflödet och därmed hålla kvar cellerna i inbuffertarna när fyllnadsgraden i utbuffertarna överstiger en viss förutbestämd nivå. Ett statusmeddelande beträffande utbuffertens fyllnadsgrad jämförs med ett accessmeddelande som indikerar vilka ut- buffertar som är adresserade av celler i inbuffertarna, och bara 10 15 20 § 25 30 n u o ø o: u 517 951 4 de celler som är adresserade till de överfulla utbuffertarna stoppas av strypmekanismen.

En annan känd metod för att kontrollera cellflödet är att använda ett s.k “Credit based scheme” där de olika ingångarna ställer en förfrågan om att sända ett visst antal celler under ett fast förutbeståmt tidsintervall. Även här är varje inbuffert uppdelad i ett antal FIFOs, en för varje utgång. En kontrollprocedur bland alla FIFO som har ställt en förfrågan visar hur mycket trafik som är destinerad till varje utgång.

Utgångarna får sedan, baserat på resultatet av kontrollproceduren bland FIFO-minnena, bestämma hur många celler varje FIFO får sända.

Når ingångarna ställer sin förfrågan om att få sända ett visst antal celler under ett visst tidsintervall så begär de bara att sända så mycket som de kan sända utan att det inte föreligger någon risk för köbildning vid utgångarna. I dessa fall behövs alltså inte några utbuffertar. Känd teknik visar också hur man vid “Credit based scheme” använder sig av utbuffertar som lagrar celler då man har långa förutbestämda tidsintervall mellan förfrågningarna. Enligt vad som är känt finns det då två olika inriktningar. Ett sätt där man låter cellerna skickas direkt genom switchkärnan så fort de fått tillstånd. Detta kräver stora och kostsamma utbuffertar eftersom antalet celler som sänds under det långa tidsintervallet kan variera kraftigt, speciellt vid användande av ATM-celler som ofta har en starkt skuraktig trafikfördelning.

Ett annat sätt år att åstadkomma s.k “shaping” vilket betyder att man försöker över tidsintervallet sprida ut skickandet av 10 15 20 25 30 517 951 5 cellerna. Om exempelvis tidsintervallet mellan förfrågningar är satt till 100 celltider och man inporten har 10 celler kan man skicka ut en cell var tionde cellintervall. På så sätt kan storleken på utbuffertarna reduceras. Nackdelen med denna teknik är' dock att man då väntar* med att skicka celler son: kanske mycket väl skulle kunnat ha skickats tidigare under tidsintervallet med hänsyn taget till den totala trafikintensiteten. Följden blir en dålig utnyttjandegrad av switchen. Dessutom kommer man att vid trafik få skurvis förfrågningar på färre celler än vad switchkärnan klarar av vid låg trafik, samt nekade förfrågningar vid hög trafik vilket ger en dålig utnyttjandegrad av switchen.

REnoGöRELsE FÖR UPPFINNINGEN Genom att implementera en switch enligt Stop-Go lösningen behövs alltså relativt stora utbuffertar enligt tidigare känd teknik eftersom det är en viss tidsfördröjning från det att ut- bufferten har nått sin STOP-nivå till dess att inbufferten verkligen stoppar I inflödet till switchkärnan. Denna tidsfördröjning är naturlig och svår att göra något åt. Däremot går det att göra något åt problemet med att switchkärnan kan vara full av celler som är på väg till den utbuffert som håller på att bli överfull efter det att switchporten stoppat inflödet till switchkärnan. Det är detta problem som denna uppfinning medelst ett förfarande och anordning för dynamisk bandbreddstilldelning riktar in sig på att lösa. Vi kan redan här definiera tidsbegreppet “en transfertid" som den tidsrymd det tar för en cell att passera genom switchkärnan.

Genom att låta varje inport till switchen vara försedd med en inbuffert som är uppdelad i ett antal FIFO-minnen, en för varje .nu n. 10 15 20 25 30 Q o o o o' o v - u - .n u u | - n en 517 951 6 utport, kan man med hjälp av kontrollogik få en uppfattning av hur mycket trafik det är på gång mot varje utport, och genom att sedan låta inportarna bara sända var n:te cell mot samma utport (där n är så många celler som kommer att nå utporten efter det att en STOP-signal har sänts) så kan utbufferten begränsas till en mycket mindre storlek än som annars vore fallet eftersom det sålunda endast kan komma en cell från varje inport efter en STOP-signal. Detta är följaktligen ekvivalent med att det sänds en cell per transfertid.

Det kan alltså, enligt uppfinningen, vid en worst case situation maximalt komma fram lika många celler som det finns inportar efter det att en STOP-signal har sänts, istället för maximalt n gånger antalet inportar, som var fallet enligt tidigare känd teknik.

Enligt uppfinningen har alla FIFO-minnen en tröskel på en viss nivå, en s.k “larmnivà”, och när någon FIFO fylls så mycket att den nivån nås skickar switchporten en till en förfrågan kontrollenhet om att få sända celler från denna FIFO med högre hastighet än var nzte cell-tid, d.v.s förfrågan gäller sålunda en önskan om att tilldelas mer bandbredd. Switchen har kontrollogik för varje utgång som kollar vilka inportar som begär ökad sändningshastighet/bandbredd och kan tillåta en eller flera att öka hastigheten. När FIFO-minnena återigen är tomma eller har nått en lägre förutbestämd fyllnadsgrad sänks den tilldelade bandbredden igen.

Genom ett dylikt förfarande och anordning får man en jämnare och stabilare trafik in mot switch-kärnan jämfört med tidigare känd teknik där man har full sändningshastighet in mot switchkärnan för att sedan totalt stoppa trafiken när utbuffertarna fylls.

Den stora fördelen består dock i besparingen av kostnad då :av oo 10 15 20 25 51 7 951 7 utbuffertarna kan hållas så mycket mindre och billigare och att flexibiliteten i hårdvaruuppbyggnaden ökar med minskad kretskomplexitet. Man kan då i större utsträckning använda kommersiella minneskapslar och är inte tvungen till att konstruera specialkonstruerade kretsar. Viktigt att notera är att uppfinningen inte begränsar sig' på något sätt till ATM- celler och ATM-switchar, utan måste även förstås kunna vara implementerbar även vid vanlig paketswitching.

FIGURBESKRIVNING Utföringsexempel av uppfinningen skall beskrivas nedan i anslutning till bifogade ritningar på vilka: - figur 1 visar ett enkelt blockschema där celler/paket buffras före switching, enligt känd teknik, - figur 2 visar ett enkelt blockschema där celler/paket buffras efter switching, enligt känd teknik, - figur 3 visar ett blockschema med cellvägarna enligt en föredragen utföringsform av uppfinningen innefattande buffertar både före och efter switchkärnan, och - figur' 4 visar ett blockschema. med signalvägarna enligt en föredragen utföringsform av uppfinningen innefattande buffertar både före och efter switchkärnan.

FÖREDRAGEN UTFöRINGsFoRM Figur 1 visar känd teknik med buffertarna på ingången enligt ett vanligt sätt att bygga switchar och figur 2 visar en annan typ med buffertar på utgången. En tredje typ av switch har enligt 10 15 20 25 .nu m» n n ,. ,, v II »o o q u o v u: u ;: u... . ou | n u | u f 1 n . , , , nu n» n. u. . p; I . . , u. . o . nu a 3 o n . . g ' ° I f sn n en un n» o. 8 känd teknik buffertar på både in- och utgångarna och det är denna typ sonl uppfinningen är applicerbar° på. Figur 3 visar schematiskt hårdvarustrukturen som är signifikant för cellflödet på switchen 1 enligt föredragen utföringsform. Figuren visar en switch 1 med bara tre inportar 2-4 för enkelhets skull. Vidare visas bara också bara tre utportar 5-7 av samma skäl. Det måste dock förstås att switchar av idag har ett mycket större antal in- respektive utgångar. Switchen är alltså uppbyggd av en switchkärna 8 mellan in- respektive utportarna 2-4 och 5-7.

Switchkärnan 8 består av kopplingspunkter (exempelvis 9 och 10) i nmtrisform så att alla ingångar kan nå alla utgångar. Vid varje utgång från switchkärnan sitter en utbuffert 11-13 som samlar ihop cellerna och skickar' vidare dem till respektive utport 5-7. I denna föredragna utföringsform sitter alltså utbuffertarna 11-13 inuti switchkärnan 8. Det är också ett alternativ att placera dem i utportarna 5-7.

Utbuffertarna har två olika nivåer 14 och 15 där vi kan kalla 14 för en STOP-nivå och 15 för en GO-nivå. Då inportarna 2-4 alla matar samma utbuffert (exempelvis utbuffert 13) med celler enligt figuren så kommer den snart att bli full. Därför används en stoppmekanism som hindrar inportarna att skicka mer till utbufferten 13 i fråga eftersonl det är iessentiellt att inga celler går förlorade p.g.a att utbufferten 13 blir fylld. Då utbuffertens fyllnadsgrad når STOP-nivån 14 så skickas ett kommando från en kontrollenhet 20 som används för bl.a övervakningsfunktioner. I figur 4 syns switchen 1 igen men denna gång ur en illustrerar signalvägsmässig vy där allt som cellernas väg genom switchen uteslutits. Kontrollenheten 20 är i denna föredragna utföringsform placerad inuti switchkärnan 8 och talar om för inportarna att de ska sluta skicka fler celler mot nämnda Kontrollenhetens utport 7. övervakningsfunktion av 10 15 20 25 51 7 9 51 å? šïïí i* ëfšïlšï- f* 9 utbuffertarna ll-13 illustreras här av förbindelsen 21 och dess kommunikation med STOP och GO kommandon till inportarna illustreras med förbindelsen 22.

Efter hand töms utbufferten. 13 och när den når GO-nivån 15 skickas ett nytt kommando till kontrollenheten 20 som talar om för stoppade inportar att de kan börja skicka celler igen.

För att detta ska kunna realiseras måste inportarna 2-4 vara försedd. med. varsin inbuffert 31-33 som i sin tur* måste 'vara indelad i ett antal FIFO-minnen 41-43, en för varje utport 5-7.

På detta vis sorteras cellerna upp baserat på vilken utport de ska till när de kommer till inportarna, och genom att se på antalet celler 51 i varje FIFO kan man beräkna hur mycket trafik varje utbuffert kommer att belastas av de närmaste celltiderna.

Trots att en stoppsignal sänds så kan bufferten i fråga ändå räkna med att ett antal celler anländer efter signalen eftersom de redan befann sig inuti switchkärnan när inportarna stoppade flödet.

Dessa måste också få plats i bufferten. Det är därför ÅSTOP-nivån 14 i utbufferten inte tangerar den nivå där bufferten är absolut full. I följande exempel ska uppfinningen förklaras och fördelarna med den göras uppenbara: Låt oss säga att switchkärnan 8 har 32 st inportar och följaktligen även 32 st utportar. Detta innebär att varje in- port har en inbuffert som är uppdelad i 32 st FIFO-minnen, där varje FIFO-minne endast skickar till en och samma specifik utgång. Låt oss vidare antaga att varje cell tar fyra celltider på sig att passera genom switchkärnan 8. Denna tidsperiod kallas alltså för en “transfertid”. En “worst case" situation skulle då innebära att alla 32 inportar har den senaste transfertiden skickat celler mot samma utbuffert 13 med full hastighet när 10 15 20 III III I b ...... un"w unna .:u- ß II o c u o o p y q . , :en vn av nu o u; o . n . Q I 1 n n v: o q g , , , . .. H U... H.. 10 stoppsignalen kommer. Utbufferten 13 skulle då behöva ha plats för 32x4 = 128 celler utöver de celler som får plats i bufferten upp till STOP-nivån.

För att slippa så stora buffertar låter man enligt uppfinningstanken istället varje inport i ett utgångsläge inte skicka med full hastighet utan bara istället sända en cell var nzte celltid till samma utbuffert, där n är antalet celler som hinner fram till utbufferten efter stoppsignalen, i detta exempel är alltså n = 4. Med tidigare nämnd beteckning skickar man alltså bara en cell per transfertid.

FIFO-minnena sänder alltså i utgångsläget inte med full hastighet utan med 1/n av full hastighet. Sålunda vet man att utbufferten x inte behöver mottaga fler än 32 celler efter en stopp signal (en från varje inport) i en worst case situation.

Om FIFO-minnena börjar att fyllas när de snart en egen s.k “larmnivå”. Berörda inportar kan då göra en förfrågan till kontrollenheten 20 om den får sända sina celler med en högre hastighet än 1/n. Kontrollenheten 20 kan läsa av hur många förfrågningar om ökad hastighet det finns mot varje utbuffert och därmed ge tillåtelse till ingen, en eller flera FIFO-minnen att öka hastigheten. När de FIFO-minnen som fått tillstånd att öka sändningshastigheten är tomma, eller nått någon lägre förutbestämd fyllnadsnivå kommer förfrågan från berörda inportar om högre sändningshastighet att dras tillbaka och återgång till utgångsläget, d.v.s normal hastighet/bandbredd genomföras.

Sändningshastigheten kan ökas till full hastighet direkt eller så skulle även en succesiv ökning lätt kunna implementeras. I och med att en del FIFO kanske sänder med en högre cellhastighet än 1/n då stoppsignalen kommer från utbufferten så kan det 51 7 9 51 .-;_ f: .

Q o | a « | « | u nu ll faktiskt i en worst case situation komma några fler celler än 32. Lät oss säga att tre FIFO har fått öka sin sändningshastighet med det dubbla. Det skulle då innebära att vid worst case skulle utbufferten vara tvungen att hantera 35 celler utöver de celler som fyller bufferten upp till STOP-nivån 14. Trots detta är det ändà en ordentlig besparing av buffertstorleken som kan göras tack vare uppfinningstanken.

Claims (10)

10 15 20 f' 25 30 o ø o u a. 517 951 ~ » n ø nu 12 PATENTKRÄV

1. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem innefattande minst en switch (1), där flödeskontrollen sker genom att: - ansluta inportar (2-4) vid ingàngarna till en switchkärna (8), - ansluta utportar (5-7) vid utgàngarna till switchkärnan (8), - placera minst en inbuffert (31-33) i anslutning till varje inport och att indela nämnda inbuffert i ett flertal FIFO-minnen (41-43), ett för varje utport (5-7), - placera minst en utbuffert (ll-13) i anslutning tilë varje utport (5-7). - övervaka utbuffertarna (ll-13) fyllnadsgrad varvid, då någon utbuffert när en förutbestämd fyllnadsgrad (14), inflödet av datapaket/celler stoppas fràn. de FIFO-minnen som skickar mot nämnda utbuffert och då en förutbestämd lägre fyllnadsgrad (15) nås stoppet hävs, k ä n n e t e c k n a t av att varje FIFO- minne (41-43) i ett utgångsläge endast tilldelas sådan bandbredd att de kan skicka ett paket/cell per transfertid.

2. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 1, k ä n n e t e c k n a t av att inportarna (2-4) gör en förfrågan hos en kontrollenhet (20) för att få sig tilldelade mer bandbredd då minst ett FIFO-minne nätt en viss förutbestämd fyllnadsgrad och att kontrollenheten kan bevilja en sådan förfrågan för vissa av kontrollenheten utvalda FIFO-minnen.

3. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 2, k ä n n e t e c k 5 10 15 20 ,§'25 30 517 951 13 nu» ou n a t av att kontrollenheten (20) gradvis ökar tilldelningen av bandbredd till berörda FIFO-minnen.

4. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 2 eller 3, k ä n n e t e c k“n a t av att kontrollenheten (20) minskar den tilldelade bandbredden till utgångsläget för berörda FIFO-minnen då en viss lägre förutbestämd fyllnadsgrad hos FIFO-minnena har nåtts.

5. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt något av patentkraven 1-4 k ä n n e t e c k n a t av att som switch (1) används en ATM-switch.

6. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem innefattande minst en switch (1) vilken minst innefattar: - en switchkärna (8), - en inport (2-4) vid varje ingång till switchkärnan (8), - en utport (5-7) vid varje utgång från switchkärnan (8), - en inbuffert (31-33) i anslutning till varje inport, där varje inbuffert är indelad i ett flertal FIFO-minnen (41-43), ett för varje utport (5-7), ~ en utbuffert (ll-13) i anslutning till varje utport, - en kontrollenhet (20) för övervakning av utbuffertarnas fyllnadsgrad och anordnad att skicka en STOP-signal till de inportar med FIFO-minnen som skickar till de utbuffertar som nått en viss förutbestämd fyllnadsgrad (14) för att stoppa paket-/cellflödet och även anordnad att skicka en GO-signal till nämnda inportar då fyllnadsgraden i nämnda utbuffertar når en (15), lägre förutbestämd nivå k ä n n e t e c k n a d av att 10 15 20 " 25 - t e c k n'a d av att kontrollenheten o » - n .. 517 951 14 o. I ø f ø no varje FIFO-minne är anordnat att i ett utgångsläge endast skicka ett paket/cell per transfertid.

7. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 6, k ä n n e t e c k n a d av att inportarna (2-4) är anordnade att ,av kontrollenheten (20) kunna begära mer bandbredd för de FIFO- minnen som nått en viss förutbestämd fyllnadsgrad och att kontrollenheten är anordnad att kunna öka bandbredden för vissa av kontrollenheten utvalda FIFO-minnen.

8. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 7, k ä n n e t e c k (20) - n a d av att kontrollenheten är anordnad att då den gett tillåtelse om ökad bandbredd, gradvis öka bandbredden till berörda FIFO-minnen.

9. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 7 eller 8, k ä n n e (20) är anordnad att minska den tilldelade bandbredden för berörda FIFO-minnen till ett utgångsläge då en viss lägre förutbestämd fyllnadsnivå hos FIFO- minnena har nåtts.

10. Anordning för switching av' datapaket/celler' i ett data- /telekommunikationssystem enligt något av patentkraven 6 -9, k ä n n e t e c k n a d av att switchen (1) är en ATM-switch.