SE515333C2 - Kommunikationsdataomkopplingsanordning och kommunikationssystem med sådan omkopplingsanordning - Google Patents

Description

515 sas 2 blir det nödvändigt att överföra datana från mottagarkretsen till sändarkretsen lika många gånger som antalet utgående ledningar.

Ehuru förfarandet som är beskrivet i den utlagda japanska patentpublikationen nr 63-219248 påskyndar överföring av data genom samtidigt mottagning av data och överföring av ett paket på samma gång som behandling av ett huvud måste enligt det beskrivna förfarandet data med avseende på var och en av stationerna som sänder och mottar data mottaga och sända data.

Om det beskrivna förfarandet utnyttjas i ett MCA-(mul- tikanalaccess)-system för att vidareföra tonfrekvensdata från en station till ett antal stationer i digitala affärsradiotjänster kommer fördröjningar i vidarebefordran av data från en inkommande ledning till utgående ledningar att byggas upp, varvid bussens trafik blir hämmad.

Det är därför ett ändamål med föreliggande uppfinning att åstadkommaeflxkommunikationsdataomkopplingsanordning:uxnsnabbt.kan distribuera en mottagen signal till ett flertal stationer och ett kommunikationsdataomkopplingssystem med en sådan kommunikations- dataomkopplingsanordning.

Enligt föreliggande uppfinning åstadkommas en kommuni- kationsdataomkopplingsanordning:Rhfanvändningnællaneæ1inkommande ledning, en utgående ledning, och en. minnesbuss, kännetecknad därav, att den innefattar en anpassad mottagare som skall kopplas till den inkommande ledningen, en anpassad sändare som skall kopplas till den utgående ledningen, ett buffertminne för lagring av data mottagna av nämnda mottagare och data som skall sändas av nämnda sändare, en minnesöverföringsstyranordning för att styra överföring av data mellan buffertminnet och minnesbussen, och huvudstyrorgan för' att styra. nämnda lnottagare, nämnda. sändare, nämnda buffertminne och nämnda minnesöverföringsstyranordning för att i nämnda buffertminne lagra en signal som har mottagits från den inkommande ledningen av nämnda mottagare, för att överföra signalen till minnesbussen, för att bekräfta huruvida data i minnesbussen är adresserade till en station till vilken huvud- styrorganen hör, baserat på innehållet i datana, och för att avge datana genom nämnda sändare till den utgående ledningen om datana är adresserade till stationen. 515 333%* 1iuÅ%ï“Éïfl%ÅÅäi §,i%:¿ï= 3 Buffertminnetlunlinnefatta.enndnnesbussadressräknare för att fastställa en adress för minnesbussen, en minnesdatabuss, en- ledningsmottagningskrets för utmatning av mottagna data från nämnda mottagare till nämndalninnesdatabuss, enlninnesbussmottagningskrets för utmatning av data från minnesbussen till nämnda minnesdatabuss, en minnesbussöverföringskrets för avgivning av data från nämnda minnesdatabuss till minnesbussen, en gränssnittkrets för utväxling av data mellan nämnda minnesdatabuss och nämnda huvudstyrorgan, ett direktminne med ett datauttag kopplat till nämnda minnesdatabuss, och en adderare för att addera ett förutbestämt antal bitar till en utgångssignal från minnesbussadressräknaren, varjämte nämnda huvudstyrorgan innefattar organ för att skriva signalen som mottas av nämnda mottagare i nämnda direktminne vid en adress som är representerad av en utgångssignal från nämnda adderare.

Ett kommunikationsdataomkopplingssystem innefattar ett flertal kommunikationsdataomkopplingsanordningar som är konstru- erade såsom är beskrivet ovan.

Data sonlmottas av huvudstyrorganen lagras i buffertminnet och överförs till minnesbussen. Eftersom datana överförs samtidigt till ett antal stationer kan tiden som krävs för att avge datana avkortas.

Om den adress, där den mottagna signalen är inskriven i direktminnet, är representerad av utgångssignalen kommer adderaren att addera ett förutbestämt antal bitar till adressen i minnes- bussen, och eftersom datana avges till minnesbussen sedan en tid har förflutit för läsning av det förutbestämda antalet bitar kan tiden som krävs för att avge datana justeras medelst det tillfogade antalet bitar.

De ovan nämnda och andra ändamål, särdrag och fördelar med föreliggande uppfinning kommer att bli uppenbara ur den följande beskrivningen med hänvisning till bifogade ritningar som visar föredragna utföringsformer av föreliggande uppfinning såsom exempel.

Fig 1 är ett blockschema över en konventionell kommuni- kationsdataomkopplingsanordning, fig 2 är ett blockschema över en kommunikationsdataomkopplingsanordning enligt föreliggande uppfinning, fig 3 är ett blockschema över vart och ett av de i fig . » = ; f. 5115 3353 gïg:ï;;1ä:p:k 4 2 visade buffertminnena, fig 4 är ett tidsschema för driften hos de i fig 2 visade buffertminnena, fig 5 är ett diagram som visar tidsbestämningen för drift och adresserna för de i fig 2 visade buffertminnena, fig 6 är ett tidsschema för drift av en minnesbuss som är visad i fig 2, fig 7 är ett diagram som visar en minnesav- bildning av buffertminnena som är visade i fig 2, och fig 8 är ett blockschema över ett arrangemang för snabbsökning efter data som skall föras vidare.

Fig 2 visar i blockschemaform en kommunikationsdataom- kopplingsanordning enligt föreliggande uppfinning. Kommunika- tionsdataomkopplingsanordningen är särskilt användbar då det gäller överföring av paket av tonfrekvensdata i ett MCA-system som används i digitala affärsradiotjänster.

Såsom är visat i fig 2 inkluderar kommunikationsdataom- kopplingsanordningen ett flertal enheter 1 kopplade till en minnesbuss 2. Var och en av enheterna 1 innefattar en mottagare 100, en sändare 200, ett buffertminne 300 och en minnesöverförings- styranordning 400. I var och en av enheterna 1 är mottagaren 100 inkopplad direkt mellan en inkommande ledning och buffertminnet 300, medan sändaren 200 är inkopplad direkt mellan en utgående ledning ochlmiffertminnet 300. Minnesöverföringsstyranordningen 400 är inkopplad direkt mellan buffertminnet 300 och minnesbussen 2.

Mottagaren 100, sändaren 200, buffertminnet 300 och minnesöverfö- ringsstyranordningen 400 styrs av varsin styrenhet (inte visade) anbragta däri och en CPU (inte visad), som utgör en värdanordning för styrenheterna. Mottagaren 100, sändaren 200, buffertminnet 300 och minnesöverföringsstyranordningen 400 är inbördes sammankopplade genom CPU.

Seriedata förda från den inkommande ledningen till en av enheterna 1 mottas av mottagaren 100 och omvandlas av denna till bitgrupper av parallelldata som därefter successivt skrivs in i buffertminnet 300.

Omedelbart efter det att parallelldatana har skrivits in i buffertminnet 300 omvandlas de inskrivna parallelldatana av minnesöverföringsstyranordningen 400 till seriedata som därefter överförs genom minnesbussen 2 samtidigt till alla andra enheter 1.

I var och en av alla de andra enheterna 1 mottas de överförda i. ...- 515 333 5 datana av minnesöverföringsstyranordningen 400 och omvandlas därav tillbaka till parallelldata som sedan skrivs in i buffertminnet« 300. Sändaren 200 tillfogar ett nytt huvud till de i buffertminnet 300 lagrade datana och omvandlar datana från buffertminnet 300 till seriedata som därefter matas ut från den utgående ledningen.

Fig 3 visar i blockform en detaljerad utformning av vart och ett av buffertminnena 300 som är visade i fig 2.

Såsom är visat i fig 3 innefattar buffertminnet 300 ett 5-portars direktminne som inkluderar en väljare 306, en minnes- databuss 313 och ett direktminne (RAM) 307 som matas med en adress genom väljaren 306 och data genom minnesdatabussen 313.

Väljaren 306 matas med en utgångssignal från en minnes- bussadressräknare 301, summan av ett förutbestämt enhetsnummer som är tilldelat var och en av enheterna 1 och en utgångssignal från en ledningsmottagningsadressräknare 302 som matas med en utgångs- signal från en aritmetisk logikenhet (ALU) 303, till vilken förs utgångssignalen från minnesbussadressräknaren 301 och en förutbe- stämd bitserie "00000001“, en utgångssignal från en lednings- överföringsadressräknare 304 som matas med styrdata från CPU, en utgångssignal från en ledningsöverföringsadresslåskrets 305, som också matas med styrdata från CPU, och en adress direkt från CPU.

Väljaren 306 väljer endera av de tillförda signalerna och matar ut den valda signalen till direktminnet 307.

Till minnesdatabussen 313 är anslutna enxninnesbussmottag- ningskrets 310 för mottagning av data från minnesbussen 2, en minnesbussändningskrets 312 för överföring av data till minnes- bussen 2, en ledningsmottagningskrets 309 för mottagning av data från den inkommande ledningen, en ledningsöverföringskrets 311 för överföring av data till den utgående ledningen, och en CPU- gränssnittkrets 308 kopplad till CPU, vilken krets styr komponen- terna i enheten 1. Direktminnet 307 är kopplat till dessa kretsar genom minnesdatabussen 313 för åtkomst medelst dessa. Direktminnet 307 används som en 5-port-direktminneskonfiguration i ett tids- multiplexarbetssätt medelst dessa kretsar. I denna utföringform har tidsmultiplexarbetssättet den fundamentala klockfrekvensen 4096 MHz.

. , . X . - 515 m 6 Tidsmultiplexarbetssättet hos vart och ett av buffert- minnena 300 kommer att beskrivas nedan med hänvisning till fig 4.

I tidsmultiplexarbetssättet är en period bildad av 8 klockpulser vilka börjar vid de respektive tidpunkterna to - t7.

Vid tidpunkten to läses en databitgrupp ut ur direktminnet 302 in i minnesbussöverföringskretsen 312 om omvandlas av denna till 8-bitseriedata. Nämnda 8-bitseriedata överförs till minnes- bussen 2 under en tidsperiod från tidpunkten to till tidpunkten t7.

Under en tidsperiod från tidpunkten tl till tidpunkten t4 kan CPU komma åt direktminnet 307. Under denna tidsperiod väljer väljaren 306 CPU-adressen, varjämte CPU-gränssnittkretsen 308 kopplar ihop CPU och minnesdatabussen 313.

Eftersom CPU har åtkomst direkt till direktminnet 307 kan signalredigering såsom då det gäller omvandling av ett huvud för paketöverföring utföras i buffertminnet 300 under denna tidsperiod.

CPU skriver 10 adressbitar av högre ordning hos direkt- minnet 307, där inledningsdelen av redigerad överföringsdata är lagrad, in i ledningsöverföringsadressräknaren 304 och skriver 6 bitar' av låg ordning hos densamma. in i. ledningsöverföringsad- resslåskretsen 305.

Ledningsöverföringskretsen 311 läser en bitgrupp data från direktminnet 307 med en adress angiven av ledningsöverförings- adressräknaren 304 och ledningsöverföringsadresslåskretsen 305, omvandlar den lästa bitgruppen data till seriedata, och överför seriedatat till den utgående ledningen. Sedan 8 bitar svarande mot en bitgrupp data har överförts, uppdaterar CPU ledningsöverförings- adressräknaren 304, vinner åtkomst till direktminnet 307 vid tidpunkten t5, läser nästa bitgrupp data från direktminnet 307 och sätter den lästa bitgruppen data i ledningsöverföringkretsen 311.

Såsom kommer att beskrivas senare skrivs sändningsdata i buffertminnet med intervall av 64 bitgrupper. Därför blir 6 bitar av adresser av låg ordning angivande transmissionsdata fixerade, under det att endast 10 bitgrupper därav av högre ordning upp- dateras.

Ledningsöverföringskretsen 309 omvandlar varje bitgrupp seriedata mottagen från den inkommande ledningen till parallelldata 515 333 7 och skriver in parallelldatana i direktminnet 307 vid tidpunkten t6.

Minnesbussmottagarkretsen 310 omvandlar 8-bitseriedata överförda från tidpunkten to till tidpunkten t7 till parallelldata och skriver in parallelldatana i direktminnet 307 vid tidpunkten 12.7.

Datana förs in i och ut ur minnesbussen 2 med användning av adresser som är angivna av minnesbussadressräknaren 301.

Minnesbussadressräknaren 301 används för att upprätta synkronism mellan enheterna 1. Minnesbussadressräknaren 301 innefattar en 16-biträknare som räknar upp varje 8 bitar med den fundamentala klockfrekvensen 4096 MHz, dvs i raten 512 kHz.

Fig 5 *visar sambandet. mellan räknevärdet hos minnes- bussadressräknaren 301 och tiden.

Räknevärdet hos ndnnesbussadressräknaren 301 är (J vid tidpunkten(L Räknevärdet hos minnesbussadressräknaren 301 varierar periodiskt på så sätt att det ökar med tiden och återgår till 0 då 128 ms har förflutit. Kommunikationsdataomkopplingsanordningen i den visade utföringsformen har en fundamental klockavgivningskrets (inte visad). Minnesbussadressräknarna 301 i de respektive enheterna är så anordnade, att deras räknevärden blir fullt synkroniserade mellan enheterna 1 medelst en klocksignal som matas ut från den fundamentala klockavgivningskretsen.

När mottagningsdatastart mottas av mottagaren 100 laddar ledningsmottagningsadressräknaren 302 utgångssignalen från ALU 303 som en adress i ett tidssamband med igångsättning av mottagning av data. Den inladdade adressen utgör summan av räknevärdet hos minnesbussadressräknaren 301 och bitserien "0000000l" som tillfogas av ALU 303. 3 I fig 5 upphör mottagningsdatastarten som håller på att mottas sedan 20 ms har förflutit och deras mottagning då 50 ms har förflutit. Eftersom adressen vid vilken mottagningsdatana är inskrivna i buffertminnet 300 utgör summan av överföringsadressen hos minnesbussen 2 och "1", avges mottagningsdatana till minnes- databussen 313 utan dröjsmål omedelbart sedan mottagningsdatana har skrivits in i direktminnet 307 i buffertminnet 300, överförts genom -..»= 515 335 8 minnesbussöverföringskretsen 312 till minnesbussen 2, och överförts till alla andra enheter l.

Tiden som krävs tills mottagningsdata har avgivits till minnesbussen 2 fastställs genom justering av antalet bitar som skall tillfogas av ALU 303. Följaktligen kan tiden som krävs till dess att mottagningsdatana avges till minnesbussen 2 lätt justeras, beroende på driften hos kommunikationsdataomkopplingsanordningen.

Fig 6 visar en tidssekvens för data på ledningarna i varje enhet och en tidssekvens för minnesbussen 2.

Var och en av enheterna l samverkar med 64 ledningar som överför data i raten 64 kbps. Det finns 64 enheter, och varje enhet är kopplad till var och en av de övriga enheterna genom en ledning.

Alla datana från enheterna multiplexeras på minnesbussen 2 och överförs i raten 4096 Mbps.

Varje databitgrupp på ledningarna multiplexeras på minnesbussen 2, och 64 bitgrupper data hos ledningarna 1 t o m 64 multipliceras i ett tidsmultiplexarbetssätt under 125 ps.

Fig 7 visar tilldelningen av adresser i buffertminnet 300.

Adresserna uppdelas för varje 64 bitgrupper, och datana för ledningarna 1 t o m 64 skrivs i bitgrupper. Buffertminnet 300 har lagringskapaciteten 64 k bitgrupper. 64-bitgruppdatana skrivs in i buffertminnet 300 på 125 ps synkront med överföringen av data i minnesbussen 2. Sedan 125 ps har förflutit, återgår adressen till adressen 0, varjämte buffertminnet 300 skriver över de befintliga datana.

Eftersom buffertminnet 300 för varje enhet lagrar datana som mottas av alla enheterna under de senaste 125 ps kan sändaren 200 söka datana som är lagrade i buffertminnet 300 med avseende på data som skall vidarebefordras, skriva om huvudkoden till en huvudkod för sändning, och överföra datana.

Fig 8 visar i blockform ett arrangemang' med minnes- överföringsstyranordningen 400 för att snabbt söka efter data som skall vidarebefordras från datana som är lagrade i buffertminnet 300.

Minnesöverföringsstyranordningen 400 innefattar en huvddetektor 401 och ett 2-portdirektminne 402. sända från.minnesbusseu12 omvandlas av'minnesbussmottagningskretsen Mottagningsdata 515 ass 9 310 till parallelldata som samtidigt skrivs in i direktminnet 307 och kontrolleras av huvuddetektorn 401.

När huvuddetektorn 401 detekterar huvudet hos data som skall överföras, använder huvuddetektorn 401 6 bitar 16-bitdata av lägre ordning i minnesbussadressräknaren 301 som en del "A" av en adress i 2-portdirektminnet 402 och använder också en destinations- kod som ingår i huvudkoden såsom återstoden av adressen för 2- portdirektminnet 402.

I 2-portdirektminnet 402 skrivs 10 bitar av högre ordning i 16-bitdatana hos minnesbussadressräknaren 301 som data "B" i den sålunda fastställda adressen.

Således inkluderar adressen där datana skrivs in i 2- portdirektminnet 402 6 bitar av lägre ordning i 16-bitdatana hos minnesbussadressräknaren 301 vid tidpunkten då huvudet i mottag- ningsdata skrivs 511 i direktminnet 307, varvid ck: 6 bitarna av lägre ordning anger numret på ledningen över vilken datana har mottagits.

Adressen för 2-portdirektminnet 402 inkluderar också destinationskoden för mottagningsdata. Genom åtkomst till 2- portdirektminnet 402 kan CPU för sändaren 200 läsa data för adressen för direktminnet 307 där huvudet i den mottagna signalen är lagrat ur ledningsnumret och destinationskoden. Läsning av data vid denna adress medger att ett vidarebefordringsförlopp kan utföras för snabb detektering och avgivning av data som skall sändas.

Enligt föreliggande uppfinning kan, i och med att data som mottas av en enhet omedelbart överförs till alla andra enheter, dvs buffertminnena som är tilldelade sändarna som är kopplade till alla de andra ledningarna, den. mottagna signalen distribueras utan dröjsmål till ett flertal utgående ledningar och överföras samtidigt.

Vidare kan kommunikationsdataomkopplingsanordningen lätt konstrueras, därför att tiden som krävs efter det att data har mottagits till dess att de mottagna datana avges till minnesbussen kan justeras medelst antalet bitar som skall tillfogas.

Kommunikationsdataomkopplingsanordningenlfinlanvändas för att upprätta ett kommunikationsdataomkopplingssystem. ,, »fa 10 Ehuru vissa föredragna utföringsformer av föreliggande uppfinning har visats och beskrivits i detalj skall det förstås att skilda ändringar och modifikationer kan utföras däri inom ramen för de bifogade patentkraven.

Claims (3)

“I . 'mans 9501216-1 515 353 Avsedd Éêfš-fèfsåíšïià-Ifitènt* f- kraven av'den 6'april-L99$"ï ll PATENTKRAV

1. Kommunikationsdataomkopplingsanordningnædwaïkommunikations- dataomkopplingsenhet (1) för användning mellan en inkommande led- ning, en utgående ledning, och en minnesbuss (2), k ä n n e - t e c k n a d därav, att nämnda enhet (1) innefattar en anpassad mottagare (100) kopplad till den inkommande ledningen, en anpassad sändare (200) kopplad till den utgående ledningen, ett buffertminne (300) för lagring av data mottagna av nämnda mottagare och data som skall sändas av nämnda sändare (200), en minnesöverföringsstyr- anordning (400) för att styra överföring av data mellan nämnda buffertminne (300) och minnesbussen (2), och huvudstyrorgan för att styra nämnda mottagare (100), nämnda sändare (200), nämnda buffert- minne (300) och nämnda minnesöverföringsstyranordning för att i nämnda buffertminne (300) möjliggöra lagring av data som har mot- tagits från den inkommande ledningen av nämnda mottagare (100), för att överföra datana till minnesbussen (2), för att bekräfta huru- vida datana på minnesbussen (2) är adresserade till en station till vilken huvudstyrorganen hör, baserat på innehållet i datana, och för att avge datana genom nämnda sändare (200) till den utgående ledningen om datana är adresserade till stationen.

2. Kommunikationsdataomkopplingsanordningenligtkrav1, k ä n - n e t e c k n a d därav, att nämnda buffertminne (300) innefattar en minnesbussadressräknare (301) för att upprätta synkronisulmellan nämnda kommunikationsdataomkopplingsenheter, en minnesdatabuss, en ledningsmottagningskrets för utmatning av mottagna data från nämnda mottagare (100) till nämnda minnesdatabuss, en minnesbussmottag- ningskrets för utmatning av data från minnesbussen (2) till nämnda minnesdatabuss, en minnesbussöverföringskrets för avgivning av data från nämnda minnesdatabuss till minnesbussen (2), en gränssnitt- krets för utväxling av data mellan nämnda minnesdatabuss och nämnda huvudstyrorgan, ett direktminne med ett datauttag kopplat till nämnda minnesdatabuss, och en adderare för att addera ett förut- bestämt antal bitar till en utgångssignal från nämnda minnesbuss- adressräknare (301), och att nämnda huvudstyrorgan innefattar organ för att skriva signalen som mottas av nämnda mottagare i nämnda direktminne i en adress som är representerad av en utgångssignal från nämnda adderare.

3. Kommunikationsdataomkopplingsanordning enligt krav 1 eller 2, 515 333 12 k ä n n e t e c k n a d därav, att den innefattar en annan kommu- nikationsdataomkopplingsenhet som svarar mot nämnda kommunikations- dataomkopplingsenhet (1), varvid de enskilda kommunikationsdataom- kopplingsenheterna är sammankopplade medelst nämnda minnesbuss (2) .