SE504810C2 - Sätt och anordning vid gränssnitt,I2C/RS-232 - Google Patents

Description

10 15 20 25 30 504 810 2 Teletextdatadekodern kan också vara förbunden med ett seriellt gränssnitt av typen I2C, som har utvecklats av Philips. Ett system av denna typ är också beskrivet med hänvisning till FIG l(B).

Enligt tidigare kända system sker förbindelsen av teletextdatadekodern antingen via instickskort med video ingång i datorn, eller via extern anordning förbunden via datorns seriella gränssnitt (RS232-C). Båda typerna kan också innefatta en komplett TV-mottagare, varvid en an- tenningång i stället är anordnad på kortet.

I dessa fall kan tillämpningsprogram i datorn för behandling av videotextdata kommunicera med teletextdata- dekodern via konventionella drivprogram. När det gäller externa anordningar används drivprogram för kommunikation via datorns seriella utgång (RS-232C).

De bearbetningsorgan som erfordras enligt tidigare känd teknik för att förbinda en teletextdatadekoder med en dator via datorns seriella gränssnitt (RS-232C) medfoi avsevärd fördyring genom ett flertal komponenter och sär- skild låda eller hölje. Även utförandet med särskilt in- stickskort innebär förhållandevis höga kostnader samt ställer krav på ytterligare monteringsarbete.

Uppfinningen i sammanfattning Ett syfte med uppfinningen är att åstadkomma sätt och anordning för överföring av data i båda riktningarna mellan dator med seriellt gränssnitt av typ RS-232 och elektrisk enhet med seriellt gränssnitt av typ IZC med en dataledning (SDA) och en klockledning (SCL), varvid er- forderlig hårdvara ska vara enkel och billig. Den elel triska enheten kan t ex utgöras av en integrerad tele- 10 15 20 25 30 3 504 810 textdatadekoder. Syftet har uppnåtts genom de i patent- kraven 1 respektive 5 angivna särdragen.

En signalväxel med ytterst få komponenter är förbun- den mellan den elektriska enheten och datorns seriella utgång via en enkel konventionell signalbuffert (line driver). Endast det seriella gränssnittets handskakningu ledningar (CTS, RTS, DTR) används för kommunikationen, varför särskild drivrutin erfordras i datorn.

Ytterligare särdrag hos uppfinningen framgår av be- skrivningen nedan och efterföljande osjälvständiga pa- tentkrav.

Kort beskrivning av ritningarna Uppfinningen ska nu närmare beskrivas med hjälp av utföringsexempel under hänvisning till bifogade ritning- ar, på vilka FIG 1(A) är ett blockschema över ett system enligt ti- digare känd teknik med bussanslutning av en teletextdatadekoder, FIG l(B) är ett blockschema över ett system enligt ti- digare känd teknik med seriell anslutning av en teletextdatadekoder, FIG 2 är ett blockschema över ett utförande av an- ordningen enligt uppfinningen, FIG 3 är ett principiellt kopplingsschema över utfö- randen enligt FIG 2 och FIG 4(A)~ i FIG 4(F) är flödesscheman, som visar det principiella programflödet i en drivrutin för kommunikation mellan en dator och en enhet med gränssnitf typen Izc. 504 810 4 lO 15 20 25 30 Beskrivning FIG l(A) visar ett tidigare känt utförande av ett teletextsystem, enligt vilket en integrerad teletextdata- dekoder 1 via en bussledning är förbunden med en bearbet- ningsenhet, som innefattar en processor 2, en första ROM~ minneskrets 3 och en andra RAM-minneskrets 4. En ingång hos teletextdatadekodern 1 är förbunden med en videosig- nalkälla. En kommunikationskrets 5 (UART) och en insig- nal/utsignalenhet 6 möjliggör kommunikation med en kon- ventionell persondator via ett seriellt gränssnitt av ty- pen RS232C. Persondatorn är försedd med motsvarande in- signal/utsignalenhet 7 och kommunikationskrets 8. Förutom en tillämpningsprogramvara i datorn för att sammanställa, lagra och visa teletextinformationen används en konven- tionell drivrutin 9 för själva kommunikationen via det seriella gränssnittet.

FIG l(B) visar ett alternativt, också tidigare känt, utförande med den enda skillnaden att en integrerad tele- textdatadekoder 1' via en seriell buss 10 (IZC) är för- bunden med en processor 2', varvid såväl teletextdatade- är försedda med seriella kodern 1' som processorn 2' gränssnitt. I övrigt är utförandet identiskt med utföra; det enligt FIG l(A).

I bàda utförandena enligt FIG l(A) och FIG l(B) er- fordras alltså särskild bearbetningsenhet för att àstad~ komma kommunikationen mellan teletextdekoder och dator.

Bearbetningsenheten innehåller kostsam hårdvara, men med- ger användning av en konventionell drivrutin i datorn.

FIG 2 visar ett principiellt blockschema över ett föredraget utförande av en anordning enligt uppfinningen. 10 15 20 25 30 5 504 810 En elektrisk enhet 1', som i det visade utförandet utgörs av en integrerad teletextdatadekoder, med seriellt gräns» snitt av typen IZC är via en seriell IZC-buss 10 och en signalväxel 11 operativt förbunden med en insignal/utsig- nalenhet 6 med konventionella signalbuffertar. På dator- sidan är anordnade en insignal/utsignalenhet 7 och en kommunikationskrets 8 av ovan beskriven typ. I detta ut- förande är dock insignal/utsignalenheten 7 funktions- mässigt förbunden med kommunikationskretsen 8 via hand- skakningsledningar 13 och inte via dataledningar pà kon- ventionellt sätt. För att ändå möjliggöra styrning av te- letextdatadekodern 1' och överföring av data från denna till en tillämpningsprogramvara i datorn är en särskild drivrutin 14 anordnad i datorn.

I kopplingsschemat enligt FIG 3 visas det principi- ella utförandet av signalväxeln 11. De speciella drivru- tiner som används för att kommunicera via signalväxeln 11 framgår enligt beskrivningen nedan med hänvisning till FIG 4(A)-4(F). Teletextdatadekoderns 1' två seriella led- ningar 10, SDA (dataledning) och SCL (klockledning), är via resistorer 34 var för sig förbundna med spänningsmat- ningen, i detta fall +5 Volt. Resistorerna har till funk- tion att dra ledningarna till referensspänningen genom nå kallad ”pull up", så att ledningarna SDA och SCL kan för- sättas i två olika tillstånd, HIGH och LOW. Ledningarna SDA och SCL är också via ett första switchelement 33 och ett andra switchelement 33' förbundna med signaljord.

Switchelementen 33 och 33' är i det visade utförandet av FET-transistortyp. Andra utföranden av switchelement kan användas. Dess funktion är att i beroende av en styrsig- nal pà en styringàng, i det visade utförandet styret, mad làg resistans förbinda dekoderns ledningar med jord. Den 10 15 20 25 30 .S04 810 6 seriella ledningen SDA är också förbunden med en utgång hos signalväxeln 11. Utgàngen är via insignal/utsignalen- hetens 6 handskakningsledningar 12 förbunden med datorns första handskakningsledning CTS.

För att överföra datasignaler och vissa typer av styrsignaler från datorn till teletextdatadekodern 1' är en andra handskakningsledning RTS hos datorn förbunden med styringàngen hos det första switchelementet 33 för att vid aktivering av RTS-signalen i datorn försätta SDA- ledningen i tillståndet HIGH. Detta tillstànd tolkas på konventionellt sätt enligt teletextdatadekoderns interna logik.

Enligt det använda gränssnittet, IZC, förutsätts den elektriska enheten erhålla klocksignaler från en yttre enhet, i det aktuella fallet datorn. Därför är datorns seriella utgång DTR, via insignal/utsignalenheten 6, för- bunden med styringàngen hos det andra switchelementet 33' för att vid aktivering av DTR-ledningen försätta SCL- ledningen i tillståndet HIGH.

FIG 4(A) visar i form av ett flödesschema vad som sker i datorns drivrutin, när dataöverföring mellan den elektriska enheten och datorn ska initieras. Detta för- lopp innebär att I2C-enheten försätts i ett tillstànd bo nämnt START. I blocket 15 görs RTS-utángen inaktiv, vil- ket enligt FIG 3 innebär att SDA-ledningen försätts i tillståndet LOW (motsvarar logiskt O). Därefter sker i blocket 16 fördröjning en viss tidsenhet tl. Storleken pà tl bestäms av specifikationer i IZC-gränssnittet. Enligt aktuella specifikationer är tl minst 5us, om enheten ar- (STANDARD MODE), och minst lps, om betar i standardläge enheten arbetar snabbt läge (FAST MODE). Efter fördröj- ningen görs i blocket 17 DTR-utgången inaktiv, vilket en- 10 15 20 25 30 7 ligt FIG 3 innebär att SCL-ledningen försätts i tillstàn- det LOW (motsvarar logiskt 0). Därefter sker i blocket 18 ytterligare fördröjning, denna gång ett tidsintervall tz.

Enligt aktuella specifikationer är t2 minst 4,5ps, om en- och minst heten arbetar i standardläge (STANDARD MODE), 1,3ps, om enheten arbetar snabbt läge (FAST MODE). Efter dessa steg är IZC-enheten försatt i startläge (START). p FIG 4(B) visar de steg som drivrutinen genomgår vid överföring av 8 bitar data från datorn till I2C-enheten l'. Dessa steg är aktuella först efter det att stegen en- ligt FIG 4(A) har tagits. I blocket 19 kontrollerar driv- rutinen om nästa bit som ska sändas från datorn är lika dvs nästa bit är lika (O). Om så inte är fallet, med ett (1), görs RTS-utgången aktiv i blocket 20, vilket med noll innebär att SDA-ledningen försätts i tillståndet HIGH (1). Därefter fortsätter rutinen med blocket 21 enligt nedan. Om däremot nästa bit som ska sändas är lika med noll (0), görs RTS-utgången inaktiv i blocket 15, vilket innebär att SDA-ledningen försätts i tillståndet LOW (0).

Därefter sker i-blocket 21 fördröjning av förloppet. För- dröjningen sker under tidsintervallet t3. Enligt aktuella specifikationer är ta minst O,5ps, om enheten arbetar i standardläge (STANDARD MODE), och minst 0,2ps, om enheten arbetar snabbt läge (FAST MODE).

Därefter följer några steg för att åstadkomma klock- ning av IZC-enheten 1'. I blocket 22 görs DTR-utgången aktiv, vilket innebär att SCL-ledningen försätts i till- ståndet HIGH (1). Efter fördröjningen i blocket 23 tidsintervallet t, görs i blocket 17 (samma funktion som utförs enligt FIG 4(A) DTR-utgången inaktiv, vilket inH~ bär att SCL-ledningen försätts i tillståndet LOW (0). En- 504 810 10 15 20 25 30 504 810 8 ligt aktuella specifikationer är t, minst 5us, om enheten arbetar i standardläge (STANDARD MODE), och minst lps, om enheten arbetar snabbt läge (FAST MODE).

Efter ytterligare fördröjning tiden tz i blocket 18 kontrolleras i blocket 24 om samtliga bitar som ska över- föras verkligen har överförts. Om så inte är fallet åter- går programflödet till blocket 19 för överföring av nästa databit. Har däremot samtliga bitar överförts avslutas rutinen.

FIG 4(C) visar de steg som drivrutinen genomgår vid mottagning av bekräftelse från IZC-enheten. I ett första steg 20 görs RTS-utgången aktiv, vilket innebär att SDA- ledningen försätts i tillståndet HIGH (1). Därefter sker i blocket 21 fördröjning av förloppet under tidsinterval- let ta, innan DTR-utgången görs aktiv, vilket innebär att SCL-ledningen försätts i tillståndet HIGH (1). Efter för- dröjningen i blocket 23 tidsintervallet t4kontrolleras i blocket 25 om CTS-ledningen är aktiv, vilket är fallet när SDA-ledningen är i tillståndet HIGH (1). Om CTS- ledningen inte-är aktiv, innebär det genom blocket 26 att bekräftelse har mottagits. År däremot CTS-ledningen aktiv gäller genom blocket 27 att ingen bekräftelse har motta- gits. I det följande blocket 17 görs DTR-utgången inak- tiv, vilket enligt FIG 3 innebär att SCL-ledningen för- sätts i tillståndet LOW (motsvarar logiskt O). Slutligen sker i blocket 18 ytterligare fördröjning, denna gång tidsintervallet tr FIG 4(D) visar förloppet under sändning av bekräf- telse från datorn till enheten. I blocket 15 görs RTS- utàngen inaktiv, vilket enligt FIG 3 innebär att SDA-1ed- ningen försätts i tillståndet LOW (motsvarar logiskt u;.

Därefter sker i blocket 21 fördröjning en viss tidsenhet 10 15 20 25 30 9 504 810 ta. Därefter följer några steg för att åstadkomma klock- ning av I2C-enheten 1'. I blocket 22 görs DTR-utgången aktiv, vilket innebär att SCL-ledningen försätts i till- ståndet HIGH (1). Efter fördröjningen i blocket 23 tids- intervallet t, görs i blocket 17 (samma funktion som ut- förs enligt FIG 4(A)) DTR-utgången inaktiv, vilket inne- bär att SCL-ledningen försätts i tillståndet LOW (0).

RTS-utgången görs aktiv i blocket 20, så att SDA-led- ningen försätts i tillstàndet HIGH, varefter rutinen av- slutas med fördröjning tiden tz i blocket 18.

FIG 4(E) visar förloppet under mottagning av en byte (8 bitar) data från I2C-enheten l'. I ett första steg 20 görs RTS-utgången aktiv, vilket innebär att SDA-ledningen försätts i tillståndet HIGH (1). Därefter sker i blocket 21 fördröjning av förloppet under tidsintervallet ta, in~ nan DTR-utgången görs aktiv, vilket innebär att SCL- ledningen försätts i tillståndet HIGH (1). Efter fördröj- ningen i blocket 23 tidsintervallet t,kontrolleras i blocket 25 om CTS-ledningen är aktiv, vilket är fallet när SDA-ledningen är i tillståndet HIGH (1). Om CTS- ledningen inte är aktiv, innebär det genom blocket 28 att den mottagna biten är en nolla (0). Därefter fortsätter rutinen genom blocket 17 enligt nedan. Om däremot CTS- ledningen är aktiv tolkas detta genom blocket 29 som att den mottagna biten är en etta (1).

I det följande blocket 17 görs DTR-utgången inaktiv, vilket enligt FIG 3 innebär att SCL-ledningen försätts i tillståndet LOW (motsvarar logiskt 0). I blocket 18 sker ytterligare fördröjning, denna gång ett tidsintervall tz.

Stegen 21 till och med 18 enligt ovan genomlöps för varje överförd bit, och denna slinga avslutas genom blocket su.

I detta block kontrolleras om samtliga, i det visade ut- 10 15 20 25 30 504 810 10 förandet 8, bitar har mottagits. Om så inte är fallet återgår behandlingen genom slingan till blocket 21 med ny fördröjning. Om samtliga bitar har överförts, avslutas rutinen.

Den sista delrutin som visas genom flödesschema framgår av FIG 4(F). Denna delrutin medför att I2C- enheten 1' försätts i ett tillstånd benämnt STOP. I blocket 15 görs RTS-utàngen inaktiv, vilket enligt FIG 3 innebär att SDA-ledningen försätts i tillståndet LOW (motsvarar logiskt O). Därefter sker i blocket 21 för- dröjning av förloppet. Fördröjningen sker under tidsin- tervallet t3. I blocket 22 görs DTR-utgången aktiv, vil- ket innebär att SCL-ledningen försätts i tillståndet HIGH (1). I blocket 22 görs DTR-utgången aktiv, vilket innebär att SCL-ledningen försätts i tillståndet HIGH (1). Efter fördröjningen i blocket 31 tidsintervallet ts görs i blocket 20 RTS-utgången aktiv, så att SDA-ledningen för- sätts i tillståndet HIGH, varefter rutinen avslutas med fördröjning tiden ts i blocket 32. Enligt aktuella speci- fikationer är ts minst 4us, om enheten arbetar i stan- dardläge (STANDARD MODE), och minst O,6us, om enheten ar- betar snabbt läge (FAST MODE). Fördröjningen ts är minst Sus, om enheten arbetar i standardläge (STANDARD MODE), och minst 1,5us, om enheten arbetar snabbt läge (FAST MO- DE).

Signalväxelns 11 utformning med bussanslutning av typen IZC som anslutningsväg mot en IZC-enhet 1' och med anslutningsväg via handskakningsledningar CTS, RTS och DTR mot en konventionell persondator möjliggör mer kommu- nikation än vad som framgår av de ovan beskrivna rutiner- na. Med anlslutning av ytterligare handskakningsledningar l0 15 504 810 ll blir det ttex möjligt att med ytterligare drivrutiner åstadkomma klocksynkronisering och särskiljning av flera styrenheter.

Den hårdvara som erfordras i utförandet enligt FIG 3 byggs lämpligtvis in i ett hölje, vars yttre form är an- passad till kontaktdon för anslutning till videoapparat, TV eller dator. Lämpligt kontaktdon är så kallade SCART- kontakter, eller DSUB-don.

Den spänningsmatning som erfordras till signalväxeln tas lämpligtvis från något tillgängligt uttag hos datorn.

Det kontaktdon som används för att förbinda tangentbordet med datorn innfattar kontaktelement för spänningsmatning av tangentbordet är därför lämpligt att använda.

Claims (6)

10 15 20 25 30 504 810 12 PATENTKRAV

1. Anordning för överföring av data i båda riktningarna mellan dator med seriellt gränssnitt av typ RS-232 och elektrisk enhet med seriellt gränssnitt av typ IZC med en dacaïedning och en kiøckledning , k ä n n e t e c k n a d av att en första handskakningsledning (CTS) hos datorns gränssnitt är förbunden med den elektriska enhetens (SDA) via en signalväxel dataledning (ll), att en andra handskakningsledning (RTS) hos datorns gränssnitt är förbunden med den elektriska enhetens och dataledning (SDA) via signalväxeln (ll) att en tredje handskakningsledning (DTR) hos datorns gränssnitt är förbunden med den elektriska enhetens klockieaning (scL) via sigfiaiväxein <11>.

2. Anordning enligt krav 1, k ä n n e t e c k n a d av att den elektriska enheten innefattar en teletextdatade- koder.

3. Anordning enligt krav 1, k ä n n e t e c k n a d av att signalväxeln (ll) innefattar a)en första pol, vilken är förbunden med en spän- ningskälla via en första resistor (34) och med signaljord via ett första switchelement (33), för förbindning med den elektriska enhetens da- taledning (SDA), b)en andra pol, vilken är förbunden med en spän- ningskälla via en andra resistor (34') och med signaljord via ett andra switchelement (33'), lO 15 20 25 30 504 810 13 för förbindning med den elektriska enhetens klockledning (SCL). c)en tredje pol, vilken är förbunden med den förs- ta polen, för förbindning med den första hand- skakningsledningen (CTS) hos datorns gränssnitt, d)en fjärde pol, vilken är förbunden med en styr- ingång hos det första switchelementet (33) för att förbinda den första polen med signaljord, varvid den fjärde polen är förbindbar med den andra handskakningsledningen (RTS) hos datorns gränssnitt, och e)en femte pol, vilken är förbunden med en styrin- gång hos det andra switchelementet (33') för att förbinda den andra polen med signaljord, varvid den femte polen är förbindbar med den tredje handskakningsledningen (ÖTR) hos datorns gränss- nitt.

4. Anordning enligt krav 3, k ä n n e t e c k n a d av att den tredje.polen är förbunden med den första hand- skakningsledningen (CTS) hos datorns gränssnitt via ett första element i en signalbuffert (6), att den andra handskakningsledningen (RTS) hos datorns gränssnitt är förbunden med den fjärde polen via ett andra element i signalbufferten (6) och att den tredje handskakningsledningen (DTR) hos datorns gränssnitt är förbunden med den femte polen via ett tredje element i signalbufferten (6).

5. Sätt vid dubbelriktad kommunikation mellan dator med seriellt gränssnitt (16) av typ RS-232 med tre handskak- ningsledningar (RTS, CTS, DTR) och elektrisk enhet (l') 10 15 20 25 30 504 810 14 med seriellt gränssnitt (10) av typ IZC med en dataled- ning (SDA) och en klockledning (SCL), vilka ledningar kan inta ett första tillstånd (LOW) (HIGH), att att att

6 . att Sätt enligt krav 5) k å n n e t e c k n a t och ett andra tillstànd k ä n n e t e c k n a t av en första handskakningsledning (RTS) hos datorn pá- verkas att växla fram och åter mellan ett första tillstånd och ett andra tillstànd för att bringa da- att växla fram och åter mellan det taledningen (SDA) första tillståndet (LOW) och det andra tillståndet (HIGH) för överföring av data bit för bit från da- torn till den elektriska enheten (l'), tillståndet hos en andra handskakningsledning (CTS) hos datorn upprepat avkänns för mottagning av data bit för bit från den elektriska enheten (l') till datorn via dataledningen (SDA), som växlar fram och åter mellan det första tillståndet (LOW) och det i beroende av värdet hos andra tillståndet (HIGH) den överförda databiten, och en tredje handskakningsledning (DTR) hos datorn pà- verkas att.växla fram och åter mellan ett första tillstånd och ett andra tillstånd för att bringa klockledningen (SCL)att växla fram och åter mellan det första tillståndet (LOW) och det andra tillstån- det (HIGH) för att klocka den elektriska enheten (1')- av kommunikationen initieras genom att den första hand- skakningsledningen (RTS) hos datorn försätts i inak- tivt tillstànd, så att dataledningen (SDA) försätts i det första tillståndet (LOW), varefter den tredje handskakningsledningen (DTR) hos datorn efter viss 504 810 15 fördröjnifig försätts 1 inaktiv: tillstànd, så att klockledningen (SCL) försätts i det första tillstàn- defi (LOW).