SE500944C2 - Halvledaranordning med begravd resistans och förfarande för dess tillverkning - Google Patents
Halvledaranordning med begravd resistans och förfarande för dess tillverkningInfo
- Publication number
- SE500944C2 SE500944C2 SE8504204A SE8504204A SE500944C2 SE 500944 C2 SE500944 C2 SE 500944C2 SE 8504204 A SE8504204 A SE 8504204A SE 8504204 A SE8504204 A SE 8504204A SE 500944 C2 SE500944 C2 SE 500944C2
- Authority
- SE
- Sweden
- Prior art keywords
- layer
- type
- substrate
- epitaxial layer
- buried
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000926 separation method Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract 2
- 230000002452 interceptive effect Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 5
- 239000002344 surface layer Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 3
- 239000008188 pellet Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
15 20 25 50 35 40 500 944 z spänningen, vid vilken den begravda resistansanordningen upp- träder som en konstant strömgenerator.
Detta ändamål uppnås genom den halvledaranordning med be- gravd resistans som definieras och är kännetecknad av patent- kraven vid slutet av föreliggande beskrivning.
Uppfinningen kommer att bättre förstås av den efterföljan- de detaljerade beskrivningen, vilken ges endast som ett exempel och därför ej är begränsande, med hänvisning till tillhörande ritningar, i vilka: §ig_l visar ett vertikalt snitt i förstorad skala genom en begravd resistansanordning enligt uppfinningen, och fig_å utgör en planvy av samma anordning med samma upp- förstorade skala.
I ritningarna anger lika bokstäver och siffror lika delar.
Såsom visas i fig 1, bildas en anordning enligt uppfinning- en på ett monokristallint kiselsubstrat 1 dopat med ett stör- ämne av P-typ, t ex bor, på vilket ett epitaxialskikt 2 av kisel dopat med ett störämne av N-typ, exempelvis fosfor, är odlat. Två kontaktzoner som har en högre koncentration av störämnen, betecknad med symbolen N+ i fig 1 är definierade på ytdelen hos epitaxialskiktet och innehåller två terminaler av metall betecknade "+" och "-", vilka båda är i resistiv kontakt med epitaxialskiktet 2 via de underliggande kontaktzonerna.
Såsom visas i fig 1 och 2 omfattar en isolerande diod 3, som sträcker sig från substratet till epitaxialskiktets yta, en del av epitaxialskiktet, vars ytdel omfattar båda terminaler- nas kontaktzoner.
Regionen 3 har utformats i epitaxialskiktet 2 genom en första operation, i vilken störämnen av P-typ implanteras joniskt vid hög koncentration i föreskrivna ytor i substratet och störämnen diffunderas därefter in i epitaxialskiktet under dess tillväxt, och en andra operation efter epitaxialskiktets tillväxt, i vilken störämnen av P-typ deponeras vid hög koncentration i områden på epitaxialskiktets yta, svarande mot den föregående implantationens områden och de förutnämnda stör- ämnenas diffusion i det förut nämnda skiktet.
Processparametrarna har utvalts så att diffusíonszonerna från substratet och från epitaxialskiktets yta möts i en enkel isolationsregion P+, vilken har en hög koncentration av stör- ämnen av P-typ. 10 15 20 30 35 40 500 944 I fig 1 är den zon där diffusionsprocesserna sammanlagras angiven med en streckad linje.
En begravd region 4 med ledningsförmåga av P-typ är deponerad i en del av epitaxialskiktet mellan terminalernas båda kontaktzoner och sträcker sig in i epitaxialskiktet 2 från substratet 1.
Den begravda regionen har en förlängd utformning och är vid sina ändar begränsad av den isolerande regionen 3. Den är tillverkad genom att använda samma processdel som den första operationen för att bilda den isolerande regionen 3, dvs genom att implantera störämnen av P-typ i ett föreskrivet område hos substratet, varvid störämnena därefter diffunderas in i skiktet 2 under dess epitaxiala odling.
I den del av epitaxialskiktet som finns mellan terminalernas båda kontaktzoner, finns även två separationsområden 5 och 6, vilka har ledningsförmåga av P-typ och vilka sträcker sig in i epitaxialskiktet Z från dess yta.
Separationsregionerna har en förlängd utformning och är vid sina ändar avgränsade av den isolerande regionen 3. Dessa är utbildade så att den begravda regionen 4 sträcker sig del- vis mellan dessa utan att vara i kontakt med dessa.
Regionerna 5 och 6 tillverkas genom att använda samma processteg som i den andra operationen för att bilda den iso- lerande regionen 3, dvs genom att deponera störämnen av P-typ i föreskrivna områden på epitaxialskiktets yta och diffundera dessa in i skiktet.
Fördelarna med uppfinningen är uppenbara från den före- gående beskrivningen av strukturen hos en anordning enligt upp- finningen och den process som används för att tillverka denna.
Eftersom separationsregionerna 5 och 6 alternerar med den be- gravda regionen 4, blir det en stor reducering i den "nyttiga tjockleken" hos epitaxialskiktet, medan dess effektiva tjock- lek bestäms av processen att tillverka hela den integrerade kretsen som omfattar anordningen. Denna reducering i den nyttiga tjockleken, tillsammans med en ökning i laddnings- bärarnas genomsnittliga rörelselängd mellan en terminal och den andra, innebär att högre resistanser kan erhållas för en given integrationsyta. , Eftersom separationsregionerna 5, 6 och den begravda regionen 4 sträcker sig in i epitaxialskiktet 2, kan detta full- 10 15 500 944 ständigt utarmas, så att anordningen uppträder som en konstant strömgenerator då tröskelvärdet hos spänningen som tillförs mellan de två terminalerna är mindre än den, som är nödvändig för den beskrivna kända anordningen för givna värden hos den alstrade strömmen.
Ett speciellt viktigt faktum är att en anordning enligt uppfinningen kan konstrueras utan några ytterligare process- steg jämfört med en förut känd anordning, eftersom separations- regionerna och den begravda regionen är bildade genom samma steg som används i processen för att bilda den isolerande regionen.
Ehuru endast ett utförande av uppfinningen har visats och beskrivits, är naturligtvis åtskilliga varianter möjliga utan att avvika från uppfinningens skyddsomfång. Exempelvis kan an- talet separationsregioner och begravda regioner vara större, förutsatt att de alternerar med varandra.
Claims (3)
1. En halvledaranordning med begravd resistans, vilken har två terminaler ("+", "-") utformade i en skiva av halvledande material, omfattande ett substrat (1) med en första ledningstyp (P) avgränsad genom en första huvudyta hos skivan, ett skikt (2) med en andra ledningstyp (N) deponerad pâ skiktet (2) och avgränsat genom en andra huvudyta hos skivan, varvid två kontaktzoner, på vilka de båda terminalerna ("+", "-") är deponerade, är definierade på skiktets (2) ytdel, och varvid anordningen även omfattar en isolerande region (3), som har den första typen ledningsförmåga (P+) och som sträcker sig från substratet (1) till den andra huvudytan hos skivan och avgränsar en del av skiktet (2), vil- ket sträcker sig från substratet (1) till skivans andra yta, och som omfattar de båda kontaktzonerna hos terminalerna, k ä n n e t e c k n a d av att i en del av skiket (2) mellan de båda kontaktzonerna finns åtminstone två separationsregioner (5,6), vilka har den första ledningstypen (P+) och vilka sträcker sig från den andra huvudytan hos skivan in i skiktet (2), en begravd region (4), som har den första ledningstypen (P+) och som sträcker sig från substratet (1) till en före- skriven utsträckning mellan separationsregíonerna utan att vara i kontakt med dessa, varvid separationsregíonerna (5,6) och den begravda regionen (4) har en förlängd utsträckning och är vid sina ändar avgränsade av den isolerande regionen (3).
2. Anordning enligt patentkrav 1, k ä n n e t e c k n a d av att den innefattas monolitiskt i en integrerad krets.
3. Förfarande för tillverkning av en anordning enligt patentkrav 1, i vilken skiktet (2) som har den andra typen av ledningsförmåga (N) är bildad genom epitaxial odling på sub- stratet (1) och den isolerande regionen (3) är bildad i skiktet (2) genom en första operation, i vilken störämnen som har den första typen av ledningsförmåga (P+) implanteras joniskt i föreskrivna områden hos substratet (1) innan det epitaxiala skiktet (2) odlas, varvid störämnena diffunderas in i skiktet (2) under dess epitaxiala odling, och en andra operation, i vilken störämnen som har den första typen av ledningsförmåga (P+), deponeras på föreskrivna områden i den andra huvudytan hos skivan som avgränsar skiktet (Z) och varvid störämnena diffunderas in i skiktet (2), k ä n n e t e c k n a t av att den begravda regionen (4) och separationsregíonerna (5,6) sno 944 ° utformas genom den första resp den andra operationen i process- stegen för att bilda den isolerande regionen (3).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8422688A IT1213217B (it) | 1984-09-17 | 1984-09-17 | Dispositivo a semiconduttore a resistenza sepolta. |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8504204D0 SE8504204D0 (sv) | 1985-09-11 |
SE8504204L SE8504204L (sv) | 1986-03-18 |
SE500944C2 true SE500944C2 (sv) | 1994-10-03 |
Family
ID=11199263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8504204A SE500944C2 (sv) | 1984-09-17 | 1985-09-11 | Halvledaranordning med begravd resistans och förfarande för dess tillverkning |
Country Status (7)
Country | Link |
---|---|
US (1) | US4663647A (sv) |
JP (1) | JPS6174361A (sv) |
DE (1) | DE3533005A1 (sv) |
FR (1) | FR2570545A1 (sv) |
GB (1) | GB2166588B (sv) |
IT (1) | IT1213217B (sv) |
SE (1) | SE500944C2 (sv) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
US6100153A (en) * | 1998-01-20 | 2000-08-08 | International Business Machines Corporation | Reliable diffusion resistor and diffusion capacitor |
DE102006034589B4 (de) * | 2006-07-26 | 2008-06-05 | Siemens Ag | Strom begrenzende Halbleiteranordnung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1155578A (en) * | 1965-10-08 | 1969-06-18 | Sony Corp | Field Effect Transistor |
GB1226899A (sv) * | 1968-07-17 | 1971-03-31 | ||
JPS509635B1 (sv) * | 1970-09-07 | 1975-04-14 | ||
JPS6048765B2 (ja) * | 1977-12-19 | 1985-10-29 | 日本電気株式会社 | 定電圧半導体集積回路 |
JPS5771164A (en) * | 1980-10-22 | 1982-05-01 | Fujitsu Ltd | Semiconductor device |
-
1984
- 1984-09-17 IT IT8422688A patent/IT1213217B/it active
-
1985
- 1985-09-11 SE SE8504204A patent/SE500944C2/sv unknown
- 1985-09-16 DE DE19853533005 patent/DE3533005A1/de not_active Withdrawn
- 1985-09-17 GB GB08522907A patent/GB2166588B/en not_active Expired
- 1985-09-17 JP JP60205168A patent/JPS6174361A/ja active Pending
- 1985-09-17 FR FR8513745A patent/FR2570545A1/fr not_active Withdrawn
- 1985-09-23 US US06/779,091 patent/US4663647A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2166588A (en) | 1986-05-08 |
SE8504204L (sv) | 1986-03-18 |
IT8422688A0 (it) | 1984-09-17 |
DE3533005A1 (de) | 1986-04-17 |
IT1213217B (it) | 1989-12-14 |
FR2570545A1 (fr) | 1986-03-21 |
US4663647A (en) | 1987-05-05 |
JPS6174361A (ja) | 1986-04-16 |
GB8522907D0 (en) | 1985-10-23 |
SE8504204D0 (sv) | 1985-09-11 |
GB2166588B (en) | 1987-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5861657A (en) | Graded concentration epitaxial substrate for semiconductor device having resurf diffusion | |
US4754310A (en) | High voltage semiconductor device | |
US3955269A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
US4173496A (en) | Integrated solar cell array | |
EP0034910A1 (en) | A method of manufacturing a semiconductor device, and a device so manufactured | |
JPH05121678A (ja) | モノリシツク半導体装置及びその製造方法 | |
GB2106711A (en) | Field effect transistor | |
JPS55162255A (en) | High voltage resistance resistor element | |
US4126496A (en) | Method of making a single chip temperature compensated reference diode | |
GB2061003A (en) | Zener diode | |
EP0077337A1 (en) | Mos power transistor | |
US7560355B2 (en) | Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same | |
EP0064613B1 (en) | Semiconductor device having a plurality of element units operable in parallel | |
US4109272A (en) | Lateral bipolar transistor | |
US4935375A (en) | Method of making a semiconductor device | |
SE500944C2 (sv) | Halvledaranordning med begravd resistans och förfarande för dess tillverkning | |
EP0117867A1 (en) | Semiconductor device | |
US4949146A (en) | Structured semiconductor body | |
US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
EP0046257A1 (en) | Semiconductor device | |
US4116732A (en) | Method of manufacturing a buried load device in an integrated circuit | |
US6441446B1 (en) | Device with integrated bipolar and MOSFET transistors in an emitter switching configuration | |
JPS6252949B2 (sv) | ||
JPS5771164A (en) | Semiconductor device | |
KR100300674B1 (ko) | 리서프확산을가진반도체소자의경사농도에피텍셜기판 |