SE469097B - Databehandlingsanordning bestaaende av ett flertal parallellarbetande databehandlingsmoduler - Google Patents
Databehandlingsanordning bestaaende av ett flertal parallellarbetande databehandlingsmodulerInfo
- Publication number
- SE469097B SE469097B SE8604262A SE8604262A SE469097B SE 469097 B SE469097 B SE 469097B SE 8604262 A SE8604262 A SE 8604262A SE 8604262 A SE8604262 A SE 8604262A SE 469097 B SE469097 B SE 469097B
- Authority
- SE
- Sweden
- Prior art keywords
- clock
- output
- signal
- data processing
- majority
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
- G06F11/185—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality and the voting is itself performed redundantly
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
_1- ON \¿) 10 15 20 25 30 CÜ 'xO \J IX) ingångsbeslutsanordningen och återinställningskretsen har en enkel logisk struktur som möjliggör en kort signalfördröjningstid och därmed en hög klockfrekvens, varvid oscillationerna är självdämpande vid nivån för den enda klockcykeln och skillnaderna mellan de synkroniserade klockkretsarna alltid förblir liten till den grad som de är begränsade av de elektronis- ka komponenternas noggrannhet. Den godtyckliga signalkonfigurationen ovan kan beröra formen på själa signalen. Den kan även beröra formen på den ifrågavarande klockutsignalen som mottas av de andra klockkretsarna. Den- na form behöver inte vara densamma för alla andra klockkretsar.
SUMMERING AV UPPFINNINGEN: Ändamålet enligt uppfinningen uppnås genom att fyra databehand- lingsmoduler är anordnade som vardera innefattar en tillhörande klock- krets, varvid varje majoritetsingângsbeslutsanordning uteslutande mottar klockutsígnalerna på de andra klockkretsarna för att bestämma en två- tredjedels majoritet ur dessa, varvid styrfunktionen genom majoritetssig- nalen realiserar en avvikelsereduktionsfaktor som är väsentligen mindre än 1 för varje signalövergång i den binära majoritetssignalen. Särskilt kan exklusiva ELLER-funktioner, vars förhållandevis långa signelfördröj- ningstider utgör en känd nackdel sålunda undvaras. När exempelvis målet är att uppnå en klockfrekvens på 8 MHz, innebär detta en halvperiod på approximativt 60 ns. Fördröjningstiden för många kommersiellt tillgång- liga komponenter ligger på approximativt 10 ns. Spridningen hos dessa fördröjningstider ligger även i samma storleksordning. På grund av dessa två effekter, kommer felmarginalen att minskas genom ett sådant värde när en mycket enkel majoritetsingångsbeslutskrets används. Om man skulle an- vända en komplexare avvikelsebestämmande anordning innefattande en serie- koppling av ett flertal sådana komponenter, skulle motståndet mot fel hos en sådan klockanordning vanligen bli vilseledande.
Ytterligare fördelaktiga aspekter beskrivs i de osjälvständiga kra- ven.
Majoritetsbeslutsanordningen erbjuder vanligtvis en bivalent majo- ritetssignal. Klockfunktionsgeneratorn erbjuder klockfunktionssignalen som är periodisk med klockperioden. Klockfunktionen àterinställs av återinställningskretsen som mottar majoritetssignalen. I många utförings- 10 15 20 25 30 35 Ps.
O\ \C3 CI) \C) *-3 3 former är âterinställningskretsen funktionellt kombinerad med ytterligare delar hos klockfunktionsgeneratorn, varför den inte utgör en separat del av klockfunktionsgeneratorn. Utorganet bildar klockutsignalen ur klock- funktionssignalen för matning till majoritetsbeslutsanordningarna_ I näg- ra utföringsformer är utorganet imaginärt. I andra utföringsformer kan utorganet införa en fasförskjutning genom exempelvis inversion.
FIGURSAMANFATTNING: Uppfinningen kommer att beskrivas nedan under hänvisning till ett tabeller. en databehandlingsanordning enligt uppfinningen; antal figurer och Pig 1 visar Pig 2 visar en multipel redundant klockanordning avsedd att använ- das i den i fig 1 visade anordningen; Pig 3 visar schematiskt en fyrfaldigad redundant klockanordning; Pig 4 visar en multipel klockanordning som inte kan klara en given felsituation; Pig 5 visar denna felsituation och dess följder; Pig 6 visar variationen för olika kvantiteter som funktion av ti- den; Pig 7 visar en klockkrets som innefattar en filterkrets; Pig 8 visar en klockkrets som innefattar en kristall; Pig 9 visar ett alternativt utförande av fig 8; Pig 10 visar ett ytterligare alternativt utförande av fig 8; Pig 11 visar ett alternativt utförande som innefattar en faslåst slinga; Tabellerna 1-4 innehåller olika formler.
KORT BESKRIVNING AV ETT DATORSYSTEM AV MULTIPROCESSORTYP: Pig 1 visar ett enkelt blockschema för en multiprocessordator en- ligt uppfinningen som innefattar ett flertal redundanta klockanordningar.
Datorn innefattar fyra datormoduler. Varje datormodul innefattar en processormodul, sin egen klockkrets, och en dataordrekonstruerande modul.
Det finns fyra processormoduler: 200-206. Varje klockkrets 220-226 tillför klocksignal till den därmed förenade processorn. Varje klockkrets tillför även klocksignaler till alla andra klockkretsar och därmed indi- rekt till de andra processormodulerna. Varje processormodul tillför sina utdata till alla fyra dataordrekonstrueringsmodulerna 210-216 som till- sammans utgör en dataordrekonstrueringsanordning. I varje dataordrekons- trueringsmodul kan givna datafel detekteras och/eller korrigeras: Korrek- ta data kan då tillföras den förbundna processormodulen i vilken databe- 5%.
\C) 10 15 20 25 30 35 CI) \LD 4 handlingen kan ske. En dator som är uppdelad i ett antal moduler är be- skriven i den anförda U.S. patentskriften 4,402,045. I denna bildas ett kodord bestående av kodsymboler på grundval av ett dataord bestående av datasymboler. Efter kodning behandlar varje datormodul endast en del av kodordet, exempelvis en kodsymbol. Denna operation berör exempelvis min- neslagring, följd av läsning och regenerering av kodsymbolen. För att re- konstruera hela dataordet för en aritmetrisk operation, är alla kodsymbo- ler tillförda till alla datormoduler. Det har visat sig att operationen kan utföras korrekt även när exempelvis en datormodul krånglar fullstän- digt. Enligt den i fig 1 visade uppsättningen synkroniseras de olika ope- rationerna i de olika datormodulerna av klockanordningen som består av klockkretsarna 220-226. Funktionen hos dataordrekonstrueringsmodulen kan även synkroniseras på detta sätt, men detta är inte visat. När en av da- tormodulerna, exempelvis modulen som innefattar blocken 202, 212, 222, krånglar (data eller klocka), kan de andra tre modulerna fortsätta att arbeta som vanligt. Enligt den anförda hänvisningen behöver för en fyr- faldigad behandlingskapacitet i den aritmetriska och logiska enheten (ALU) och liknande, systemet endast har en tváfaldigad lagringskapacitet i minnet i jämförelse med en enda, icke redundant processor (i den använ- da terminologin innefattar således processorn (behandlaren) även för- grundsminnet; bakgrundsminnet och ytterligare perifera apparater kommer inte betraktas här). På likartat sätt kan en annan multipel redundant da- tabehandlingsanordning (exempelvis ett kommunikationssystem eller ordbe- handlingssystem) även innefatta en sådan multipel redudant klockanord- ning. Den förbättrade klockanordningen kommer att beskrivas nedan. Vid nivån för databehandlingsanordningen uppnås en förbättring genom att klockutsignalen är tillförd endast tre andra klockkretsar.
BESKRIVNING AV KLOCKANORDNING: Pig 2 visar en utföringsform av en multipel redundant klockanord- ning enligt uppfinningen för användning i den i fig 1 visade databehand- lingsanordningen. Fyra klockkretsar 20, 22, 24, 26 är anordnade, varav en är visad närmare på grindnivå. Själva klockkretsen 20 är beskriven i ar- tikeln av Davies m fl, fig 9. Klockkretsen innefattar 3 OCH-grindar 28, 30, 32 och en ELLER-grind 34. Dessa grindar utgör tillsammans majoritete- beslutsanordningen 54. De andra elementen utgör klockfunktionsgeneratorn 56. Dessa element utgörs av en 8-MHz kristall 36, motstånd 38, 40, 42 (1000 ohm), en kondensator 46 (10 pF), en förstärkare 50 (av ECL-typ 10104 liksom OCH-grindarna) som har en icke inverterande ingång och en 10 15 20 25 30 35 G9? 4-69 5 inverterande utgång som är betecknad med en cirkel, och en spänningsjäm~ förare 48 av LM311-typ som är ansluten på visat sätt. Aterkopplingen via delarna 40, 42, 48, 50 har till uppgift att inställa pulsförhållandet (perioden under vilken klockutsignalen är hög delat med oscíllations- perioden) till väsentligen 50%. Aterinställningen av oscillatorkretsen realiseras genom att direkt koppla utsignalen på majoritetsbeslutskretsen till kristallanslutningen. Andra lämpliga klockkretsar kommer att beskri- vas nedan.
Den anförda artikeln beskriver en klockanordning_som består av tre klockkretsar, vars klockutsignal är tillförda ingångarna på alla tre majoritetsbeslutskretsarna. Uppfinnaren till föreliggande uppfinning har funnit att ett felaktigt arbetande system erhålls under givna omständig- heter även när felfunktionen är begränsad endast till en klockkrets. Ett första steg enligt uppfinningen består i att öka antalet klockkretsar till fyra. Såsom kommer att beskrivas nedan, kan klockanordningen fort- sätta att arbeta korrekt även i närvaro av en godtyckligt krånglande klockkrets. Enligt fig 2 är klockutsignalen på klockkretsen endast till- förd de andra tre klockkretsarna 22, 24, 26 och är inte matad till majo- ritetsbeslutsanordningen hos den egna klockkretsen. Detsamma gäller för klockutsignalerna på de andra klockkretsarna. Detta förhåller sig så ef- tersom återmatningen av en klockutsignal till en ingång på den egna klockkretsen skulle nödvändiggöra en annan behandlingsmetod för den “eg- na“ klockutsignalen. En sådan metod skulle kräva långsamma kretsar, exempelvis kretsar som använder exklusiva ELLER-grindar.
BESKRIVNING AV SYNKRONISERINGSPROBLEMET: Fig 3 visar schematiskt en fyrfaldigad redundant klockanordning.
Varje klockanordning innefattar en majoritetsbeslutsanordning (väljare) V1...V4 som utmatar de tillhörande majoritetssignalerna d1...d4. Varje klockkrets innefattar även en klockfunktionsgenerator F1...F4 som utmatar en klockutsignal c1...c4. Varje klockfunktionsgenerator är även visad att innehålla en återinställningskrets B1...B4 och en klocka K1...K4.
I detta avseende visar figurerna 4, S en trippelklockanordning och en felsituation som inte kan behandlas med denna-anordning. Fig 4 visar tre klockkretsar som alla mottar klockutsignalerna a1...a3. Majoritetsbe- slutanordning V1 ..V3 arbetar på det sätt som beskrivs med hänvisning till fig 2 och utmatar signalerna b1...b3. Elementen T1, T2, T3 är för- dröjningslinjer med en fördröjning på en halv lokal klockperiod. Kon- struktionen av en oscillatorkrets medelst sådana element, exempelvis bil- 10 15 20 25 30 35 6 dade som serieanslutning av ett udda antal inverterare, är i sig känt.
Slutligen är en ytterligare inverterare varje gång ansluten till utgången pá fördröjningslinjerna. Fig 5 visar en möjlig felsituation när den andra klockkretsen krånglar. Denna klockkrets matar den övre klockkretsen med en signal som är densamma som a1(t) och den nedre klockkretsen med en signal som är densamma som a3(t). De första tre kurvorna i fig 5 repre- senterar de tre signalerna a1...a3 såsom de ses av den övre klockkretsen.
Den fjärde kurvan representerar signalen b1(t) som är bildad av majori- tetsbeslutkretsen V1. De följande tre kurvorna representerar de tre sig- nalerna a1...a3 såsom de ses av den nedre klockkretsen. Den sista kurvan representerar signalen b3(t) bildad av majoritetsbeslutsanordningen V3.
Det visar sig att fasskillnaderna mellan klockutsignalerna b1(t) och b3(t) således ökar kontinuerligt. När samma felmönster uppträder i kretsen som är visad i den anförda artikeln, kommer väsentligen ett liknande inkor- rekt uppträdande att observeras. Vidare existerar olika andra felsitua- tioner som kan leda till ett sådant desynkroniseringssystem.
Kraven som skall ställas på en feltolerant multipel klockanordning är således följande: a) när fasskillnaden mellan godtyckligt par av korrekt arbetande klock- kretsar inte överskrider ett första gränsvärde, kan denna fasskillnad inte överskrida detta gränsvärde vid en senare tidpunkt heller (detta kommer att demonstreras genom formeln 4.2 i tabell 4, vilken kommer att diskuteras nedan); b) när fasskillnaden mellan godtyckligt par av korrekt arbetande klockmo- duler överskrider ett andra gränsvärde, skall denna skillnad öka med tiden (självsynkronisering). Minskningen behöver inte alltid vara mo- noton (detta kommer att visas genom formeln 4.3). De två gränsvärdena kan men behöver inte vara samma. Under alla omständigheter är de mind- re än en halv klockperiod.
FORMELL BESKRIVNING AV ETT FELTOLERANT SYSTEM: Nedan kommer "klockperioden" hos en binär signal att definieras som ett heltal som ökas med ett till svar pá varje signalövergâng. Klock- perioden för signalen ci(t) är ni och klockperioden för signalen di(t) är mi. Förskjutningen av signalen ci(t) pà klockperioden ni = k betecknas som xi(k). Förskjutningen av signalen di(t) pá klockperioden m(i) = k be- tecknas som yi(k). Pig 6 visar ett exempel pà dessa kvantiteter i ett tidsdiagram, varvid tiden mäts exempelvis i ns(10'9s). Mellan tvâ suc- cessiva signalövergángar förblir förskjutningen av den ifrågavarande 10 15 20 25 30 35 E..
O\ \o cs ~ .o -q signalen oförändrad.
Skillnaden i tidsförskjutning mellan två klocksignaler definieras även: r(i,j)(k) = xi(k) - xj(k) för ci(t), cj(t) s(i,j)(m) = yi(m) ' Yfi(m) för di(t), dj(t).
För beskrivningen som ges nedan antas det att majoritetsbeslutsan- ordningen momentant bestämmer majoritetsfunktionen, vilken bestämning följs av en fördröjning, varefter den binära majoritetssignalen blir tillgänglig. En fördröjning uppträder även på ingången av klockfunktions- generatorn: dessa fördröjningar är tillsammans visade genom Ti. Signalen Di uppträder på utgången av fördröjningsmekanismen.
Det antas att D är det slutna intervallet mellan tvä reella gränser för vilka funktionen Fi är definierad. För Fi gäller att för varje värde på x i intervallet D är funktionen Fi kontinuerlig och differenïierbar, varvid dess derivata är positiv och mindre än 1. Derivatan utgör avvi- kelsereduktionsfaktorn, d v s faktorn med vilken en avvikelse mellan två signaler minskas. När denna faktor är hög, exempelvis nära 1, kommer av- vikelsen att minskas snabbt. När faktorn är låg, kommer reduktionen av avvikelsen att ta längre tid. Det har visat sig att avvikelsereduktions- faktorn företrädesvis är väsentligen mindre än 1, exempelvis mindre än 0,8. Detta förhåller sig så eftersom mottagligheten för störningar redu- ceras sálunda, på grund av att störningarna endast delvis (eller fördröj- da en eller flera perioder) blir visade i utsignalen. I detta fall behö- ver en tillfällig störning inte orsaka en stabilitetsförlust. De ogynn- samma egenskaperna hos den i fig 4 visade kretsen orsakas bl a av det faktum att avvikelsereduktionsfaktorn har värdet 1: en avvikelse vilken som helst kommer att omedelbart föras vidare i sin helhet. Vanligtvis kommer ett ännu mindre värde att vara fördelaktigt, exempelvis ett värde mindre än eller lika med 0,5 eller även ett värde mellan 0,01 och 0,1.
Det gäller allmänt att när avvikelsereduktionsfaktorn är lägre, kommer stabiliteten för varje individuell klockkrets att vara högre. Emellertid kommer hastighetsreaktionen för en variation, exempelvis ett tillkopp- lingsfenomen att vara långsammare. I vissa fall kommer synkroniseringsin- ledningen att starkt hämmas om reduktionsfaktorn är låg. Emellertid har positiva resultat även erhållits för sådana låga värden. På grund av sin höga stabilitet kan en avvikelsereduktionsfaktor på exempelvis 0,001 upp- träda för en kristall. Derivatan av Fi betecknas som Fi'. Det antas att: 10 15 20 25 30 35 CD xD \J 8 Fi(Yi(k) ~ Xi(k)) ' Fí(Yi(k) - Xi(k)) = 8i,j(k): xi(k+1) = xi(k) + Fi(yi(k) - xi(k)).
I detta fall kommer det att finnas en kvantitet zi, j(k) mellan yi(k) - xi(k) och yi(k) + xj(k) för vilken formeln 1 enligt tabell 4 gäller (be- tecknad 4.1). Uttryckt i ord innebär denna formel att skillnaden mellan två signaler vid tidpunkten (k+1) är lika med skillnaden mellan dessa två signaler vid tidpunkten (k) ökad respektive minskad med ett belopp som beror av signalerna vid tidpunkten k. I själva verket korrigeras för av- vikelsen genom reduktionsfaktorn (första uttrycket), varefter det kända mellanvärdesteoremet tillämpas. En fördröjningslinje kan i princip använ- das som en funktionsgenerator för Fi. Pâ grund av den tillhörande avvi- kelsereduktionsfaktorn F'i=1, kommer detta inte att vara lämpligt. Goda resultat kan emellertid erhållas medelst en fasläst slinga (PLL), ett bandfilter (kamfilter) och en kristall.
Därefter gäller det när fasförskjutningarna (skew) mellan klockmo- dulerna är liten för en multipel redundant klockanordning innefattande n klockkretsar av vilka åtminstone G kretsar arbetar korrekt, att det exi- sterar ett bestämt antal Amax och ett heltal k>0, så att för uppsätt- ningen av korrekt arbetande klockmoduler formeln 4.2 gäller (se stycket a ovan). Detta innebär att en tillräckligt noggrann synkronisering inte längre kommer att förloras under förutsättning att ingen ny felfunktion uppträder bland de inbördes synkroniserade klockkretsarna. Dessutom är tillståndet enligt formel 4.3 tillämpbart.
Beviset för det andra villkoret (stycke b ovan) för ett system som innefattar fyra korrekta moduler ges i tabell (1), där utan att inverka på generaliteten: x1(k) Formlerna 1.5...1.1O följer av definitionen av ri,j(k+1). Om det fastställs att |ri,j(k)+1)| koret enligt formel 1.11 tillämpbart tillsammans med definitionerna och villkoren angivna för 1.12.
Ovannämnda första villkor gäller för Amax)Amin, eftersom om 0j och 0 1)1 BEVIS FÖR EN FELFUNGERANDE MODUL: I händelse av en felfungerande klockmodul (exempelvis nr 4) kommer endast formeln för yi(k) att vara annorlunda. Antag att tabell 2, formel 2.1 är tillämpbar. I detta fall gäller formlerna 2.2...2.4. Däri repre- senterar hi(k) effekten av signalen hos den felfungerande (fjärde) modu- 10 15 20 25 30 35 9 len på processen i den izte (i = 1, 2, 3) modulen. Förfaktorn 0.5 repre- senterar verkan av majoritetsbeslutet. Under förutsättning av villkoret enligt formeln 2.8 som inte inbegriper en ytterligare restriktion, gäller det ursprungliga andra villkoret för formeln 2.9. Det ursprungliga första villkoret kommer att gälla för Amax>Amin.
MÖJLIGA KLOCKKRETSREALISERINGAR: Fig 7 visar en klockkrets som innefattar en filterkrets. Funktionen F kan nu skrivas som formel 3.1, där T är perioden för insignalen och Ai är mycket större än Bi. Under förutsättning av villkoret 3.2, kan 3.1 approximeras med 3.3. Detta resulterar i 3.4. Faktorn E bestäms huvudsak- ligen av komponenternas noggrannhet. Om (3.5) är tillämplig, kommer 3.6 att följa därur. Om maxi(ei) = 0.05 och T = 125 ns exempelvis gäller följande: 0 tid och en förhållandevis liten spridning i värdet på fördröjningen är exempelvis kända genom katalogen FAST TTL LOGIC SERIES, publicerad av Signetics Corporation, bok IC 15 N, februari 1984. Majoritetsbeslutsan- ordningen kan utgöras av komponenten 74F64 (sid 35.7 och följande i nämn- da bok). Komponenten har en fördröjningsspridning mellan 2.5 och 7 ns, d v s som mest 4.5 ns. En vanligtvis nödvändig inverterande buffert kom- mer också generellt att innebära en spridning på 2 ns. Felinställningen av frekvensen med avseende på den optimala frekvensen hos den ifrågava- rande kristallen kan vanligtvis även innebära en spridning pá 2 ns, och således en total spridning på 8.5 ns. Tillsammans med en ytterligare spridning orsakad av jämförelsen av frekvenserna, innebär detta totalt approximativt 10 ns, som är ett acceptabelt värde för den ifrågavarande tillämpningen. Utmatnings-ELLER-grinden hos majoritetsbeslutsanordningen är internt trådad i den snabba kretsen. Såsom angivits bildar två mot- stånd en spänningsdelare mellan matningsspänningen (+) och jord. Utgàngen innefattar en buffert 100 som tillhandahåller en fyrkantsignal.
Samma analys är tillämpbar när man använder en kristall (fig 8).
Det ända problemet utgörs av högre övertoner hos oscillationsfrekvensen.
Dessa övertoner kan förbli försumbart små när belastningskapacitansen Cb och belastningsresistansen Rb hos seriekretsen väljs lämpligt. För T =12s nsus mm), kan det beräknas att R = 2.s...s køhms, cb =1o...zo pP. I en praktisk realisering innebär lödda anslutningar och anslutnings- punkter redan 10 pF. Faktorn ei är approximativt lika med summan av tole- ranserna hos laddningsresistansen och laddningskapacitansen. Detta för- håller sig så eftersom resonansfrekvensen för kristallen är exakt från .få Ch xD 10 15 20 25 30 35 10 10'5 till 10"6 och av samma storleksordning som den för komponenterna i det ekvivalenta diagrammet. När komponenterna uppvisar en spridning på % (ei = 0.05), kommer den minst gynnsamma fasförskjutningen att vara approximativt 10 ns. Kretsen innefattar även ett variabelt motstånd 102, ett dämpmotstånd 104 och en inverterare 106 (typ 74 F 04) för att kompen- sera inversionseffekten hos majoritetsbeslutsanordningen.
Fig 9 visar ett alternativt utförande för att åstadkomma ett puls- förhållande på 50%. För detta ändamål återmatas klockutsignalen ci(t) ut- över närvaron av kondensatorn 108 och spänningsdelaren 110/112 via hal- veringselementet 114 till förbindelsepunkten mellan kondensatorn 108 och motståndet 110. Halveringselementet 114 halverar spänningen som är mot- tagen under inflytandet av matningsspänningen på en "positiv" pol. Ett annat utförande består i att det inverterande buffertelementet (74 LS 04) och halveringselementet 114 ersätts av en buffert som innefattar en icke inverterande utgång och en inverterande utgång som är matad genom för- bindelsepunkten mellan motstånden 110 och 112. Båda utsignalerna är till- förda en differentialförstärkare vars utgång är ansluten till förbin- delsepunkten mellan kondensatorn och motståndet 110.
Fig 10 visar ett ytterligare alternativt utförande av klockkretsen som är visad i fig 8. Detta alternativ påminner något om realiseringen som innefattar en faslåst slinga. Utöver kristallen 120, utgángsbufferten 122 och majoritetsbeslutsanordningen 124 finns följande: - en återkoppling för klockutsignalen till den negativa ingången på en skillnadsbestämmande anordning 126; - ett integrerande nät bestående av ett motstånd 128 och en kondensator 130; - en kondensator 132 vars kapacitans kan inställas genom integrationsre- sultatet och som sålunda möjliggör återinställning av oscillationsfrek- vensen.
Pig 11 visar ett alternativt utförande innefattande en faslåst slinga. Kretsen innefattar en majoritetsbeslutsanordning 142, en multi- plikatorkrets 142, ett lågpassfilter 144 LOPAS, en spänningsstyrd oscil- lator 146 och ett utgångsbuffertsteg 148. En variation hos signalens di(t) fas förs genom lågpassfiltret LOPAS: snabba variationer har därför ingen inverkan och är fördelade i tiden. Funktionen F är realiserad genom slingan: O nansfrekvens, eftersom frekvensen för signalen di(t) även beror av de faslåsta slingorna hos de andra klockkretsarna. Noggrannheten hos den v, 10 15 20 25 30 35 JB cr» \ F' \ o w 11 faslásta slingan och dess interna fasförskjutning måste man taga hänsyn till pá samma sätt som för de alternativa utförandena innefattande band- filtret eller kristallen.
Det kan noteras att de olika klockkretsarna i ett multipel redun- dant klocksystem kan baseras på flera av principerna enligt figurerna 7...11. Vidare är olika modifieringar av kretsarna enligt figurerna 7...11 möjliga.
Claims (8)
1. Databehandlingsanordning som består av ett flertal parallellarbe- tande databehandlingsmoduler och som innefattar en multipel redundant klockanordning som består av klockkretsar, vilka var och en är tilldelade en databehandlingsmodul, vilken klockanordning även innefattar ett sam- mankopplingsnät för att överföra klockutsignaler mellan de respektive klockkretsarna, varvid varje klockkrets innefattar en majoritetsingångs- beslutsanordning för att bestämma en majoritetssignal ur de mottagna klockutsignalerna, en klockfunktionsgenerator som innefattar en återin- ställningskrets för att av majoritetssignalen inställas medelst en styr- funktion för att minska avvikelsen mellan klockfunktionssignalen och ma- joritetssignalen, och ett utorgan för att bilda klockutsignalen hos den ifrågavarande klockkretsen utgående från nämnda klockfunktionssignal, k ä n n e t e c k n a d av att fyra databehandlingsmoduler är anordnade som vardera innefattar en tillhörande klockkrets, varvid varje majori- tetsingángsbeslutsanordning uteslutande mottar klockutsignalerna på de andra klockkretsarna för att bestämma en två-tredjedels majoritet ur des- sa, varvid styrfunktionen genom majoritetssignalen realiserar en avvikel- sereduktionsfaktor som är väsentligen mindre än 1 för varje signalöver- gång i den binära majoritetssignalen.
2. Databehandlingsanordning enligt patentkravet 1, k ä n n e t e c k- n a d av att för varje signalövergång i den binära majoritetssignalen, realiserar styrfunktionen en avvikelsereduktionsfaktor som är mindre än eller lika med 0.5.
3. Databehandlingsanordning enligt patentkravet 1 eller 2, k ä n n e- t e c k n a d av att för varje signalövergång i den binära majoritets- signalen, realiserar styrfunktionen en avvikelsereduktionsfaktor som är mindre än 0.1.
4. Databehandlingsanordning enligt något av patentkraven 1, 2 eller 3, k ä n n e t e c k n a d av att klockfunktionsgeneratorn innefattar ett LCR-bandfilter som även inkluderar återinställningskretsen och en ingång som är ansluten till en utgång på majoritetsbeslutsanordningen, varvid en buffertkopplad utgång på bandfiltret tillhandahåller klockutsignalen. vy, 10 15 20 25 30 35 159 0,17 13
5. Databehandlingsanordning enligt något av patentkraven 1, 2 eller 3, k ä n n e t e c k n a d av att klockfunktionsgeneratorn innefattar en kristall, vars första anslutning är ansluten till en utgång på majori- tetsbeslutsanordningen som således även realiserar återinställnings- kretsen, medan en buffertkopplad andra anslutning hos kristallen till- handahåller klockutsignalen.
6. Databehandlingsanordning enligt patentkravet 5, k ä n n e t e c k- n a d av att nämnda andra anslutning är ansluten till en spännings- delare, vars ena sida är ansluten till en första matningsspänningspoten- tial, medan en andra sida av spänningsdelaren via en andra kondensator är ansluten till en andra matningsspänningspotential och dessutom via ett återkopplingselement till bufferten som tillhandahåller klockutsignalen.
7. Databehandlingsanordning enligt något av patentkraven 1, 2 eller 3, k ä n n e t e c k n a d av att klockfunktionsgeneratorn innefattar en kristall med en första anslutning som tillhandahåller nämnda klockut- signal direkt och en andra anslutning som tillhandahåller nämnda klockut- signal via ett buffertelement, varvid nämnda anslutningar är anslutna till en skillnadsbestämmande anordning som även är ansluten till en utgång på majoritetsbeslutsanordningen, och varvid en utgång på skill- nadsbestämníngsanordningen via ett integreringselement styr en variabel kondensator som ingår i kristallkretsen.
8. Databehandlingsanordning enligt något av patentkraven 1, 2 eller 3, k ä n n e t e c k n a d av att klockfunktionsgeneratorn innefattar en styrd oscillator, vars en utgång matar klockutsignalen via ett buffert- element å ena sidan och å andra sidan tillsammans med en utgång på majo- ritetsbeslutsanordningen är direkt ansluten till ett multiplikatorele- ment, varvid en utgång på multiplikatorelementet är ansluten via ett låg- passfilter till en ingång på den styrda oscillatorn och sålunda även bildar nämnda återinställningskrets medelst en faslåst slinga.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8502768A NL8502768A (nl) | 1985-10-10 | 1985-10-10 | Dataverwerkingsinrichting, die uit meerdere, parallel-werkende dataverwerkingsmodules bestaat, multipel redundante klokinrichting, bevattende een aantal onderling zelf-synchroniserende klokschakelingen voor gebruik in zo een dataverwerkingsinrichting, en klokschakeling voor gebruik in zo een klokinrichting. |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8604262D0 SE8604262D0 (sv) | 1986-10-07 |
SE8604262L SE8604262L (sv) | 1987-04-11 |
SE469097B true SE469097B (sv) | 1993-05-10 |
Family
ID=19846697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8604262A SE469097B (sv) | 1985-10-10 | 1986-10-07 | Databehandlingsanordning bestaaende av ett flertal parallellarbetande databehandlingsmoduler |
Country Status (7)
Country | Link |
---|---|
US (1) | US4839855A (sv) |
JP (1) | JP2505771B2 (sv) |
DE (1) | DE3632205C2 (sv) |
FR (1) | FR2591770B1 (sv) |
GB (1) | GB2181580B (sv) |
NL (1) | NL8502768A (sv) |
SE (1) | SE469097B (sv) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204952A (en) * | 1988-07-18 | 1993-04-20 | Northern Telecom Limited | Duplex processor arrangement for a switching system |
US4984241A (en) * | 1989-01-23 | 1991-01-08 | The Boeing Company | Tightly synchronized fault tolerant clock |
ATE134284T1 (de) * | 1989-04-28 | 1996-02-15 | Siemens Ag | Taktverteilereinrichtung |
US5204944A (en) * | 1989-07-28 | 1993-04-20 | The Trustees Of Columbia University In The City Of New York | Separable image warping methods and systems using spatial lookup tables |
EP0415111B1 (de) * | 1989-08-28 | 1996-02-28 | Siemens Aktiengesellschaft | Betriebs-Ersatz-Taktversorgung für digitale Systeme |
US5263163A (en) * | 1990-01-19 | 1993-11-16 | Codex Corporation | Arbitration among multiple users of a shared resource |
FI87867C (sv) * | 1991-01-09 | 1993-02-25 | Telenokia Oy | Oskillatorenhet med en säkrad frekvensstabilitet |
US5379415A (en) * | 1992-09-29 | 1995-01-03 | Zitel Corporation | Fault tolerant memory system |
US5726593A (en) * | 1992-10-27 | 1998-03-10 | Nokia Telecommunications Oy | Method and circuit for switching between a pair of asynchronous clock signals |
US5377206A (en) * | 1993-02-03 | 1994-12-27 | Honeywell Inc. | Multiple-channel fault-tolerant clock system |
US5377205A (en) * | 1993-04-15 | 1994-12-27 | The Boeing Company | Fault tolerant clock with synchronized reset |
US5642069A (en) * | 1994-04-26 | 1997-06-24 | Unisys Corporation | Clock signal loss detection and recovery apparatus in multiple clock signal system |
US5477180A (en) * | 1994-10-11 | 1995-12-19 | At&T Global Information Solutions Company | Circuit and method for generating a clock signal |
US5537583A (en) * | 1994-10-11 | 1996-07-16 | The Boeing Company | Method and apparatus for a fault tolerant clock with dynamic reconfiguration |
US5689643A (en) * | 1994-12-09 | 1997-11-18 | O'hanlan; Thomas B. | Communication device for transmitting asynchronous formatted data synchronously |
US5559459A (en) * | 1994-12-29 | 1996-09-24 | Stratus Computer, Inc. | Clock signal generation arrangement including digital noise reduction circuit for reducing noise in a digital clocking signal |
KR960024899A (ko) * | 1994-12-31 | 1996-07-20 | 김주용 | 대표값 선택기와 그 구현 방법 |
US5568097A (en) * | 1995-09-25 | 1996-10-22 | International Business Machines Inc. | Ultra high availability clock chip |
US5886557A (en) * | 1996-06-28 | 1999-03-23 | Emc Corporation | Redundant clock signal generating circuitry |
US5784386A (en) * | 1996-07-03 | 1998-07-21 | General Signal Corporation | Fault tolerant synchronous clock distribution |
SE9702176L (sv) * | 1997-06-06 | 1998-12-07 | Ericsson Telefon Ab L M | En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval |
US7350116B1 (en) | 1999-06-08 | 2008-03-25 | Cisco Technology, Inc. | Clock synchronization and fault protection for a telecommunications device |
US6631483B1 (en) * | 1999-06-08 | 2003-10-07 | Cisco Technology, Inc. | Clock synchronization and fault protection for a telecommunications device |
DE19947662A1 (de) * | 1999-10-04 | 2001-04-12 | Bayerische Motoren Werke Ag | Betriebsverfahren für einen Datenbus |
DE10023166A1 (de) * | 2000-05-11 | 2001-11-15 | Alcatel Sa | Mehrrechner-System |
US6718474B1 (en) | 2000-09-21 | 2004-04-06 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for clock management based on environmental conditions |
US6525590B2 (en) * | 2001-02-01 | 2003-02-25 | Intersil Americas Inc. | Spatially redundant and complementary semiconductor device-based, single event transient-resistant linear amplifier circuit architecture |
JP3492655B2 (ja) | 2001-08-20 | 2004-02-03 | エヌイーシーシステムテクノロジー株式会社 | 電子機器 |
US7288980B2 (en) * | 2002-11-05 | 2007-10-30 | Ip-First, Llc | Multiple mode clock receiver |
US6970045B1 (en) | 2003-06-25 | 2005-11-29 | Nel Frequency Controls, Inc. | Redundant clock module |
US7224178B2 (en) * | 2004-12-17 | 2007-05-29 | National Tsing Hua University | Circuit re-synthesis and method for delay variation tolerance |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3667057A (en) * | 1970-05-22 | 1972-05-30 | Bendix Corp | Method and means for providing an output corresponding to the average of acceptable input signals |
US3805235A (en) * | 1972-12-26 | 1974-04-16 | Collins Radio Co | Equalization means for multi-channel redundant control system |
US3900741A (en) * | 1973-04-26 | 1975-08-19 | Nasa | Fault tolerant clock apparatus utilizing a controlled minority of clock elements |
US4239982A (en) * | 1978-06-14 | 1980-12-16 | The Charles Stark Draper Laboratory, Inc. | Fault-tolerant clock system |
NL7909178A (nl) * | 1979-12-20 | 1981-07-16 | Philips Nv | Rekenmachine met verspreide redundantie welke is verdeeld over verschillende isolatiegebieden voor fouten. |
US4375683A (en) * | 1980-11-12 | 1983-03-01 | August Systems | Fault tolerant computational system and voter circuit |
NL8203921A (nl) * | 1982-10-11 | 1984-05-01 | Philips Nv | Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem. |
US4644498A (en) * | 1983-04-04 | 1987-02-17 | General Electric Company | Fault-tolerant real time clock |
-
1985
- 1985-10-10 NL NL8502768A patent/NL8502768A/nl not_active Application Discontinuation
-
1986
- 1986-09-23 DE DE3632205A patent/DE3632205C2/de not_active Expired - Fee Related
- 1986-10-06 GB GB8623975A patent/GB2181580B/en not_active Expired
- 1986-10-07 SE SE8604262A patent/SE469097B/sv not_active IP Right Cessation
- 1986-10-07 FR FR8613924A patent/FR2591770B1/fr not_active Expired
- 1986-10-07 US US06/916,348 patent/US4839855A/en not_active Expired - Lifetime
- 1986-10-07 JP JP61237265A patent/JP2505771B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
SE8604262D0 (sv) | 1986-10-07 |
NL8502768A (nl) | 1987-05-04 |
DE3632205C2 (de) | 1995-11-16 |
DE3632205A1 (de) | 1987-04-16 |
GB2181580B (en) | 1989-09-13 |
JP2505771B2 (ja) | 1996-06-12 |
JPS6292062A (ja) | 1987-04-27 |
GB8623975D0 (en) | 1986-11-12 |
FR2591770A1 (fr) | 1987-06-19 |
US4839855A (en) | 1989-06-13 |
FR2591770B1 (fr) | 1988-06-10 |
GB2181580A (en) | 1987-04-23 |
SE8604262L (sv) | 1987-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE469097B (sv) | Databehandlingsanordning bestaaende av ett flertal parallellarbetande databehandlingsmoduler | |
US5539328A (en) | Termination for high frequency clock distribution path | |
US5321368A (en) | Synchronized, digital sequential circuit | |
US4868522A (en) | Clock signal distribution device | |
US4494021A (en) | Self-calibrated clock and timing signal generator for MOS/VLSI circuitry | |
US5455935A (en) | Clock synchronization system | |
US6104228A (en) | Phase aligner system and method | |
US7323915B2 (en) | Delay locked loop with selectable delay | |
GB2399264A (en) | Data synchronising circuitry for processing high speed digital signals | |
JPWO2008032701A1 (ja) | クロック調整回路と半導体集積回路装置 | |
GB2055268A (en) | Digital phase comparator circuit | |
US7386079B2 (en) | Seamless clock | |
US6272439B1 (en) | Programmable delay path circuit and operating point frequency detection apparatus | |
JPH0664099B2 (ja) | デジタル位相計回路 | |
IL189379A (en) | Distributes a clock with a complete distribution factor | |
US7257728B2 (en) | Method and apparatus for an integrated circuit having flexible-ratio frequency domain cross-overs | |
US4223392A (en) | Clock-signal generator for a data-processing system | |
US5305323A (en) | Technique for digitally detecting bit-error densities that occur in a serial bit stream | |
US7148728B2 (en) | Digital delay device, digital oscillator clock signal generator and memory interface | |
JP2765245B2 (ja) | シリアルクロック発生回路 | |
US5844446A (en) | Oscillator based tamperproof precision timing circuit | |
US4772852A (en) | Phase-frequency comparator for phase-locked loops | |
JPH05175834A (ja) | 位相同期ループ回路 | |
JP2704203B2 (ja) | タイミング発生装置 | |
JPH03171945A (ja) | ディジタルシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8604262-9 Format of ref document f/p: F |
|
NUG | Patent has lapsed |
Ref document number: 8604262-9 Format of ref document f/p: F |