SE438923B - Databehandlingsanleggning med huvudminne och tabellminne - Google Patents

Databehandlingsanleggning med huvudminne och tabellminne

Info

Publication number
SE438923B
SE438923B SE7810906A SE7810906A SE438923B SE 438923 B SE438923 B SE 438923B SE 7810906 A SE7810906 A SE 7810906A SE 7810906 A SE7810906 A SE 7810906A SE 438923 B SE438923 B SE 438923B
Authority
SE
Sweden
Prior art keywords
memory
data
main memory
data processor
table memory
Prior art date
Application number
SE7810906A
Other languages
English (en)
Other versions
SE7810906L (sv
Inventor
A P Young
C D P Gildersleeves
B W Partridge
K L Ryder
Original Assignee
Marconi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Co Ltd filed Critical Marconi Co Ltd
Publication of SE7810906L publication Critical patent/SE7810906L/sv
Publication of SE438923B publication Critical patent/SE438923B/sv

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1483Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

7s109oe¿z Vid en databehandlingsanläggning omfattande dels ett antal databehandlare, dels ett huvudminne, somär förde- lat på olika områden med var sitt antal lagringsceller för lag- ring av enskilda, för dessa databehandlare erforderliga dataele- ment, dels ett tabellminne, innehållande ett antal tabeller med adresserande kodord, som hänför sig till olika områden av huvud- minnet, varvid ett från tabellminnet utläst kodord adresserar ett motsvarande område av huvudminnet, och dels en styrenhet, som väl- jer en av databehandlarna, vilka i och för access till huvudmin- net och tabellminnet var för sig alstrar ett digitalt adressord, varav en första del är tillförbar tabellminnet för utläsning av ett kodord och en andra, återstående del adresserar huvudminnet för val av en lagringscell inom ett område av detsamma, uppnås detta enligt uppfinningen därigenom, att styrenheten adresserar tabellminnet via en första bana på sådant sätt, att en med den valda databehandlaren samordnad tabell väljes, och att den valda databehandlaren adresserar tabellminnet via en andra bana på så- dant sätt, att den första delen av adressordet för denna databe- handlare från den valda tabellen utläser ett kodord.
En vidareutveckling av uppfinningen kännetecknas av att den första delen av det digitala adressordet omfattar A siffror och den andra, återstående delen B siffror.
Tabellminnet kan för varje databehandlare innehålla en tabell med adresserande kodord, som hänför sig till olika om- råden av huvudminnet, varvid enligt uppfinningen varje databe- handlare har förmåga att alstra ett av X bitar bestående adres- serande kodord, att huvudminnet är adresserbart medelst ett av Y bitar bestående, adresserande kodord, att den valda tabellen i tabellminnet är adresserbar medelst en del med längden A siff- ror av det av databehandlaren alstrade digitala adressorget, så att tabellminnet adresserar huvudminnet med ett digitalt, av Z bitar bestående adressord för att välja ett av områdena av det- samma, och att huvudminnet är adresserbart med en återstående del medhängden B av adressordet för val av önskad lagringscell i det valda området, varvid Y är större än X och Z större än A. 7810906-3 \N Med hänsyn till ett praktiskt fall är A = 4 bitar, D = 12 bitar, X = 16 bitar, Y = 20 bitar och Z = 8 bitar. Såsom ett exempel uppgår antalet databehandlare till tolv. I föreliggande fall avses med data varje form av lagrad information inklusive program. Några tabeller eller samtliga tabeller, som hänför sig till data, som erfordras ofta, kan betraktas vara permanenta eller stationära.
Uppfinningen beskrivas närmare nedan med ledning av åt- följande ritning, där fig. 1, 2 och 5 visar schematiska block- scheman för tvâ utföringsformer av en databehandlingsanläggning enligt uppfinningen, varvid samma hänvisningsbeteckningar använ- des för lika komponenter i fig. 1 och 2, medan fig. 5 mera de- taljerat visar den i fig. 1 och 2 visade styrenheten.
Enligt fig. 1 är tolv databehandlare 1 - 12 förbundna med en datafil 15. En av dessa databehandlare, nämligen data- behandlaren 1 mottager för behandling avsedd information och matar den till datafilen vid parallell digital form. Andra data- behandlare, t.ex. databehandlarna 2, 5, 4 och 5 genomför mate- matiska beräkningar och logiska operationer. Databehandlarna avger utsignaler till förbindelseorgan, t.ex. en anordning för synlig återgivning, en skivlagringsanordning, utrustning med pappersband och ett stämpelverk. Med datafilen 15 är även ett huvudminne 14 förbundet jämte ett tabellminne 15, en styrenhet 16 och en verkställande databehandlare 17.
Datafilen 15 styres medelst styrenheten 16, så att denna kan överföra följande signaler: a) Signaler från databehandlarna 1 - 12 för att ange en av dessa databehandlare, som för tillfället inväntar användning av filen 15. b) Signaler från styrenheten 16, som anger den databehandlare 1 - 12, som utnyttjar datafilen, när denna blir ledig. c) Ett digitalt kodord, som alstras av en av databehandlarna 1 - 12 och anger det dataelement, till vilket access erford- ras av denna databehandlare. d) En signal, som anger karaktären av den erforderliga accessen, t.ex. läs eller skriv, och e) Signaler, som anger innehållet i dataelementet, till vilket access erfordras, varvid dessa sistnämnda signaler alstras HJ 7810906-3 medelst den digitala databehandlare, som för tillfället ut- nyttjar datafilen för skrivoperationer, och utgöres av sig- naler som alstras av huvudminnet 14 eller tabellminnet 15 eller den av de digitala databehandlarna 1 - 12, som alst- rar data för läsförlopp.
Datfifilen 15 användes på i oohíör sig känt sätt även för överföring av andra typer av information såsom signaler, som anger, när speciella dataelement är tillgängliga på datafilen eller när överföringen av speciella satser av information är avslutad, eller signaler, som hänför sig till databehandlarens 17 uppgifter.
Tabellminnet 15 innehåller tolv satser av tabeller för var sin av de olika databehandlarna 1 - 12. Varje lagrad tabell innehåller en sats adresserande kodord, som hänför sig till oli- ka områden av huvudminnet 14. Varje område av huvudminnet 14 in- nehåller ett antal datalagringsceller för enskilda dataelement, som vid olika tidpunkter kan krävas av en eller flera av data- behandlarna 1 - 12. Varje digital databehandlare 1 - 12 har för- måga att alstra ett av sexton bitar bestående adresserande kod- ord. Huvudminnet 14 är avsett att lagra upp till 1 000 000 en- skilda dataelement och kan adresseras medelst ett av 20 bitar bestående adresserande kodord. Tabellminnet 15 är förbundet med datafilen 15 på sådant sätt, att, när¿§tyrenheten 16 åstadkommer access till datafilen 15 för en speciell databehandlare 1 - 12, via den med 18 betecknade ledningen den tabell i tabellminnet 15 väljas, som är tillämplig för den speciella databehandlaren 1 - 12. Det adresserande och av sexton bitar bestående kodordet, som alstras av den speciella databehandlaren 1 - 12, delas i två delar, varav rorna och den andra består av de återstående tolv minst signifi- kanta siffrorna. De fyra mest signifikanta siffrorna tillföras tabellminnet 15 via ledningen 19 för adressering av den valda tillämpliga, lagrade tabellen, som därefter utmatar ett av åtta bitar bestående kodord, som via ledningen 20 tillföres huvud- minnet 14 för val av det område av detsamma, som är av intresse.
De minst signifikanta tolv siffrorna i det adresserande kodor- det, som alstras av den valda databehandlaren 1 - 12, inmatas via datafilen och ledningen 21 till huvudmínnet 14, där de ut- - J mrzano acne 7810906-3 nyttjas för adressering av det speciella område, som identifie- rats i huvudminnet 14, och därmed välja dataelementet vid den tidpunkt, som kräves av databehandlaren. Detta dataelement över- föres till databehandlaren via ledningen 22 och datafilen 15.
Medan sålunda de digitala databehandlarna har förmåga att alstra enbart av sexton bitar adresserande kodord, har det effektiva kodordet, som1tnyttjas för adressering av huvudminnet en längd av tjugo bitar så att systemets totala lagringsförmàga ökas jämförelsevis. Här kan framhållas, att ett speciellt kodord, som alstras av en av databehandlarna 1 - 12, kan ange samma ad- ress i huvudminnet 14 som samma kordord, som alstras av någon annan av databehandlarna 1 - 12, eller kan identifiera en full- ständigt annan adress, som bestämmes av innehållet i tillämplig tabell i tabellminnet 15. Nedan i föreliggande fall en separat verkställande databehandlare 17 ingår för exklusiv styrning av ändring eller växling av de i tabellminnet 15 lagrade tabellerna, kan en av databehandlarna 1 - 12 vara avsedd att arbeta såsom verkställande databehandlare.
Förutom ovan angivna tolv satser tabeller möjliggör ta- bellminnet 15 även ytterligare lagring, som anger den tillåtna karaktären och utsträokningen av accessen till de olika i huvud- minnet 14 lagrade dataelementen. Förutom att de ovannämnda ad- resserande kodorden överföres för adressering av huvudminnet 14 överföresäven ett kodord från tabellminnet 15 till huvudminnet 14 i syfte att inskränka gensvaret till adresseringen av huvud- minnet 14 och därmed begränsa inverkan av fel i programmen.
Enligt fig. 2 är åter tolv databehandlare 1 - 12 förbund- na med en datafil 15. Med datafilen 15 är dessutom ett huvud- minne 14, ett tabellminne 15, en styrenhet 16 och ytterligare ett minne 25 för tabellnummer förbundna.
I tabellminnet 15 lagras sextiofyra tabeller, som hänför sig till data, som kommer att erfordras för databehandlarna 1 - 12. Tabellminnet 15 är avsett att adresseras via ledningen 24, som i detta fall är skild från datafilen 15 med hänsyn till hastighet, från minnet 25. I minnet 25 lagras tolv tabellnummer, som identifierar var sin tabell i tabellminnet 15, som skall väl- jas, när någon speciell databehandlare väljes, som önskar access till huvudminnet 14. Minnet 25 mottager signalen på ledningen 22, img-l v ., ., 'Hanif -I “f '-1 :à _ 7810906-3 som anger identiteten för den valda databehandlaren. Det digi- tala talet, som mottages från minnet 25 av tabellminnet 15 för val av tillämplig tabell i detsamma, består av sex bitar och härmed väljas åter ett område av huvudminnet 14. Adresseringen av den valda tabellen i tabellminnet 15 medelst de mest signifi- kanta fyra siffrorna i det adresserande kodordet, som alstras av den valda databehandlaren och adresseringen av det valda om- rådet av huvudminnet 14 medelst de minst signifikanta tolv siff- rorna sker på sätt som beskrivits med ledning av fig. 1.
Både med hänsyn till fig. 1 och 2 kan de i tabellminnet 15 lagrade tabellerna i själva verket betraktas lämna ett an- tal satser av accessbanor till de olika områdena av huvudminnet 14, varvid en bestämd sats väljes i beroende av data, som önskas av en speciell databehandlare, som med hänsyn till fig. 2 iden- tifieras av det i minnet 25 lagrade tabellnumret.
Här kan framhållas, att olika databehandlare vid olika tidpunkter kan få access till samma tabell i minnet 15, och om antalet olika erforderliga dataelement är obekvämt stort, så att för varje sats av dataelement det är opraktiskt att ha en motsvarande tabell lagrad i minnet 15, så att i praktiken enbart för de satser av dataelement, som är gemensamma för flera än en databehandlare 1 - 12 eller som oftast användes med en eller an- nan av databehandlarna, motsvarande tabeller lagras permanent eller stationärt i minnet 15. Tabeller, som hänför sig till mind- re ofta önskade satser av dataelement, kan ersättas i tabellmin- net 15 efter önskan.
Förutom de tolv tabeller, som angivits i samband med fig. 1, och de sextiofyra tabeller, som angivits i samband med fig. 2, möjliggör tabellminnet 15 ytterligare lagring för att ange den tillåtna karaktären och utsträckningen av accessen till de olika i huvudminnet 14 lagrade dataelementen. Liksom ett av ovan- nämnda adresserande kodord överföres för adressering av huvud- minnet 14 överföres även ett kodord från minnet 15 till minnet 14-i syfte att inskränka reaktionen för adresseringen av minnet 14 och därmed begränsa inverkan av fel i program.
Datafilen är utformad såsom ett tryckt kretskort, som är försett med kantkontakter, vilkas motsvarande anslutningsstift är sammanförda på sådant sätt, att höghastighetssignaler kan .J 78109Û6“5 passera mellan kretsar, som är införda i de olika kontakterna.
Det tryckta kretskortet omfattar ett jordplan och andra skär- mande anordningar för att förhindra ej önskvärd överhörning mellan signalbanor. Styrenheten, databehandlarna och minnena kan vara utförda såsom integrerade kretsar och mikrodatorer av konventionell typ.
Styrenheten 46 styr accessen för databehandlare till datafilen, med vilken den är förbunden via tolv begäranledning- ar och tolv aktiveringsledningar i enlighet med fig. 5. De förra ledningarna är i styrenheten förbundna med ett kantstyrt regis- ter A och anger den av de tolv databehandlarna, som begär använd- ning av datafilen. Ett prioritetsnät C åstadkommer ytterligare tolv ledningar, som är förbundna med ett andra kantstyrt regis- ter B, som åstadkommer tolv motsvarande aktiveringsledningar.
När en eller flera av de tolv tillhandahållna begäransignalerna, som tillföres prioritetsnätet C, är aktiv resp. aktiva, är endast en av de tolv ledningarna aktiv, som förbinder detsamma med re- gistret B, varvid prioritetsnätet har till uppgift att överföra den högst numrerade begäran, medan samtliga övriga undertryckes.
När datafilen är tillgänglig för användning, påverkas registret B på sådant sätt, att dess utgångar, nämligen de tolv aktiverings- ledningarna, motsvarar utgângarna på prioritetsnätet. Följaktli- gen blir endast en aktiveringsledning aktiv, nämligen den, som är förbunden med den högst numrerade databehandlaren, för vilken motsvarande begäranledning var aktiv. Denna aktiveringsledning signalerar till motsvarande databehandlare, som fortsätter att använda datafilen, medan övriga elva databehandlare är förhindra- de att fortsätta att använda densamma via sina aktiveringsled- ningar. På detta sätt väljes den högst numrerade begärandedata- behandlaren för aktivering vid varje tillfälle, då datafilen blir ledig.
Varje databehandlare har tillgång till datafilen under ett variabelt heltal, t.ex. 3 till 5, av perioder om vardera 1/8 mikrosekund, varvid varaktigheten av varje användarperiod be- stämmas av signaler från hnvudminnet, som anger, när perioden är avslutad. En kristallstyrd tidgivare D för frekvensen 15 Mz i kombination med ett styrsteg E för anpassningsperiod bestäm- mer tidpunkterna, då datafilaktioner kan uppträda. Denna kombi- nation åstadkommer, att begäranledningarnas tillstånd blir stä- mmer i 781090645 tiskt under varje period av datafilanvändning eller periodislct, tills en begäran identifieras, och bestämmer även tidpunkterna, då nya inställningar sker av aktiveringsledningarna.
Huvudminnet kan vara uppbyggt av ferritlcärnor med minnen med direkt access och permanentminnen i lämpliga proportioner för ett speciellt ändamål. Tabellminnet '15 kan innehålla nio minnen med direkt access av konventionell typ för att lämna snabb access till uppgifter i tabellen, där åtta siffror i upp- giften anger värdet av Z och den återstående biten manövrerar en skyddsledning i datafilen, som användes i huvudminnet och i databehandlarna för att begränsa inverkan av programfel.
-J

Claims (10)

7810906-3 9 Patentkrav
1. Databehandlingsanläggning, omfattande dels ett antal databe- handlare (1-12), dels ett huvudminne (14), som är fördelat på olika områden med var sitt antal lagringsceller för lagring av enskilda, för dessa databehandlare erforderliga dataelement, dels ett tabellminne (15), innehållande ett antal tabeller med adres- serande kodord, som hänför sig till olika områden av huvudminnet (14), varvid ett från tabellminnet (15) utläst kodord adresserar ett motsvarande område av huvudminnet (14), och dels en styrenhet (16), som väljer en av databehandlarna, vilka i och för access till huvudminnet (14) och tabellminnet var för sig alstrar ett digitalt adresscrd, varav en första del är tillförbar tabellmin- net för utläsning av ett kodord och en andra, återstående del adresserar huvudminnet (14) för val av en lagringscell inom ett område av detsamma, k ä n n e t e c k n a d av att styrenheten (16) adresserar tabellminnet (15) via en första bana (13,18) på sådant sätt, att en med den valda databehandlaren (1-12) samord- nad tabell väljes, och att den valda databehandlaren adresserar tabellminnet via en andra bana (13,19) på sådant sätt, att den första delen av adressordet för denna databehandlare från den valda tabellen utläser ett kodord.
2.Anläggning enligt krav 1, k ä n n e t e c k n a d av att den första delen av det digitala adressordet omfattar A siffror och den andra, återstående delen B siffror.
3. Anläggning enligt krav 1 eller 2, k ä n n e t e c k n a d av att tabellminnet (15) för varje databehandlare innehåller en tabell med adresserande kodord, som hänför sig till olika om- råden av huvudminnet (14).
4. Anläggning enligt krav 3, k ä n n e t e c k n a d av att varje databehandlare har förmåga att alstra ett av X bitar bestående, adresserande kodord, att huvudminnet (14) är adresserbart me- delst ett av Y bitar bestående, adresserande kodord, att den valda tabellen i tabellminnet (15) är adresserbar medelst en del med längden A siffror av det av databehandlaren alstrade digi- tala adressordet, så att tabellminnet (15) adresserar huvud- minnet (14) med ett digitalt, av Z bitar bestående adressord 78109064: (O för att välja ett av områdena av detsamma, och att huvudminnet (14) är adresserbart med en återstående del med längden B av adressordet för val av önskad lagringscell i det valda området, varvid Y är större än X och Z större än A.
5. Anläggning enligt krav 1 eller 2, k ä n n e t e c k n a d 'av ytterligare ett minne (23) för att relatera enskilda data- behandlare (1-12) till enskilda tabeller, varvid detta ytter- ligare minne (23) är inrättat att adressera tabellminnet (15) för att förorsaka val av en speciell tabell i detsamma i be- roende av den databehandlare, som kräver access till huvudminnet (14).
6. Anläggning enligt krav 5, k ä n n e t e c k n a d av att an- talet i tabellminnet (15) lagrade tabeller är större än antalet databehandlare (1-12) och att innehållen i det ytterligare min- net (23) är variabla för att möjliggöra relatering av olika databehandlare till olika tabeller.
7. Anläggning enligt något av krav 1-6, k ä n n e t e c k n a d av att tabellminnet (15) även lagrar kodord, som anger celler i huvudminnet (14), till vilka olika databehandlare (1-12) bör sakna access, och är inrättat att adressera huvudminnet (14) ej enbart med ett digitalt adressord för val av ett av områdena av detsamma, utan även med ett kodord, som anger, när detta adress- ord hänför sig till en cell i huvudminnet (14), till vilken data- behandlaren, som adresserar tabellminnet (15), bör sakna access eller bör enbart ha Villkorlig access, t.ex. enbart läsning.
8. Anläggning enligt krav 5, 6 eller 7, k ä n n e t e c k n a d av att huvudminnet (14) och/eller tabellminnet (15) och/eller det ytterligare minnet (23) är åtminstone delvis bildade av inom anläggningen fördelade lagringsorgan.
9. Anläggning enligt något av krav 5-8, k ä n n e t e c k n a d av att samtliga minnen (14,15,23) och databehandlarna (1-12) är sammankopplade medelst en datafil och att en central styrenhet (16) på i och för sig känt sätt ingår för att bestämma den data- behandlare (1-12), som får access till filen (13) vid någon tid- punkt. 7810906-5 II
10. Anläggning enligt något av krav 5-9, k ä n n e t e c k n a d av att tabellminnet (15) och det ytterligare minnet (23) är till- gängliga för växling av något av deras innehåll till en enda verkställande databehandlare (17).
SE7810906A 1977-10-21 1978-10-19 Databehandlingsanleggning med huvudminne och tabellminne SE438923B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB43908/77A GB1601955A (en) 1977-10-21 1977-10-21 Data processing systems

Publications (2)

Publication Number Publication Date
SE7810906L SE7810906L (sv) 1979-04-22
SE438923B true SE438923B (sv) 1985-05-13

Family

ID=10430878

Family Applications (1)

Application Number Title Priority Date Filing Date
SE7810906A SE438923B (sv) 1977-10-21 1978-10-19 Databehandlingsanleggning med huvudminne och tabellminne

Country Status (5)

Country Link
US (1) US4449181A (sv)
CA (1) CA1111141A (sv)
DE (2) DE2758829C2 (sv)
GB (1) GB1601955A (sv)
SE (1) SE438923B (sv)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1601955A (en) 1977-10-21 1981-11-04 Marconi Co Ltd Data processing systems
JPS59111561A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
JPS59157887A (ja) * 1983-02-28 1984-09-07 Hitachi Ltd 情報処理装置
US4814982A (en) * 1984-12-24 1989-03-21 General Electric Company Reconfigurable, multiprocessor system with protected, multiple, memories
JPS62197850A (ja) * 1986-02-26 1987-09-01 Mitsubishi Electric Corp ロ−カルエリアネツトワ−ク制御装置
US4849875A (en) * 1987-03-03 1989-07-18 Tandon Corporation Computer address modification system with optional DMA paging
US4891752A (en) * 1987-03-03 1990-01-02 Tandon Corporation Multimode expanded memory space addressing system using independently generated DMA channel selection and DMA page address signals
US4933846A (en) * 1987-04-24 1990-06-12 Network Systems Corporation Network communications adapter with dual interleaved memory banks servicing multiple processors
US4926322A (en) * 1987-08-03 1990-05-15 Compag Computer Corporation Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management
US5101339A (en) * 1987-08-10 1992-03-31 Tandon Corporation Computer address modification system using writable mapping and page stores
JPH02500224A (ja) * 1987-08-10 1990-01-25 タンドン コーポレーション コンピュータ・アドレス変換装置を備えたコンピュータ・システム
IL88165A (en) * 1987-12-21 1993-01-31 Honeywell Bull Apparatus and method for a data processing system having a peer relationship among a plurality of central processing units
US4970639A (en) * 1988-05-20 1990-11-13 International Business Machines Corporation Virtual machine architecture independent program loader
EP0367702B1 (en) * 1988-10-31 1995-11-08 International Business Machines Corporation Multiprocessing system and method for shared storage usage
JP2892675B2 (ja) * 1989-04-07 1999-05-17 株式会社日立製作所 コンソール装置の監視方法及び情報処理システムのコンソール制御方法
JP2504206B2 (ja) * 1989-07-27 1996-06-05 三菱電機株式会社 バスコントロ―ラ
US5220651A (en) * 1989-10-11 1993-06-15 Micral, Inc. Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus
WO1991019244A1 (en) * 1990-06-04 1991-12-12 3Com Corporation Method for optimizing software for any one of a plurality of variant architectures
JPH04251338A (ja) * 1990-10-10 1992-09-07 Fuji Xerox Co Ltd プロセス間通信の制御方式

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1218761B (de) * 1963-07-19 1966-06-08 International Business Machines Corporation, Armonk, N. Y. (V. St. A.) Datenspeidbereinrichtung
DE1181461B (de) * 1963-10-08 1964-11-12 Telefunken Patent Adressenaddierwerk einer programm-gesteuerten Rechenmaschine
US3546677A (en) * 1967-10-02 1970-12-08 Burroughs Corp Data processing system having tree structured stack implementation
US3982231A (en) * 1972-03-31 1976-09-21 International Business Machines Corporation Prefixing in a multiprocessing system
US3854126A (en) * 1972-10-10 1974-12-10 Digital Equipment Corp Circuit for converting virtual addresses into physical addresses
US3848234A (en) * 1973-04-04 1974-11-12 Sperry Rand Corp Multi-processor system with multiple cache memories
US3909798A (en) * 1974-01-25 1975-09-30 Raytheon Co Virtual addressing method and apparatus
JPS5440182B2 (sv) * 1974-02-26 1979-12-01
JPS51115737A (en) * 1975-03-24 1976-10-12 Hitachi Ltd Adress conversion versus control system
US4034347A (en) * 1975-08-08 1977-07-05 Bell Telephone Laboratories, Incorporated Method and apparatus for controlling a multiprocessor system
US4037215A (en) * 1976-04-30 1977-07-19 International Business Machines Corporation Key controlled address relocation translation system
US4181937A (en) * 1976-11-10 1980-01-01 Fujitsu Limited Data processing system having an intermediate buffer memory
GB1601955A (en) * 1977-10-21 1981-11-04 Marconi Co Ltd Data processing systems
JPS596415B2 (ja) * 1977-10-28 1984-02-10 株式会社日立製作所 多重情報処理システム
US4229789A (en) * 1977-12-22 1980-10-21 Ncr Corporation System for transferring data between high speed and low speed memories

Also Published As

Publication number Publication date
DE2759954A1 (sv) 1982-07-15
DE2758829C2 (de) 1984-11-29
CA1111141A (en) 1981-10-20
US4449181A (en) 1984-05-15
GB1601955A (en) 1981-11-04
DE2758829A1 (de) 1979-04-26
SE7810906L (sv) 1979-04-22

Similar Documents

Publication Publication Date Title
SE438923B (sv) Databehandlingsanleggning med huvudminne och tabellminne
US4648035A (en) Address conversion unit for multiprocessor system
US3422402A (en) Memory systems for using storage devices containing defective bits
US4407015A (en) Multiple event driven micro-sequencer
US4170039A (en) Virtual address translation speed up technique
US3934227A (en) Memory correction system
KR880013065A (ko) 컴퓨터 리소스 구성방법 및 장치
EP0170284A2 (en) Microcomputer
GB1037389A (en) Improvements relating to data storage apparatus
US4445115A (en) Display control unit having means for symbolic representation of graphical symbols
US4041482A (en) Character generator for the reproduction of characters
US3208048A (en) Electronic digital computing machines with priority interrupt feature
SE432334B (sv) Tidsmultiplexvexel
US3733589A (en) Data locating device
GB2127995A (en) Least recently used resolving network
US5117492A (en) Memory addressing system using first and second address signals and modifying second address responsive predetermined values of first address signal
US3248702A (en) Electronic digital computing machines
US4167778A (en) Invalid instruction code detector
GB1497600A (en) Data processing apparatus
EP0057815A2 (en) Page addressing mechanism and method for using the same
GB1601956A (en) Multiprocessor data processing systems
US4125879A (en) Double ended stack computer store
US5130923A (en) Selective dynamic RAM address generator with provision for automatic refresh
JPS58125284A (ja) メモリのアクセス方法
JPS605400Y2 (ja) 多点デ−タ入出力装置