SE426200B - Omvandlare for omvandling av en delta-sigmamodulerad signal till en pulskodmodulerad signal - Google Patents

Description

7801301-s för att generera utgångssampel viktade i enlighet med aktuellt innehåll i räknaren, samt en m-bitars ackumulator inrättad att ackumulera nämnda sampel över ett förutbestämt tidsintervall, för alstring av pulskodmodulerade signalsampel motsvarande den tillförda delta-sigmamodulerade signalen.

Nämnda element kan vara avsett för (n-l) bitar och in- kopplat för att operera på (n-l) utgångsbitar från räknaren samt att styras av räknarens mest signifikanta bit. Ackumulatorn kan innefatta en m-bitars adderare och ett m-bitars temporärt minne. Övriga särdrag hos omvandlaren enligt uppfinningen framgår av patentkraven.

Uppfinningen avser även en användning av en omvandlare enligt ovan igen analog/digitalomvandlare innehållande en delta-sigmamodulator, Uppfinningen kommer att beskrivas nedan under hänvisning till de på bifogade ritningar visade exemplen.

Fig. l är ett blockschema över en omvandlare för om- vandling av en delta-sigmamodulerad signal till en PCM-signal i enlighet med uppfinningen.

Fig. 2(a)-2(c) illustrerar omvandlarens funktion i fig. l.

Fig. 3 är ett blockschema illustrerande en modifikation av omvandlaren enligt fig. l. ' I Fig. 4 är ett mer detaljerat schema över omvandlaren, visande hur denna kan utföras med nu tillgängliga komponenter.

Fig. 5 är ett blockschema över ett alternativt utförande av omvandlaren. _ Fig. 6(a)-6(c) och fig. 7 illustrerar funktionen hos omvandlaren enligt fig. 5.

Den omvandlare för omvandling av delta-sigmamodulerade signaler till PCM-signaler som skall beskrivas har utformats för omvandling av utsignalen från en delta-sigmamodulator av det slag som beskrivs i Electronics Letters 22 juli 1976, vol. 12, nr 15, p 379 och 380. Omwandlaren kombinerad med en sådan delta- sigmamodulator är speciellt ägnad för telefontillämpningar, exempelvis för användning i en kodare/avkodare i den digitala omkopplaranordningen som beskrivs i den brittiska patentskriften 1 sas 218. 78013-01-8 I figur l visas schematiskt en första utföringsform av en omvandlare. Den innefattar en n-bitars räknare 10, som mottar klock- signaler på en ledning ll, logiska organ i form av ett 7-bitars element l2 inrättat att utföra en operation på (n-l) bitar i räkna- ren, vilket element är anordnat att generera det verkliga värdet eller komplementvärdet för räknarens ställning eller noll eller ett, vilka logiska organ mottar utsignalen från en delta-sigmamodu- lator på en ledning l4, en m-bitars ackumulator 15 och ett temporärt utgångsminne l6. Klocksignalerna som utnyttjas för att styra räkna- ren 10 är desamma som de som utnyttjades för att driva delta-sigma- moaulatorn. Detta tillförsäkrar synkron funktion av omvandlaren med avseende på den inkommande pulsföljden från delta-sigmamodulatorn på ledningen 14. En synkroniseringspulsgenerator 18 är inkopplad mellan räknaren 10 och det temporära utgångsminnet 16 och ackumula- torn 15.

Ackumulatorn 15 med m-bitar innefattar en m-bitars binär adderare 20 och ett m-bitars temporärt minne 21. Utgången från min- net Zl är kopplad till B-ingången hos adderaren 20. Summautgången 22 hos adderaren 20 är kopplad till ingången hos det temporära minnet.

I funktion matas delta-sigmamodulerade sampel, typiskt 2048 ksampel/sek, från delta-sigmamodulatorns utgång via ledningen 14 till elementet 12 synkront med utsignalen från räknaren l0,vilken styrs synkront med mooulatorn. Räknaren 10 och elementet 12 verkar för att multiplicera de inkommande delta-sigmasamplen med en viktsekvens, som har en triangulär profil. Detta uppnås med ett arrangemang, i vilket elementet 12 styrs av den mest signifikanta biten i räknaren lO. Räknaren 10 är inrättad att successivt räkna från 0 till dess högsta värde, varvid då den mest signifikanta biten n i räknaren växlar från 0 till l omställs elementet 12 från det tillstånd i vil- ket det generar det verkliga värdet till det i vilket det genererar komplementvärdet för räknarens ställning. Avsikten med detta är att, fastän räknaren 10 i verkligheten alltid räknar uppåt, få det att synas som om räknaren räknar uppåt under den första halvan av en räknecykel och sedan nedåt under den andra halvan, för att där- igenom åstadkomma en trigangulär profil.

De viktade samplen från elementet l2 ackumuleras i ackumulatorn 7801301-s g 4 l5 vid delta-sigmamodulatorns klockhastighet. Periodiskt vid slutet av varje räkneperiod klockas innehållet i ackumulatorn 15 in i det temporära minnet 16 under styrning av klocksignaler från generatorn 18 och ackumulatorn klargörs för nästa cykel. Nummersekvensen i det temporära minnet utgör de erforderliga linjära PCM-kodorden i för- skjuten binär form (offset binary form). Dessa kan exempelvis till- föras en linjär/A~lagomvandlare före ytterligare behandling. En A-lagkompanderad PCM utnyttjas vanligen i telefontillämpningar.

Funktionen hos omvandlaren i figur l kommer nu att beskrivas mer i detalj under hänvisning till figur 2. Om innehållet i det temporära minnet 21 vid den i:te additionen är Si och talet som pre- senteras för A-ingången hos adderaren 160 är Xi blir: {i=Si+xi Då det temporära minnet 21 klockas införs Ei i det temporära minnet och blir Si+l.Klockning av det temporära minnettjänar således till att effektivt ackumulera samtliga tal som presenteras för A-ingången hos adderaren 20 sedan det temporära minnet senast tömdes. ' ' Med referens till figur 2(a) klockstyrs n-bitars räknaren vid delta-sigmamodulatorns samplingshastighet, varvid de första Ä (n-l)bitarna alstrar talen 0 till 2n_l-1. Den n:te biten i räknaren l0 delar det alstrade talet sågtandformigt i udda och jämna faser, såsom visas i figur 2(b). Den nzte biten utnyttjas i samband med signalen från delta-sigmamodulatorn för att bringa elementet 12 att arbeta på räknesekvensen för alstring av tal, som skall adderas till ackumulatorn under utnyttjande av följande algoritm (där A2 är modulatorns utsignal: o om A2=0 är Xi=0 oberoende av räknetilltånd; om A2=l och räknarens bit n=0 (udda faser) är Xi=räknevärdet Ciïoch _ om ZflÉ=l och räknarens bit n=1 (jämna faser) är Xi=Éi , l-komplementet till räknevärdet Ci.

Talet som motsvarar Ei är lika med 2n_ -l -Ci. Effekten av dessa operationer är således att åstadkomma en nummersekvens 1 med en triangulär profil, såsom presenteras i figur 2(c), vilken vid varje klockcykel adderas till ackumulatorn omflåfiflfl Ingenting adderas om ¿ÄZš0. Invertering av utsignalen från delta-sigmamodula- torn medför inverting av de utgående PCM-proven. 7801301-8 LII Vid slutet av varje jämn period klockas innehållet i acku- mulatorn in i det temporära minnet 16 och ackumulatorn 15 töms för att påbörja nästa ackumuleringscykel. Talsekvensen i det temporära utgängsminnet 16 utgörs av linjära PCM-kodord i förskjuten (offset) binär form.

Om samplingshastigheten hos delta-sigmamodulatorn är fl och räknaren 10 har en längd på n-bitar alstras linjära PCM-kodord vid hastigheten f2=fl/2n. Den maximala utsignalen skulle erhållas omA2;fl.över hela ackumuleringsperioden. Det förekommer 2n addi- tioner och genomsnittsvärdet för Xi skulle vara (2?'l-l)/2. Således skulle det maximalt ackumulerade talet bli gfåfli _ zn = 22(n-1)_2n-1_ Således måste ackumulatorn 15 ha en längd på m=2(n-l) bitar.

Om exempelvis fl=2048 ksampel/sek och fz mäste vara 8 ksampel/sek blir n=8 och den erforderliga ackumulatorlängden 2(8-l)=l4 bitar; Synkroniseringspulserna för tömning av ackumulatorn 15 och klockning av det temporära utgângsminnet 16 härleds från nämnda n-bitars räknares tillstånd. För att anpassa alstringen av PCM- sample till synkroniseringskraven hos kodarsystemet, inom vilket omvandlaren skall arbeta, lagras räknaren 10 periodiskt med det värde den borde ha vid lagring, om den alstrade sampel vid korrekt tidpunkt. Den första lagringspulsen kan således bringa sampelalst- ringen att tidsanpassas, men följande pulser kommer endast att sträva att lagra räknaren med det värde den redan intar. De är emellertid nödvändiga för att mildra effekterna av brus, som orsakar en felaktig kretsfunktion.

I figur 3 illustreras en modifikation av omvandlaren enligt figur l, varvid ackumulatorn 15 kan tömmas under det att den allt- jämt medger en hel klockperiod för inläsning av ackumulatorinnehål- let i det temporära utjångsminnet 16 och även för den första addi- tionen i kommande ackumuleringsperiod. Detta uppnås genom anordnan- aet av logiska organ 30 med en styrledning 31 mellan utgången hos det temporära ackumulatorminnet 21 och B-ingången hos adderaren 20.

Då styrledningen 31 befinner sig i ackumuleringstillstând, inmatas talen från det temporära minnet 21 in i B-ingången hos adderaren 20 opåverkade. Vid slutet av varje hel ackumuleringsperiod ändras tillståndet på ledningen 31 under en klockperiod. Det logiska or- ganet 30 presenterar samtliga nollor till B-ingången hos adderaren 20. Som ett resultat kommer talet som klockas in i det temporära 7801301-8 6 minnet 21 vid slutet av denna klockperiod att vara noll plus vad som finns närvarande vid A-ingången, vilket är exakt detsamma som om ackumulatorn samtidigt hade tömts och det första talet adderats. K Dessutom kan ett ytterligare temporärt minne anordnas mellan elementet 12 och ackumulatorn 15. Detta minne klockas vid modula- tórhastigheten för att resynkronisera talen som alstras av räknar- logiken tillcën aktiva kanten hos klockpulsen. Detta medger, att en hel klockperiod kan utnyttjas för additionsprocessen, vilket kan vara nödvändigt, då funktionshastigheten är nära gränserna för den utnyttjade teknologin. Pulserna till de temporära utgångsminnet 16 och för tömning av ackumulatorn 15 måste fördröjas med en ytter- ligare klockperiod om detta ingår.

Figur 4 illustrerar omvandlaren enligt figur l modifierad enligt figur 3 och utförd under utnyttjande av tillgängliga krets- komponenter. Räknaren 10 innefattar tvâ integrerade kretsar 40, 41 av typ 74193 och elementet 12 innefattar två 4-bitars element 43, 44 (typ 74H87). Den med 20 betecknade m-bitars_àdderaren inne- fattar fyra 4-bitars binära heladderare 45-4ö (typ SN 74283) och det temporära minnet 21 innefattar fyra vippor 50-53 av D-typ (typ 74175 Det temporära utgångsminnet 16 innefattar tre vippor 55-57 av D-typ (typ 74175) och det logiska organet 30 innefattar fyra 4-bitars element 58-61 av ovan nämnt slag (typ 74H87). Tidpulsgeneratorn 18 innefattar två vippor 63, 64 av D-typ (typ 7474), vilka matas med utgångsbitarna från räknaren 10, som visas schematiskt vid a-h.

Pulserna på ledningen 66 bildar klocksignaler för det temporära utgångsminnet 16 och pulserna på ledningen 67 bildar klocksignaler för det logiska organet 30.

Figur 5 visar en alternativ krets för alstring av ackumule- rade tal. Kretsen innefattar en n-bitars uppräknare S0, vilken är inrättad att räkna i beroende av klockpulser från delta-sigma modu- latorn, efizp-bitars element G2 av ovan nämnt slag och ett 29-bitars skiftregister 84, vilket mottar pulstäthetsföljden. I detta arrange- mang opererar elementet 82 på nämnda p-bitar i räknaren 80 i överens stämmelse med utsignalen från skiftregistret 84 och den delta-sigma- modulerade pulsföljden. Elementet 82 är kopplat till en ackumulator på liknande sätt som det som visas i figur l avseende elementet 12.

Funktionen hos det i figur 5 visade arrangemanget kommer att beskrivas under hänvisning till figur 6(a)-6(c). Mellanutgångssampel bildas genom viktning av de tidigare 2p+1 *pulserna från m0dUlât0IH ..._ -..__..._._.. _._.. .._ 7801301-8 medelst en triangulär koefficientprofil (fig. 6(b)). Klockperioderna 2p mellan mellanliggande utgångssampel I utnyttjas vid utvärderingen Summan av produkterna av två ingångssampel och dessas motsvarande koefficienter utvärderas samtidigt. Om det delta-sigmamodulatorsam- pel som just inkommer ärtlfii och skall multipliceras medelst Wi och det som inkom 29 klockperioder tidigare är-Å«fi_2p (vilket utgör skiftregistrets utsignal) och skall multipliceras med Wi_2p blir: Xi :A fiwi *Å fi-zpmi-zp Utsignalen från räknaren 80 visas i figur 6(c). Om räknevärdet ' vid den izte perioden är C. är: l i_2p = ci wi = (zP-l) - ci = c Xi = 135151 *Affi-:P *Ci Tabell 2 visar möjliga värden för Xi, vilka är de sampel som skall' ackumuleras i ackumulatorn. \~ §\4â§i-ZP 0 1 Ag i \\ Tabell 2 0 0 Ci 1 Ei 2P-1 \A\6i-2P o 1 Agi verkligt 0 Noll värde Tabell 3 l Komplement- Ett värde Ett element enligt ovan som drivs i överensstämmelse med Tabell3 skall operera på utsignalen från räknaren 80.

Xi-värdena ackumuleras såsom beskrivits ovanfiör alstring 7ßo1so1-s av mellanliggande sampel efter varje antal av Zp klockperioder. Om ackumulatorn avläses och återställes varje antal av 2n klockperioder då räknaren innehåller samtliga nollor, utgör PCM-samplet summan av de föregående 2n_p mellanliggande utgängssamplen.

Om klockhastigheten för delta-sigmamodulatorn är fl är den utgående sampelhastigheten f2=fl/2n. Den maximala utsignalen skulle alstras om Xi=2p-1 över hela Zn klockperioder. Detta betyder, att det maximalt ackumulerade talet är 2n(2p-l)=2n+p-Zn och den erfor- derliga ackumulatorlängden är m=n+p-bitar.

Figur 7 illustrerar den situation, då elementet 82 utgöres av ett 7-bitars element, räknaren 80 av en 8-bitars räknare och registret 84 av ett 128-bitars skiftregister. Det finns två mellan- liggande sampel,vilka är åtskilda 128 sampel. Dessa indikeras vid 86, 87.

Claims (8)

7801361-8 Eatentkrav

1. Omvandlare för omvandling av en delta-sigmamodulerad signal till en pulskodmodulerad signal, k ä n n e t e c k n a d av att den innefattar en n-bitars räknare (10, 80) inrättad att räkna klock- pulser och att tillhandahålla utgångsbitar representerande antalet klockpulser räknade under ett förutbestämt tidsintervall, ett logiskt element (12, 82) inkopplat för att utföra en operation på utgångs- bitarna från räknaren i beroende av en pulstäthetsmodulerad insignal, vilket element är inrättat att i beroende av insignalen överföra det sanna värdet för räknarens utgångsbitar eller komplementvärdet härför eller att avge endast nollor eller ettor, för att generera utgångssampel viktade i enlighet med aktuellt innehåll i räknaren, samt en m-bitars ackumulator (15) inrättad att ackumulera nämnda sampel över ett förutbestämt tidsintervall, för alstring av puls- kodmodulerade signalsampel motsvarande den tillförda delta-sigma- modulerade signalen.

2. Omvandlare enligt krav 1, k ä n n e t e c k n a d av att nämnda logiska element (12) är avsett för n-l bitar, att det är inkopplat för att operera på n-l utgångsbitar från räknaren (10), och att det styrs av räknarens mest signifikanta bit.

3. Omvandlare enligt krav 2, k ä n n e t e c k n a d av att nämnda ackumulator innefattar en m-bitars adderare (20) och ett m- bitars temporärt minne (21), att adderaren har en första ingång A, inkopplad för att mottaga nämnda utgàrßsampel, och en andra ingång B, inkopplad för att mottaga innehållet i det temporära minnet, samt att detta är inkopplat för att därvid ladda ackumulatorns utsignal, för förberedande av en följande operationscykel.

4. Omvandlare enligt något av krav 1-3, k ä n n e t e c k n a d av att den innefattar ett temporärt utgångsminne (16) inkopplat för att mottaga ackumulerade sampel från ackumulatorutgången.

5. Omvandlare enligt krav 3 eller 4, k ä n n e t e c k n a d av att den innefattar logiska organ (30) inkopplade mellan nämnda ingång (8) hos nämnda m-bitars adderare (20) och utgången hos nämnda m-bitars temporära minne (21) för kontrollerbar avbrytning av dataflödet däremellan.

6. Omvandlare enligt krav 1, k ä n n e t e c k n a d av att nämnda logiska element innefattar ett p-bitars element inrättat att operera på p-bitar hos räknaren (80) och vilket element har 17801301-s 10 två styningångar, en för mottagande av den delta~sigmamodu1erade signalen och den andra kopplad till ett 2p-bitars skiftregister, vilket är inrättat att matas med den delta-sigmamodulerade signalen.

7. Omvandlare enligt något av krav l-6, k ä n n e t e c k n a d av att den innefattar organ (18) för härledning av tidsignaler för omvandlarelementen från nämnda räknares (10) utgång.

8. Användning av en omvandlare enligt något av krav l-7, i en analog/digitalomvandlare innehållande en delta-sigmamodulator. ANFURDA PUBLIKATIONER: GB 1 436 878 (H03K 13/01)