RU98120829A - SIGNAL DETECTOR - Google Patents

SIGNAL DETECTOR

Info

Publication number
RU98120829A
RU98120829A RU98120829/09A RU98120829A RU98120829A RU 98120829 A RU98120829 A RU 98120829A RU 98120829/09 A RU98120829/09 A RU 98120829/09A RU 98120829 A RU98120829 A RU 98120829A RU 98120829 A RU98120829 A RU 98120829A
Authority
RU
Russia
Prior art keywords
input
output
unit
calculating
switch
Prior art date
Application number
RU98120829/09A
Other languages
Russian (ru)
Other versions
RU2173468C2 (en
Inventor
И.Г. Карпов
Г.Н. Нурутдинов
Е.А. Галкин
А.Б. Беседин
Original Assignee
Тамбовский военный авиационный инженерный институт
Filing date
Publication date
Application filed by Тамбовский военный авиационный инженерный институт filed Critical Тамбовский военный авиационный инженерный институт
Publication of RU98120829A publication Critical patent/RU98120829A/en
Application granted granted Critical
Publication of RU2173468C2 publication Critical patent/RU2173468C2/en

Links

Claims (1)

Обнаружитель сигналов, состоящий из двух квадратурных фазовых детекторов, фазовращателя, двух дискретизаторов, двух квадраторов, сумматора, устройства вычисления квадратного корня и порогового устройства, причем на первые входы фазовых детекторов подается входной сигнал, на второй вход первого фазового детектора подается опорное напряжение от генератора опорного напряжения, на второй вход второго фазового детектора подается опорное напряжение с выхода фазовращателя на 90o, выходы фазовых детекторов соединены с входами дискретизаторов, выходы дискретизаторов соединены с входами квадраторов, выходы квадраторов подключены к входам сумматора, выход сумматора подключен к входу устройства вычисления квадратного корня, отличающийся тем, что к нему дополнительно подключен блок обработки сигналов, состоящий из трех ОЗУ, пяти коммутаторов режима обработки, трех накопителей, двух квадраторов, блока нелинейного безинерционного преобразования, трех перемножителей, причем вход первого ОЗУ подключен к выходу первого дискретизатора, вход второго ОЗУ подключен к выходу второго дискретизатора, выход устройства вычисления квадратного корня подключается к входу третьего ОЗУ, выходы первого, второго и третьего ОЗУ соединены с входами первого, третьего и второго коммутатора режима обработки соответственно, первый выход первого коммутатора подключен к входу первого накопителя, первый выход второго коммутатора подключен к входу второго накопителя, первый выход третьего коммутатора подключен к входу третьего накопителя, вторые выходы первого и второго коммутатора подключены к первому входу первого и второго перемножителя соответственно, второй выход третьего коммутатора и выход третьего накопителя соединены с первым входом блока нелинейного безинерционного преобразования, выход которого подключен к вторым входам первого и второго перемножителя и к входу четвертого коммутатора, первый выход первого коммутатора и выход первого перемножителя подключены к входу первого накопителя, первый выход второго коммутатора и выход второго перемножителя подключены к входу второго накопителя, выходы первого и второго накопителя подключены к входу третьего и четвертого квадратора соответственно, выходы квадраторов соединены с первым и вторым входом второго сумматора соответственно, выход второго сумматора подключен к входу второго устройства вычисления квадратного корня, выход которого соединен с входом пятого коммутатора, первый выход которого соединен с первым входом третьего перемножителя, второй вход третьего перемножителя подключен к второму выходу четвертого коммутатора, выход третьего перемножителя и второй выход пятого коммутатора соединен с входом порогового устройства, и блок адаптации, состоящий из трех блоков вычисления первого, второго и четвертого моментов, двух квадраторов, блока вычисления отношения квадрата второго момента к четвертому, блока вычисления отношения квадрата первого момента к второму, блока вычисления коэффициентов α и c, блока вычисления дисперсии, трех блоков вычисления параметров β, μ и порога h, порогового устройства с постоянным уровнем срабатывания, причем входы блоков вычисления первого, второго и четвертого моментов подключены к выходу первого устройства вычисления квадратного корня блока обработки сигнала, выход блока вычисления четвертого момента соединен с входом блока вычисления отношения квадрата второго момента к четвертому, выход блока вычисления второго момента соединен с входом первого квадратора, входом блока вычисления дисперсии, входом блока вычисления отношения квадрата первого момента к второму и входом блока вычисления параметра β, выход первого квадратора соединен с вторым входом блока вычисления отношения квадрата второго момента к четвертому, выход второго квадратора соединен с вторым входом вычислителя отношения квадрата первого момента к второму и входом вычислителя дисперсии, выход блока вычисления отношения квадрата второго момента к четвертому соединен с первым входом блока вычисления параметров α и c, второй вход которого соединен с выходом блока вычисления отношения квадрата первого момента к второму, выход блока вычисления параметров α и c, подключается к входу порогового устройства, входу блока вычисления параметра β, входу блока вычисления параметра μ и второму входу блока нелинейного безинерционного преобразования блока обработки сигнала, выход блока вычисления параметра β соединен с входом блока вычисления параметра μ и третьим входом блока нелинейного безинерционного преобразования блока обработки сигналов, выход блока преобразования блока обработки сигналов, выход блока вычисления дисперсии соединен с вторым входом блока вычисления параметра μ и первым входом блока вычисления адаптивного порога h, выход порогового устройства блока адаптации соединяется с входами "а" управления коммутаторами режимов обработки блока обработки сигналов, выход блока вычисления адаптивного порога h соединен с вторым входом порогового устройства, выход порогового устройства является выходом устройства обнаружения.A signal detector consisting of two quadrature phase detectors, a phase shifter, two discretizers, two quadrators, an adder, a square root calculator and a threshold device, whereby an input signal is supplied to the first inputs of the phase detectors, and a reference voltage from the reference generator is supplied to the second input of the first phase detector voltage, the reference voltage is supplied to the second input of the second phase detector from the output of the phase shifter by 90 o , the outputs of the phase detectors are connected to the inputs of the sampler s, the outputs of the samplers are connected to the inputs of the quadrants, the outputs of the squares are connected to the inputs of the adder, the output of the adder is connected to the input of the square root computing device, characterized in that it additionally connects a signal processing unit consisting of three RAMs, five processing mode switches, three drives , two quadrators, a non-linear inertia-free conversion unit, three multipliers, the input of the first RAM connected to the output of the first sampler, the input of the second RAM connected to the output of the second the sampler, the output of the square root calculator is connected to the input of the third RAM, the outputs of the first, second and third RAM are connected to the inputs of the first, third and second switch of the processing mode, respectively, the first output of the first switch is connected to the input of the first drive, the first output of the second switch is connected to the input the second drive, the first output of the third switch is connected to the input of the third drive, the second outputs of the first and second switch are connected to the first input of the first and second the scissors, respectively, the second output of the third switch and the output of the third drive are connected to the first input of the non-linear inertialess conversion unit, the output of which is connected to the second inputs of the first and second multiplier and to the input of the fourth switch, the first output of the first switch and the output of the first multiplier are connected to the input of the first drive, the first output of the second switch and the output of the second multiplier are connected to the input of the second drive, the outputs of the first and second drive are connected to the input of the third o and the fourth quadrator, respectively, the outputs of the quadrants are connected to the first and second input of the second adder, respectively, the output of the second adder is connected to the input of the second square root calculator, the output of which is connected to the input of the fifth switch, the first output of which is connected to the first input of the third multiplier, the second input the third multiplier is connected to the second output of the fourth switch, the output of the third multiplier and the second output of the fifth switch is connected to the input of the threshold device, and an adaptation block consisting of three blocks for calculating the first, second and fourth moments, two quadrants, a block for calculating the ratio of the square of the second moment to the fourth, a block for calculating the ratio of the square of the first moment to the second, a block for calculating the coefficients α and c, a block for calculating the variance, three blocks for calculating parameters β, μ and threshold h, a threshold device with a constant level of operation, and the inputs of the calculation units of the first, second and fourth moments are connected to the output of the first square of the second root of the signal processing unit, the output of the fourth moment calculation unit is connected to the input of the second moment to square ratio calculation unit to the fourth, the second moment calculation unit output is connected to the input of the first quadrator, the input of the dispersion calculation unit, the input of the unit of calculating the ratio of the square of the first moment to the second and input unit for calculating the parameter β, the output of the first quadrator is connected to the second input of the unit for calculating the ratio of the square of the second moment to the fourth, the output of the second quadrator is connected to the second by the input of the calculator of the ratio of the square of the first moment to the second and the input of the variance calculator, the output of the unit for calculating the ratio of the square of the second moment to the fourth is connected to the first input of the unit for calculating the parameters α and c, the second input of which is connected to the output of the unit for calculating the ratio of the square of the first moment to the second, output the unit for calculating the parameters α and c, is connected to the input of the threshold device, the input of the unit for calculating the parameter β, the input of the unit for calculating the parameter μ and the second input of the nonlinear inertial pre-block the formation of the signal processing unit, the output of the parameter calculation unit β is connected to the input of the parameter calculation unit μ and the third input of the nonlinear inertial conversion unit of the signal processing unit, the output of the signal processing unit conversion unit, the output of the dispersion calculation unit is connected to the second input of the parameter calculation unit μ and the first input the adaptive threshold calculation unit h, the output of the adaptation device threshold device is connected to the inputs “a” of the control of the processing mode switches of the processing unit s channels, the output of the adaptive threshold calculation unit h is connected to the second input of the threshold device, the output of the threshold device is the output of the detection device.
RU98120829A 1998-11-13 Signal detector RU2173468C2 (en)

Publications (2)

Publication Number Publication Date
RU98120829A true RU98120829A (en) 2000-09-20
RU2173468C2 RU2173468C2 (en) 2001-09-10

Family

ID=

Similar Documents

Publication Publication Date Title
JPS6434194A (en) Controlling device for 3-phase transducer
CA2288581A1 (en) Three-phase current sensor and estimator
RU98120829A (en) SIGNAL DETECTOR
CA2189729A1 (en) Fast action circuit for multiplying a digital signal and a periodic signal
JP3151001B2 (en) Overtone generator
KR860006903A (en) Digital video signal peaking circuit
JP3642013B2 (en) Nonlinear distortion adding device
US7119588B2 (en) Circuit for multiplying continuously varying signals
JPS5723309A (en) Electric power amplifying circuit of pulse width modulation system
SU1480066A1 (en) Device for controlling converter with two-positional pulse-width modulation
Bolognani et al. Novel digital continuous control of SVM inverters in the overmodulation range
US5012188A (en) Velocity detector for detecting velocity from position detector outputting a pair of orthogonal signals
JPH05249994A (en) Voice emphasizing device
SU405114A1 (en) DEVICE FOR MULTIPLICATION OF SIGNALS
SU656074A1 (en) Spectrum analyzer
JP6419565B2 (en) Detection device, power conversion device, detection method using three-phase alternating current as input, and control method for power conversion device.
TWI407683B (en) Non-linear oscillator
Chen et al. Rotor speed testing and closed-loop control for switched reluctance motor drive based on fuzzy logic
SU744926A1 (en) Frequency-width multistable element
SU830420A1 (en) Logarithmic sonverter
SU836638A1 (en) Device for reproducing functions of two variables
SU1004903A1 (en) Three-phase circuit powder transducer
SU789792A1 (en) Method of measuring sine voltage amplitude
SU1030812A1 (en) Multiplier
SU824223A1 (en) Multiplying device