RU96124273A - DELAY LINE - Google Patents

Claims (1)

Линия задержки, содержащая вход и выход, а также двоичный счетчик импульсов и дешифратор, отличающаяся тем, что дополнительно в устройство установлены однотактный D-триггер, генератор прямоугольных импульсов, многоцелевой элемент цифровых структур (МЭЦС), две схемы ИЛИ и схема ИЛИ-НЕ, причем к входу D триггера подсоединен выход одной двухвходовой схемы ИЛИ, одни из входов которой соединен с входом устройства, а другой - с выходом двухвходовой схемы ИЛИ-НЕ, к одному их входов которой подсоединен один из выходов дешифратора, а к другому - выход

триггера, выход Q которого соединен с входом генератора, соединенного своим выходом с входом C двоичного счетчика, выходы которого поразрядно соединены с соответствующими входами дешифратора, другой более ранний выход которого соединен с выходом устройства, причем вторая двухвходовая схема ИЛИ одним входом соединена с входом устройства, а другим - с выходом триггера, вход C которого соединен с выходом второй двухвходовой схемы ИЛИ, при этом вход устройства соединен также с одним из входов двухвходовой схемы И, выход которой соединен с синхровходом C многоцелевого элемента цифровых структур (МЭЦС), разрешающий P вход которого соединен с выходом Q триггера, а выход - с входом R двоичного счетчика, причем второй вход двухвходовой схемы И соединен с выходом Q триггера.A delay line containing input and output, as well as a binary pulse counter and a decoder, characterized in that the device also has a single-cycle D-trigger, a rectangular pulse generator, a multi-purpose element of digital structures (MECS), two OR circuits, and an OR-NOT circuit, moreover, the output of one two-input OR circuit is connected to the input D of the trigger, one of the inputs of which is connected to the input of the device, and the other to the output of the two-input OR-NOT circuit, one of the inputs of which is connected to one of the outputs of the decoder, and to the other - the output

a trigger whose output Q is connected to the input of the generator connected to the input C of the binary counter, the outputs of which are bitwise connected to the corresponding inputs of the decoder, the other earlier output of which is connected to the output of the device, the second two-input circuit OR connected to the input of the device by one input, and another, with the trigger output, the input of which is connected to the output of the second two-input OR circuit, while the input of the device is also connected to one of the inputs of the two-input circuit AND, the output of which is connected to the sync the input C of a multipurpose element of digital structures (MECS), whose P input is connected to the output Q of the trigger, and the output to the input R of the binary counter, and the second input of the two-input circuit And is connected to the output Q of the trigger.