Claims (1)
Устройство для моделирования системы радиосвязи, содержащее генератор заявок, два элемента И, элемент ИЛИ, реверсивный счетчик и элемент НЕ, причем выход генератора заявок соединен с первым входом первого элемента И, второй вход которого подключен к выходу первого элемента НЕ, отличающееся тем, что в него введены два элемента И, датчик случайного потока импульсов, генератор тактовых импульсов, элемент НЕ, два элемента ИЛИ, элемент задержки и генератор приоритетных заявок, причем выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход которого является суммирующим входом реверсивного счетчика, разрядные выходы которого соединены соответственно с входами первого элемента ИЛИ и через второй элемент И с входом первого элемента Не и с вторым входом четвертого элемента И, выход первого элемента ИЛИ подключен к первому входу третьего элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход третьего элемента И подключен к входу датчика случайного потока импульсов, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого является вычитающим входом реверсивного счетчика, выход генератора приоритетных заявок подключен к первому входу четвертого элемента И, входу второго элемента НЕ и входу элемента задержки, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента НЕ соединен с третьим входом первого элемента И, выход четвертого элемента И подключен к второму входу третьего элемента ИЛИ.A device for modeling a radio communication system containing a generator of claims, two AND elements, an OR element, a reverse counter and a NOT element, the output of the generator of applications being connected to the first input of the first AND element, the second input of which is connected to the output of the first NOT element, characterized in that it introduced two AND elements, a random pulse flow sensor, a clock generator, a NOT element, two OR elements, a delay element and a priority request generator, and the output of the first AND element is connected to the first input of the second electronic OR, the output of which is the summing input of a reversible counter, the bit outputs of which are connected respectively to the inputs of the first OR element and through the second AND element to the input of the first He element and to the second input of the fourth AND element, the output of the first OR element is connected to the first input of the third AND element the second input of which is connected to the output of the clock generator, the output of the third element And is connected to the input of the random pulse flow sensor, the output of which is connected to the first input of the third element And, the output of which is the subtracting input of the reversible counter, the output of the priority claims generator is connected to the first input of the fourth AND element, the input of the second element NOT and the input of the delay element, the output of which is connected to the second input of the second OR element, the output of the second element is NOT connected to the third input of the first AND element, the output of the fourth AND element is connected to the second input of the third OR element.