RU94044339A - Способ изготовления подложки для многослойной интегральной схемы или многокристального модуля и подложка, изготовленная этим способом - Google Patents

Способ изготовления подложки для многослойной интегральной схемы или многокристального модуля и подложка, изготовленная этим способом

Info

Publication number
RU94044339A
RU94044339A RU94044339/02A RU94044339A RU94044339A RU 94044339 A RU94044339 A RU 94044339A RU 94044339/02 A RU94044339/02 A RU 94044339/02A RU 94044339 A RU94044339 A RU 94044339A RU 94044339 A RU94044339 A RU 94044339A
Authority
RU
Russia
Prior art keywords
layer
substrate
dielectric
conductive
integrated circuit
Prior art date
Application number
RU94044339/02A
Other languages
English (en)
Inventor
Дж.Рейнуотер Джевел
Us]
Original Assignee
Вистатек Корпорейшн (US)
Вистатек Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Вистатек Корпорейшн (US), Вистатек Корпорейшн filed Critical Вистатек Корпорейшн (US)
Publication of RU94044339A publication Critical patent/RU94044339A/ru

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Способ изготовления подложки для использования в многослойной интегральной схеме или многокристалльном модуле, включающий нанесение проводящего материала 14 на поверхность подложки для формирования проводящей цепи 12 и высушивание листа. Затем нанесение слоя 18 диэлектрика на те места на несущей поверхности, где не нанесен проводящий материал. После этого слой с покрытием уплотняется для формирования уплотненной проводящей цепи, введенной в слой диэлектрика. Второй слой диэлектрика 28 наносят поверх первой уплотненной проводящей цепи, введенной в слой диэлектрика, причем второй слой характеризуется наличием в нем сквозных отверстий 30, которые совмещены по меньшей мере с частью проводящей цепи 12. Сквозные отверстия во втором случае диэлектрика заполняют для формирования электрически проводящих межслойных переходов, затем осуществляется уплотнение для формирования подложки 44.

Claims (1)

  1. Способ изготовления подложки для использования в многослойной интегральной схеме или многокристалльном модуле, включающий нанесение проводящего материала 14 на поверхность подложки для формирования проводящей цепи 12 и высушивание листа. Затем нанесение слоя 18 диэлектрика на те места на несущей поверхности, где не нанесен проводящий материал. После этого слой с покрытием уплотняется для формирования уплотненной проводящей цепи, введенной в слой диэлектрика. Второй слой диэлектрика 28 наносят поверх первой уплотненной проводящей цепи, введенной в слой диэлектрика, причем второй слой характеризуется наличием в нем сквозных отверстий 30, которые совмещены по меньшей мере с частью проводящей цепи 12. Сквозные отверстия во втором случае диэлектрика заполняют для формирования электрически проводящих межслойных переходов, затем осуществляется уплотнение для формирования подложки 44.
RU94044339/02A 1992-03-30 1993-03-30 Способ изготовления подложки для многослойной интегральной схемы или многокристального модуля и подложка, изготовленная этим способом RU94044339A (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/860.063 1992-03-30
US07/860,063 US5292548A (en) 1990-04-03 1992-03-30 Substrates used in multilayered integrated circuits and multichips

Publications (1)

Publication Number Publication Date
RU94044339A true RU94044339A (ru) 1996-09-20

Family

ID=25332414

Family Applications (1)

Application Number Title Priority Date Filing Date
RU94044339/02A RU94044339A (ru) 1992-03-30 1993-03-30 Способ изготовления подложки для многослойной интегральной схемы или многокристального модуля и подложка, изготовленная этим способом

Country Status (8)

Country Link
US (1) US5292548A (ru)
EP (1) EP0748261A1 (ru)
JP (1) JPH07505506A (ru)
KR (1) KR950700791A (ru)
AU (1) AU3971293A (ru)
CA (1) CA2132747A1 (ru)
RU (1) RU94044339A (ru)
WO (1) WO1993019857A1 (ru)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534290A (en) * 1990-04-03 1996-07-09 Visatech Corporation Surround print process for the manufacture of electrode embedded dielectric green sheets
JP3099640B2 (ja) * 1994-06-14 2000-10-16 株式会社村田製作所 焼結体内蔵抵抗体の製造方法及び積層セラミック電子部品の製造方法
JP3146872B2 (ja) * 1994-08-31 2001-03-19 株式会社村田製作所 セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法
US6362737B1 (en) 1998-06-02 2002-03-26 Rf Code, Inc. Object Identification system with adaptive transceivers and methods of operation
US6227658B1 (en) 1997-06-23 2001-05-08 Kabushiki Kaisha Toshiba Apparatus and method for forming thin film using ink-jet mechanism
IT1310557B1 (it) * 1999-04-02 2002-02-18 Gisulfo Baccini Apparecchiatura per la produzione di circuiti elettronicimultistrato
US20030111158A1 (en) * 2001-12-14 2003-06-19 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic element
US8071695B2 (en) * 2004-11-12 2011-12-06 Eastman Chemical Company Polyeste blends with improved stress whitening for film and sheet applications
US20060174993A1 (en) * 2005-02-04 2006-08-10 Appleton Coated, Llc Display with self-illuminatable image and method for making the display substrate and for making the image
US20100231672A1 (en) * 2009-03-12 2010-09-16 Margaret Joyce Method of improving the electrical conductivity of a conductive ink trace pattern and system therefor
TWI419197B (zh) * 2010-04-26 2013-12-11 Max Echo Technologies Corp Production method and process adjustment method of laminated wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1258660A (ru) * 1969-12-19 1971-12-30
JPS55118654A (en) * 1979-03-07 1980-09-11 Fujitsu Ltd Manufacture of high density circuit substrate
US4586972A (en) * 1983-04-05 1986-05-06 Matsushita Electric Industrial Co., Ltd. Method for making multilayer ceramic body
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor

Also Published As

Publication number Publication date
KR950700791A (ko) 1995-02-20
EP0748261A4 (en) 1995-02-15
WO1993019857A1 (en) 1993-10-14
JPH07505506A (ja) 1995-06-15
CA2132747A1 (en) 1993-10-14
AU3971293A (en) 1993-11-08
US5292548A (en) 1994-03-08
EP0748261A1 (en) 1996-12-18

Similar Documents

Publication Publication Date Title
US4613518A (en) Monolithic capacitor edge termination
RU94044339A (ru) Способ изготовления подложки для многослойной интегральной схемы или многокристального модуля и подложка, изготовленная этим способом
KR960704455A (ko) 고전도도 및 고정밀도를 갖는 전기회로, 그의 제조방법 및 그를 포함하는 장치
KR960020643A (ko) 스택 가능형 회로 기판층의 제조 방법
EP0881668A3 (en) Deposition of an electrically insulating thin film with a low dielectric constant
JPH0239112B2 (ru)
JP2002520863A (ja) 熱管理素子およびその製造方法
EP0756334A3 (en) Light emitting device, electric device provided with the light emitting device, and method of producing the light emitting device
DE60218187D1 (de) Mit mehreren schichten überzogene poröse materialien und herstellungsverfahren dafür
JPH0786190A (ja) 膜形成方法およびその形成装置
JPS6432663A (en) Multilayer interconnection system for multi-chip high performance semiconductor package
KR960032506A (ko) 도전성 페이스트
TW360626B (en) Metallized ceramic substrate having smooth plating layer and method for producing the same
WO2006058850A1 (de) Metallisierte folie zur flächigen kontaktierung
TW429599B (en) Method for forming inductors on the semiconductor substrate
WO1998050945A3 (en) Low density film for low dielectric constant applications
FR2670506B1 (fr) Procede de depot d'une couche d'oxyde de silicium liee a un substrat en polyolefine.
TW357430B (en) Manufacturing method of capacitors
EP1234330A2 (en) Method relating to anodic bonding
EP0371861A3 (en) High density semiconductor structure and method of making the same
US6248958B1 (en) Resistivity control of CIC material
CA2048904A1 (en) Method of manufacturing a capacitive humidity sensor
JPS6454768A (en) Manufacture of thin film solar cell
JPS6447053A (en) Formation of multilayer interconnection
TW357457B (en) Manufacturing method for DRAM capacitors