Claims (1)
Предложена логическая схема И, содержащая входное логическое устройство, выполняющее операцию И, выход которого связан со входом выходного буферного транзистора (под буферным транзистором имеется в виде транзистор, выполняющий функцию выходного транзисторного каскада). Целью изобретения является упрощение схемы, расширение возможности ее использования, допустимость наличия при входных управляющих сигналах "ноль" некоторого уровня напряжения, повышение ее надежности, а также обеспечение возможности при "нулевом" выходном сигнале логической схемы И выдачу выходного напряжения такой полярности, которая противоположна полярности этого выходного напряжения при "единице". Сущность изобретения заключается в том, что входное вышеуказанное логическое устройство выполнено на нескольких, последовательно включенных транзисторах первой проводимости, базы которых через соответствующие резисторы соединены с входными управляемыми клеммами входных сигналов схемы И, причем эмиттер первого из указанных транзисторов связан с общим проводом схемы, а коллектор последнего из этих транзисторов через резистор соединен с базой буферного транзистора второй проводимости, у которого эмиттер соединен с шиной первого источника питания, а коллектор буферного транзистора связан с выходной клеммой логической схемы "И". Эмиттер первого из вышеуказанных транзисторов связан с общим проводом схемы через стабилитрон. Между коллектором буферного транзистора и выходной клеммой схемы И включен ограничительный резистор, или коллектор буферного транзистора, или выходная клемма схемы "И" через резистор соединены (соединена с выходом второго источника питания, полярность которого противоположна полярности первого источника питания).A logic circuit And, containing an input logic device that performs the operation And, the output of which is connected to the input of the output buffer transistor (under the buffer transistor there is a transistor that performs the function of the output transistor cascade). The aim of the invention is to simplify the scheme, expanding the possibility of its use, the admissibility of the presence at the input control signals "zero" of a certain voltage level, increasing its reliability, as well as ensuring the possibility of issuing an output voltage of polarity with the "zero" output signal of the logic circuit that is opposite to the polarity this output voltage at "one". The essence of the invention lies in the fact that the input logic device described above is made on several transistors of the first conductivity connected in series, the bases of which are connected to the input controlled terminals of the input signals of the I circuit through corresponding resistors, the emitter of the first of these transistors being connected to the common wire of the circuit and the collector the last of these transistors through a resistor is connected to the base of the buffer transistor of the second conductivity, in which the emitter is connected to the bus of the first source Power nick, and the collector of the buffer transistor is connected to the output terminal of logic "AND". The emitter of the first of the above transistors is connected to the common wire of the circuit through a zener diode. Between the collector of the buffer transistor and the output terminal of the circuit I, the limiting resistor is connected, or the collector of the buffer transistor, or the output terminal of the "I" circuit is connected via a resistor (connected to the output of the second power supply, the polarity of which is opposite to the polarity of the first power supply).