RU83636U1 - DIGITAL APPROXIMATOR BASED ON CONTINUOUS PIECE-LINEAR FUNCTIONS WITHOUT PRELIMINARY TABLING OF APPROXIMATION COEFFICIENTS - Google Patents
DIGITAL APPROXIMATOR BASED ON CONTINUOUS PIECE-LINEAR FUNCTIONS WITHOUT PRELIMINARY TABLING OF APPROXIMATION COEFFICIENTS Download PDFInfo
- Publication number
- RU83636U1 RU83636U1 RU2008149759/22U RU2008149759U RU83636U1 RU 83636 U1 RU83636 U1 RU 83636U1 RU 2008149759/22 U RU2008149759/22 U RU 2008149759/22U RU 2008149759 U RU2008149759 U RU 2008149759U RU 83636 U1 RU83636 U1 RU 83636U1
- Authority
- RU
- Russia
- Prior art keywords
- adder
- storing
- preliminary
- multiplier
- values
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Цифровой аппроксиматор на основе непрерывных кусочно-линейных функций без предварительного табулирования коэффициентов аппроксимации содержит блок памяти 1 для хранения значений координат Y и блок памяти для хранения значений координат X, эти блоки присоединены соответственно к буферным регистрам 2 и 5, буферный регистр 2 подключается к перемножителю с инвертором 3 и сумматору 4, буферный регистр 5 подсоединяется к вычитателю 6, вычитатель 6 и сумматор 4 подключены к делителю 7, делитель 7 подключен выходом к перемножителю 10, к которому своим выходом подключен сумматор 9, к сумматору 9 своими выходами подключены блок памяти для хранения значений координаты Х 8 и блок памяти для хранения значений аргумента функции 11, перемножитель 10 подключен выходом к накопительному сумматору 12.A digital approximator based on continuous piecewise linear functions without preliminary tabulating the approximation coefficients contains a memory unit 1 for storing Y coordinate values and a memory block for storing X coordinate values, these blocks are connected respectively to buffer registers 2 and 5, buffer register 2 is connected to the multiplier with the inverter 3 and the adder 4, the buffer register 5 is connected to the subtractor 6, the subtractor 6 and the adder 4 are connected to the divider 7, the divider 7 is connected by the output to the multiplier 10, to which its an adder 9 is connected by an output, a memory block for storing the values of the coordinate X 8 and a memory block for storing the values of the function argument 11 are connected to the adder 9, the multiplier 10 is connected by the output to the accumulator adder 12.
Description
Изобретение относится к радиотехнике и может быть использовано для расчета произвольных функций в специализированных устройствах обработки информации.The invention relates to radio engineering and can be used to calculate arbitrary functions in specialized information processing devices.
Известно устройство для вычисления элементарных функций таблично-алгоритмическим методом [1]. Достоинством метода является высокая точность и скорость вычислений. Недостатком является резкое увеличение объема памяти ПЗУ при увеличении числа разрядов и возможность вычисления только элементарных функций. Также известно цифровое устройство для вычисления функций на основе непрерывных кусочно-линейных функций (НКЛФ) [2]. Недостатком этого устройства является возможность вычислять только один вид функций, чьи коэффициенты аппроксимации занесены в ПЗУ. Это требует предварительного расчета коэффициентов аппроксимации и их записи в ПЗУ.A device for calculating elementary functions by the table-algorithmic method [1]. The advantage of the method is high accuracy and speed of calculations. The disadvantage is a sharp increase in the ROM memory with an increase in the number of bits and the ability to calculate only elementary functions. Also known is a digital device for calculating functions based on continuous piecewise linear functions (NKLF) [2]. The disadvantage of this device is the ability to calculate only one type of function, whose approximation coefficients are listed in ROM. This requires a preliminary calculation of the approximation coefficients and their recording in ROM.
Целью данной полезной модели является реализация вычислительного механизма основе НКЛФ, не требующего предварительного расчета коэффициентов аппроксимации.The purpose of this utility model is to implement a computational mechanism based on NKLF, which does not require preliminary calculation of approximation coefficients.
Для реализации поставленной задачи предлагается использовать НКЛФ следующего вида:To implement the task it is proposed to use the NKLF of the following type:
где l - счетчик суммы; x1 - шаг аппроксимации; - коэффициент аппроксимации, y1 - значения функции в узлах аппроксимации.where l is the sum counter; x 1 is the approximation step; is the approximation coefficient, y 1 is the function value in the approximation nodes.
Особенностью рассматриваемой функции является фиксированный шаг узлов аппроксимации (расстояние между координатами X).A feature of the function under consideration is a fixed step of the approximation nodes (distance between the X coordinates).
На чертеже 1 представлено устройство, реализующее алгоритм (1). Оно содержит три блока памяти: два для хранения координат узлов аппроксимации (координата Х со знаком минус) и один для хранения аргументов вычисляемой функции.The drawing 1 shows a device that implements the algorithm (1). It contains three memory blocks: two for storing the coordinates of the approximation nodes (X coordinate with a minus sign) and one for storing the arguments of the calculated function.
Блоки памяти, хранящие координаты узлов аппроксимации, участвуют в формировании коэффициентов аппроксимации. В формировании коэффициентов участвуют также: буферный регистр, накапливающий три значения функции (уl-1, yl-2, yl,), сумматор, умножитель и инвертор для реализации составляющей -2·yl-1). Для реализации коэффициента аппроксимации также требуется буферный регистр для извлечения в него X-координат двух ближайших узлов аппроксимации, вычитатель и делитель.Blocks of memory that store the coordinates of the approximation nodes participate in the formation of the approximation coefficients. Also involved in the formation of the coefficients are: a buffer register that accumulates three values of the function (for l-1 , y l-2 , y l ,), an adder, multiplier and inverter for implementing the component -2 · y l-1 ). To implement the approximation coefficient, a buffer register is also required to extract the X-coordinates of the two nearest approximation nodes into it, a subtractor and a divisor.
Линейная функция формируется путем сложения в сумматоре аргумента A linear function is formed by adding the argument in the adder
функции с X-координатой узла аппроксимации, взятой с обратным знаком. Модуль линейной функции формируется путем введения в знаковый разряд нуля, что соответствует положительному числу. Для реализации модуля достаточно разорвать проводник, по которому передается знаковый разряд, и подключить к нему питание или шину «земля» в зависимости от типа используемых логических элементов. Затем модуль линейной функции перемножается на коэффициент аппроксимации. Окончательное вычисление происходит при сложении нескольких модулей линейных функций в накопительном сумматоре.functions with the X-coordinate of the approximation node taken with the opposite sign. The linear function module is formed by introducing zero into the sign digit, which corresponds to a positive number. To implement the module, it is enough to break the conductor through which the sign discharge is transmitted, and connect power or the ground bus to it, depending on the type of logic elements used. Then the linear function module is multiplied by the approximation coefficient. The final calculation occurs when adding several modules of linear functions in the accumulative adder.
Данный алгоритм вычисления функций не требует предварительного табулирования коэффициентов аппроксимации или значений вычисляемой функции. Это позволяет сократить объемы необходимой памяти и дает возможность использовать устройство для вычисления различных функций. Особенностью устройства является постоянный шаг узлов аппроксимации вдоль оси X.This algorithm for calculating functions does not require preliminary tabulation of approximation coefficients or values of the calculated function. This reduces the amount of memory needed and makes it possible to use the device to calculate various functions. A feature of the device is a constant step of the approximation nodes along the X axis.
Список используемых источниковList of sources used
1. Чекушкин В.В., Ромашов В.В., Тарануха В.М. Автоматизированные системы контроля и управления радиоэлектронными средствами: Учебн. Пособ. / МИ ВГУ - Муром, 2000. 118 с.1. Chekushkin VV, Romashov VV, Taranukha V.M. Automated control systems for electronic equipment: Textbook. Benefit / MI VSU - Murom, 2000.118 p.
2. Патент на полезную модель №65665 Цифровое устройство для вычисления функций на основе непрерывных кусочно-линейных функций / Курилов И.А., Ромашов В.В., Романов Д.Н. (РФ); Заявлено 28.12.2006. Бюл. №22.2. Patent for utility model No. 65665 A digital device for calculating functions based on continuous piecewise-linear functions / Kurilov I.A., Romashov V.V., Romanov D.N. (RF); Declared December 28, 2006. Bull. Number 22.
3. Курилов И.А., Романов Д.Н. Аппроксимация функциональных зависимостей с помощью непрерывных кусочно-линейных функций // Радиотехника, - 2006 - №6 - с.94-98.3. Kurilov I.A., Romanov D.N. Approximation of functional dependencies using continuous piecewise linear functions // Radio Engineering, - 2006 - No. 6 - p. 94-98.
4. Романов Д.Н., Курилов И.А. Цифровое устройство для вычисления функций на основе непрерывных кусочно-линейных функций / Материалы международной научной конференции «Цифровые методы и технологии» - часть 4 - Таганрог: «Антон», ТРТУ, 2005, с.85-87.4. Romanov D.N., Kurilov I.A. A digital device for calculating functions based on continuous piecewise linear functions / Materials of the international scientific conference “Digital Methods and Technologies” - part 4 - Taganrog: “Anton”, TRTU, 2005, pp. 85-87.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008149759/22U RU83636U1 (en) | 2008-12-16 | 2008-12-16 | DIGITAL APPROXIMATOR BASED ON CONTINUOUS PIECE-LINEAR FUNCTIONS WITHOUT PRELIMINARY TABLING OF APPROXIMATION COEFFICIENTS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008149759/22U RU83636U1 (en) | 2008-12-16 | 2008-12-16 | DIGITAL APPROXIMATOR BASED ON CONTINUOUS PIECE-LINEAR FUNCTIONS WITHOUT PRELIMINARY TABLING OF APPROXIMATION COEFFICIENTS |
Publications (1)
Publication Number | Publication Date |
---|---|
RU83636U1 true RU83636U1 (en) | 2009-06-10 |
Family
ID=41025184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008149759/22U RU83636U1 (en) | 2008-12-16 | 2008-12-16 | DIGITAL APPROXIMATOR BASED ON CONTINUOUS PIECE-LINEAR FUNCTIONS WITHOUT PRELIMINARY TABLING OF APPROXIMATION COEFFICIENTS |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU83636U1 (en) |
-
2008
- 2008-12-16 RU RU2008149759/22U patent/RU83636U1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017092283A1 (en) | Data accumulation apparatus and method, and digital signal processing device | |
CN108196822A (en) | A kind of method and system of double-precision floating point extracting operation | |
JP7292297B2 (en) | probabilistic rounding logic | |
Vamsi et al. | An efficient design of 16 bit mac unit using vedic mathematics | |
CN111813371B (en) | Floating point division operation method, system and readable medium for digital signal processing | |
CN111399803B (en) | Division operation method, device, storage medium and electronic equipment | |
RU83636U1 (en) | DIGITAL APPROXIMATOR BASED ON CONTINUOUS PIECE-LINEAR FUNCTIONS WITHOUT PRELIMINARY TABLING OF APPROXIMATION COEFFICIENTS | |
CN103593159A (en) | High efficiency high accuracy division implementation method and device | |
CN102566965A (en) | Floating-point number logarithmic operation device with flat errors | |
CN110837624A (en) | Approximate calculation device for sigmoid function | |
CN115237372A (en) | Multiplication circuit, machine learning operation circuit, chip and data processing method | |
Potdukhe et al. | Design of high speed carry select adder using Brent Kung adder | |
US6457036B1 (en) | System for accurately performing an integer multiply-divide operation | |
US9032009B2 (en) | Multiplier circuit | |
RU148925U1 (en) | COMPUTING ELEMENT OF BIMODULAR MODULAR ARITHMETICS | |
CN112732223B (en) | Semi-precision floating point divider data processing method and system | |
Qoutb et al. | High speed special function unit for graphics processing unit | |
US11934799B2 (en) | Combinatorial logic circuits with feedback | |
RU2642381C1 (en) | Digital functional converter | |
Nandini et al. | High Speed and Power Optimized Parallel Prefix Modulo Adders using Verilog | |
CN203101466U (en) | Electric energy measuring creeping control circuit | |
Radha et al. | An Efficient Implementation of Decimal Adder Using Parallel Prefix Addition | |
CN1971291A (en) | Number frequency converter circuit in electric energy measurement chip | |
RU2642385C1 (en) | DEVICE FOR CALCULATING arctg Y/X FUNCTION | |
Goel et al. | ROM based logic design for base-2 exponential and logarithm converter using fixed point number representation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20091217 |