RU44908U1 - MULTI-CHANNEL REFRIGERABLE DIGITAL RECEIVING TRACT - Google Patents

Abstract

Обеспечивающий работу в различных стандартах связи перепрограммируемый цифровой приемный тракт, содержащий входной интерфейс, первый и второй аналого-цифровой преобразователь, подключенные последовательно между входным интерфейсом и, по меньшей мере, двумя имеющимися в тракте идентичными каналами передачи сигнала, выполненными с возможностью выполнения функции аналогово-цифрового преобразования, гетеродинирования, децимации и канальной фильтрации входного сигнала, причем в каждом из каналов использованы последовательно соединенные гетеродин, мультиплексор и, блок децимации сигнала, а также имеется, по меньшей мере один, блок фильтрации-децимации, причем каждый их каналов выполнен с возможностью использования, по меньшей мере, двух коммутаторов-маршрутизаторов, предназначенных для распределения сигналов, причем все каналы выполнены с возможностью вывода обработанного сигнала через общий выходной интерфейс, к которому они подключены, причем приемный тракт включает также регистр управления и блок синхронизации, приспособленные для осуществляется управления процессом приема, обработки и передачи сигнала, причем каждый из каналов дополнительно включает соединенные последовательно блок фильтрации-децимации и блок амплитудно-фазовой коррекции сигнала, соединенные с блоком хранения-выдачи отсчетов, причем блок синхронизации выполнен с возможностью синхронизировать независимо работу, по меньшей мере, двух устройств, а каждый из коммутаторов-маршрутизаторов выполнен с возможностью не только коммутировать входы и выходы блоков, но и выполнять при необходимости суммирование сигналов двух любых каналов, причем тракт дополнительно включает цифровые входы, выполненные параллельно аналоговым-цифровым преобразователям, приспособленные для получения входного действительного или комплексного сигнала и передачи его для дальнейшей обработки в тракте в обход аналоговых-цифровых преобразователей.A reprogrammable digital receiving path, which provides work in various communication standards, contains an input interface, a first and second analog-to-digital converter, connected in series between the input interface and at least two identical signal transmission channels available in the path, which are capable of performing the function of analog digital conversion, heterodyning, decimation and channel filtering of the input signal, and in each channel used in series The local oscillator, the multiplexer and the decimation unit of the signal, as well as at least one filter-decimation unit, each of which channels is configured to use at least two switch-routers designed to distribute signals, all channels made with the possibility of outputting the processed signal through a common output interface to which they are connected, and the receiving path also includes a control register and a synchronization unit adapted for a process for receiving, processing and transmitting a signal, each of the channels further comprising a decimation filtering unit and a signal amplitude-phase correction unit connected in series with a storage-issuing unit, the synchronization unit being able to synchronize independently the operation of at least two devices, and each of the switch-routers is made with the ability not only to switch the inputs and outputs of the blocks, but also to perform, if necessary, the summation of the signals of any two catch, wherein the path further includes digital inputs executed in parallel analogue-digital converter adapted to receive input of a real or complex signal and transmitting it for further processing in a path to bypass the analog to digital converters.

Description

Область техникиTechnical field

Настоящая полезная модель относится к области цифровой обработки сигнала в приемных устройствах и более точно касается перепрограммируемого мульти-стандартного приемника и многоканального перепрограммируемого цифрового приемного тракта. Полезная модель предназначена для решения различных фильтровых задач, в том числе при приеме сигналов систем связи, организуемых по стандартам IS-95, GSM, IS136, EDGE, PHS, 3GPP, 3GPP2 и т.п., а также при построении фазированных антенных решеток различных типов и в других многоканальных приложениях. Особенно эффективно использовать данную полезную модель при построении многоцелевых перепрограммируемых устройств.This utility model relates to the field of digital signal processing in receivers and more specifically relates to a reprogrammable multi-standard receiver and a multi-channel reprogrammable digital receive path. The utility model is designed to solve various filtering problems, including when receiving signals from communication systems organized according to the standards IS-95, GSM, IS136, EDGE, PHS, 3GPP, 3GPP2, etc., as well as when constructing phased antenna arrays of various types in other multichannel applications. It is especially effective to use this utility model when building multipurpose reprogrammable devices.

Уровень техникиState of the art

На современном этапе развития техники в приемных устройствах все большую часть обработки сигнала выполняется в цифровом виде. При этом одной из самых сложных с точки зрения физической реализации задач является предварительная обработка сигнала, выполняемая до декодирования и выделения информации: цифровое гетеродинирование, децимация и фильтрация сигнала по полосе.At the present stage of technology development in receiving devices, an increasing part of signal processing is performed in digital form. At the same time, one of the most difficult tasks from the point of view of physical implementation is signal pre-processing, which is performed before decoding and extracting information: digital heterodyning, decimation and filtering of the signal by band.

Особенно актуальна эта проблема при построении перепрограммируемых мульти-стандартных приемопередатчиков (так называемая технология SDR - Soft Definable Radio), использующих цифровую промежуточную частоту (ПЧ), при этом главным ограничением выступает ограничение по скорости обработки сигнала. Объектом полезной модели по настоящей заявке является перепрограммируемый цифровой приемный тракт (тракт приема сигнала).This problem is especially relevant when building reprogrammable multi-standard transceivers (the so-called SDR technology - Soft Definable Radio) using a digital intermediate frequency (IF), with the main limitation being the limitation on the signal processing speed. The object of the utility model of the present application is a reprogrammable digital receiving path (signal receiving path).

В современной связной аппаратуре наиболее часто используются следующие три типа приемных устройств:In modern communication equipment, the following three types of receiving devices are most often used:

- Супергетеродинный.- Superheterodyne.

- С прямым преобразованием.- With direct conversion.

- Супергетеродинный с цифровой ПЧ.- Superheterodyne with digital IF.

Каждый из перечисленных приемников имеет свои преимущества и недостатки, а, следовательно, и область применения. Возможности цифровой обработки на современном этапе развития достаточно высоки, а стоимость устройств цифровой обработки неуклонно падает. В связи с этим привлекательность цифровой обработки возрастает и появляется возможность построения перепрограммируемых приемных устройств в концепции SDR.Each of these receivers has its advantages and disadvantages, and, consequently, the scope. Digital processing capabilities at the present stage of development are quite high, and the cost of digital processing devices is steadily falling. In this regard, the attractiveness of digital processing is increasing and it becomes possible to build reprogrammable receivers in the SDR concept.

Концепция SDR обычно понимается следующим образом. Можно спроектировать перепрограммируемое приемное устройство и при помощи такого перепрограммируемого приемника обеспечивать требования множества стандартов связи. Сложность и стоимость такого приемника на настоящий момент высока. Вследствие этого, концепция SDR находит применение пока только в базовых станциях.The concept of SDR is usually understood as follows. A reprogrammable receiver can be designed, and with the help of such a reprogrammable receiver, the requirements of many communication standards can be met. The complexity and cost of such a receiver is currently high. As a result of this, the concept of SDR is used so far only in base stations.

Одной из составных частей концепции SDR является использование цифровой ПЧ (Digital IF) и перепрограммируемых устройств частотной селекции сигнала. Приемники с цифровой ПЧ являются на настоящий момент быстро развивающейся областью, находящей применение в современных базовых станциях 2-3 поколения. Использование цифровой ПЧ стало реальностью благодаря появлению высокоскоростных АЦП с большой разрядностью и высокой линейностью, и высокопроизводительных устройств цифровой обработки сигналов.One of the components of the SDR concept is the use of a digital IF (Digital IF) and reprogrammable frequency signal selection devices. Digital IF receivers are currently a rapidly developing field that is used in modern base stations of 2-3 generations. The use of digital IFs has become a reality thanks to the advent of high-speed ADCs with high bit depth and high linearity, and high-performance digital signal processing devices.

Отличительной особенностью устройств, предназначенных для реализации цифровой ПЧ, является наличие скоростного квадратурного гетеродина ("конвертора" частоты), из-за чего такие устройства часто называют DDC (Digital Down Converter - цифровой понижающий преобразователь частоты). Наиболее часто их реализуют в виде специализированных интегральных микросхем (ИМС). Лидерами в разработке и производстве DDC являются такие фирмы как Analog Devices, Intersil и Texas Instruments. Наиболее полная информация о предлагаемых на сегодняшний день устройствах этого класса и их параметрах доступна на сайтах производителей (www.analog.com, www.intersil.com, www.ti.com).A distinctive feature of devices designed to implement a digital IF is the presence of a high-speed quadrature local oscillator (“converter” of frequency), which is why such devices are often called DDC (Digital Down Converter - digital step-down frequency converter). Most often they are implemented in the form of specialized integrated circuits (ICs). Leaders in the development and production of DDC are firms such as Analog Devices, Intersil and Texas Instruments. The most complete information on the devices of this class offered today and their parameters is available on the manufacturers' websites (www.analog.com, www.intersil.com, www.ti.com).

Фирма Analog Devices выпустила на рынок серию микросхем цифровой ПЧ. Наиболее близкими к заявленному техническому решению следующие из них: AD6620, AD6634, AD6635, AD6652, которые можно рассматривать как функциональные аналоги. Далее кратко рассмотрим каждый из них для пояснения технической задачи, лежащей в основе полезной модели.Analog Devices has launched a series of digital IF chips. The closest to the claimed technical solution are the following: AD6620, AD6634, AD6635, AD6652, which can be considered as functional analogues. Next, we briefly consider each of them to explain the technical problem underlying the utility model.

Микросхема AD6620 [65 MSPS Digital Receive Signal Processor AD6620. Analog Devices, Inc., 1998] - первая микросхема этой серии, в которой была практически реализована концепция перепрограммируемого цифрового приемного тракта. Входной интерфейс микросхемы обеспечивает работу в нескольких режимах, при этом в зависимости от режима работы изменяются максимально допустимые тактовые частоты.Chip AD6620 [65 MSPS Digital Receive Signal Processor AD6620. Analog Devices, Inc., 1998] is the first microcircuit of this series in which the concept of a reprogrammable digital receive path was practically implemented. The input interface of the microcircuit provides operation in several modes, while the maximum allowable clock frequencies change depending on the operating mode.

Гетеродин AD6620 построен табличным способом формирования опорных частот, с использованием так называемых LUT (Look Up Table) - записанных опорных таблиц, содержащих отсчеты косинуса и/или синуса. Кроме этого, гетеродин AD6620 позволяет декоррелировать шумы квантования, используя методы фазового преобразования и амплитудного преобразования - Phase Dither и Amplitude Dither, для улучшения показателя SFDR (spurious-free dynamic range).The AD6620 heterodyne is built in a tabular way of forming reference frequencies, using the so-called LUT (Look Up Table) - recorded reference tables containing cosine and / or sine samples. In addition, the AD6620 local oscillator allows you to decorrelate quantization noise using phase conversion and amplitude conversion methods - Phase Dither and Amplitude Dither, to improve the SFDR (spurious-free dynamic range).

Фильтровое поле AD6620 состоит из последовательно соединенного каскада фильтров: CIC2 и CIC5 фильтры (представляющие собой Cascaded Integrator Comb фильтры с конечной импульсной характеристикой (КИХ) второй и пятой степени соответственно), а также RCF фильтр (RAM Coefficient FIR фильтр). Возможность использования микросхемы для обработки сигналов определяется производительностью каналообразующего RCF фильтра при выбранной частоте дискретизации сигнала. Недостатком этой ИМС можно считать низкую производительность RCF фильтра для обработки широкополосных сигналов, таких как сигналы стандартов сотовой связи IS-95, 3GPP и 3GPP2. Для обработки широкополосного сигнала необходимо проектировать полифазную структуру. Поскольку данная ИМС содержит только один канал, необходимо использовать несколько микросхем AD6620, что значительно повышает стоимость системы и ее габариты.The AD6620 filter field consists of a series-connected filter stage: CIC2 and CIC5 filters (which are Cascaded Integrator Comb filters with finite impulse response (FIR) of the second and fifth degrees, respectively), as well as an RCF filter (RAM Coefficient FIR filter). The possibility of using a chip for signal processing is determined by the performance of a channel-forming RCF filter at a selected signal sampling frequency. The disadvantage of this IC can be considered the low performance of the RCF filter for processing broadband signals, such as signals of cellular standards IS-95, 3GPP and 3GPP2. To process a broadband signal, it is necessary to design a polyphase structure. Since this IC contains only one channel, it is necessary to use several AD6620 microcircuits, which significantly increases the cost of the system and its dimensions.

Этот недостаток устранен в ИМС AD6634, представляющей собой четырех канальный высокоскоростной DDC. Входной интерфейс обеспечивает работу с двумя высокоскоростными аналого-цифровыми преобразователями (АЦП). Структура одного канала микросхемы аналогична структуре AD6620. Отличия заключаются в наличии передискретизатора в CIC2 (resampler - устройство, изменяющее частоту дискретизации сигнала в нецелое число раз, например 3/4).This flaw was eliminated in the AD6634 IC, which is a four-channel high-speed DDC. The input interface provides operation with two high-speed analog-to-digital converters (ADCs). The structure of one channel of the chip is similar to the structure of the AD6620. The differences are in the availability of oversampling in CIC2 (resampler is a device that changes the sampling frequency of the signal a non-integer number of times, for example 3/4).

Основные преимущества данной микросхемы перед AD6620 заключаются в наличии 4-х идентичных каналов и возможности их перекоммутирования по входам к одному или двум внешним АЦП. Отличительной особенностью микросхемы является наличие перекрестных связей между 4-мя каналами после децимации. Это позволяет децимировать сигнал в одном канале, а для канальной фильтрации использовать четыре RCF фильтра, построив тем самым полифазную структуру, позволяющую обрабатывать широкополосные сигналы.The main advantages of this chip over the AD6620 are the presence of 4 identical channels and the possibility of their switching at the inputs to one or two external ADCs. A distinctive feature of the chip is the presence of cross-links between 4 channels after decimation. This allows you to decimate the signal in one channel, and for channel filtering use four RCF filters, thereby creating a polyphase structure that allows you to process wideband signals.

ИМС AD6635 является дальнейшим развитием технологии, первоначально реализованной в устройствах AD6620/AD6634 и представляет собой 4-х входовой (предусматривающий возможность работы с 4 внешними АЦП), 8-ми канальный DDC. За исключением общего входного коммутатора, подключающего каждый из каналов к одному из входов, эта ИМС представляет собой два интегрированных в один корпус 4-х канальных устройства, идентичных AD6634.The AD6635 IC is a further development of the technology originally implemented in the AD6620 / AD6634 devices and is a 4-input (providing the ability to work with 4 external ADCs), 8-channel DDC. With the exception of a common input switch that connects each channel to one of the inputs, this integrated circuit consists of two 4-channel devices integrated into the same enclosure that are identical to the AD6634.

Технические решения, представляемые компанией Intersil, реализованы в микросхемах HSP50016 и HSP50216.Intersil's technical solutions are implemented in the HSP50016 and HSP50216 chips.

Структура одноканального DDC HSP50016 подобна структуре микросхемы AD6620: децимация сигнала выполняется с помощью CIC фильтра пятой степени, канальная фильтрация осуществляется RCF фильтром. В гетеродине данной ИМС отсутствует схема The structure of the single channel DDC HSP50016 is similar to the structure of the AD6620 chip: decimation of the signal is carried out using a fifth-degree CIC filter, channel filtering is carried out by an RCF filter. There is no circuit in the local oscillator of this IC

декорреляции шума при помощи Phase Dither и Amplitude Dither. Это устройство, так же как и AD6620 предназначено преимущественно для узкополосных приложений.noise decorrelation using Phase Dither and Amplitude Dither. This device, like the AD6620, is designed primarily for narrowband applications.

Микросхема HSP50216 представляет собой 4-х входовое, 4-х канальное устройство. Структура данной ИМС подобна описанной выше структуре AD6634. Каждый из 4-х каналов состоит из блока коммутации к одному из входов, конвертора формата принимаемых данных, гетеродина, CIC фильтра, RCF фильтра, выходного АРУ и преобразователя из декатровских в полярные координаты. Степень используемого CIC фильтра может изменяться программным путем от 1 до 5. В отличие от Analog Devices, Intersil располагает передискретизатор сигнала не в первых каскадах фильтрового поля, а непосредственно в RCF фильтре. Одновременное использование ресурсов всех 4-х каналов обработки так же как и в случае AD6634 позволяет создать полифазную структуру фильтрации и обрабатывать широкополосные стандарты связи. Для этого между CIC и RCF фильтрами введен маршрутизатор сигнала (Bus Routing), а на выходе ИМС установлен блок, управляющий выдачей отфильтрованных потоков и преобразующий сигнал к необходимому формату представления данных.Chip HSP50216 is a 4-input, 4-channel device. The structure of this IC is similar to the structure described above AD6634. Each of the 4 channels consists of a switching unit to one of the inputs, a converter of the format of the received data, a local oscillator, a CIC filter, an RCF filter, an output AGC, and a converter from Decatra to polar coordinates. The degree of CIC filter used can be changed programmatically from 1 to 5. Unlike Analog Devices, Intersil does not locate the signal sampler in the first stages of the filter field, but directly in the RCF filter. The simultaneous use of the resources of all 4 processing channels in the same way as in the case of AD6634 allows you to create a polyphase filtering structure and process broadband communication standards. To do this, a Bus Routing was introduced between the CIC and RCF filters, and a block was installed at the output of the IC that controls the issuance of filtered flows and converts the signal to the required data presentation format.

Корпорацией Texas Instruments были разработаны две ИМС, каждая из которых представляет собой 4-х канальный DDC: микросхема GC4014 и результат ее усовершенствования GC4016.Texas Instruments has developed two ICs, each of which is a 4-channel DDC: the GC4014 chip and the result of its improvement, the GC4016.

Микросхема GC4016 отличается гибким входным интерфейсом, позволяющим работать с данными, как с фиксированной точкой, так и с плавающей. Децимация сигнала в микросхеме осуществляется в три этапа. При этом общий коэффициент децимации микросхемы зависит от режима работы: каждый канал обрабатывает свой входной сигнал, обрабатывается сигнал одного источника двумя каналами микросхемы или же в обработке сигнала одного источника задействованы все 4-ре канала. Первый этап децимации реализован на CIC фильтре пятой степени, после которого реализована грубая регулировка усиления, доступная пользователю. Второй этап децимации реализован на КИХ-фильтре 21 порядка. Помимо децимации на КИХ-фильтр возложена коррекция частотной характеристики сигнала после CIC фильтра. Возможности реализации канальных фильтров ограничены фильтром 63-го порядка. Структура гетеродина микросхемы реализована аналогично реализациям других производителей. В гетеродине присутствует схема декорреляции шума при помощи Phase Dither.The GC4016 chip has a flexible input interface that allows you to work with data, both with a fixed point and floating. Decimation of the signal in the chip is carried out in three stages. In this case, the total decimation coefficient of the microcircuit depends on the operating mode: each channel processes its input signal, the signal of one source is processed by two channels of the microcircuit, or all 4 channels are involved in the processing of the signal of one source. The first stage of decimation is implemented on a fifth-degree CIC filter, after which a coarse gain control, available to the user, is implemented. The second stage of decimation is implemented on a 21-order FIR filter. In addition to decimation, the FIR filter is assigned the correction of the frequency response of the signal after the CIC filter. Channel filter implementation options are limited by a 63rd order filter. The structure of the local oscillator circuits is implemented similarly to the implementations of other manufacturers. In the local oscillator there is a noise decorrelation scheme using Phase Dither.

Наиболее близким техническим решением к заявляемой полезной модели (ближайший аналог) является многоканальный перепрограммируемый цифровой приемный тракт, выполненный в виде микросхемы AD 6652. На настоящее время это последняя разработка фирмы Analog Devices. Микросхема AD6652 [12-Bit, 65 MSPS IF to Base Band Diversity Receiver AD6652. Analog Devices, Inc., 2002] включает в себя лучшие технические The closest technical solution to the claimed utility model (the closest analogue) is a multi-channel reprogrammable digital receive path made in the form of an AD 6652 chip. At present, this is the latest development by Analog Devices. Chip AD6652 [12-Bit, 65 MSPS IF to Base Band Diversity Receiver AD6652. Analog Devices, Inc., 2002] includes the best technical

решения, реализованные в вышеописанных предыдущих микросхемах этой фирмы, а также имеет дополнительно два встроенных АЦП. Микросхема представляет собой 4-х канальный DDC и разбита на два логических блока: двух канальный высокоскоростной аналого-цифровой тракт и четырех канальный сигнальный процессор. Блок схема данной ИМС показана на Фиг.1.the solutions implemented in the above-described previous microcircuits of this company, and also has an additional two built-in ADCs. The microchip is a 4-channel DDC and is divided into two logical blocks: two-channel high-speed analog-to-digital channel and four-channel signal processor. The block diagram of this IC is shown in FIG.

Важнейшим узлом аналого-цифрового тракта микросхемы являются два интегрированных АЦП. Технологически АЦП представляют собой наиболее критический узел при практической реализации, во многом определяющий параметры всей системы в целом.The most important node of the analog-to-digital circuit of the microcircuit are two integrated ADCs. Technologically, the ADCs are the most critical node in practical implementation, largely determining the parameters of the entire system as a whole.

Каждый из четырех каналов цифровой обработки сигнального процессора включает в себя цифровой гетеродин, блок CIC-децимаци и блок фильтрации-децимации. В целом, основные узлы сигнального процессора, определяющие фильтровые характеристики микросхемы имеют архитектуру и параметры аналогичные AD6634.Each of the four channels of digital processing of the signal processor includes a digital local oscillator, a CIC decimation unit, and a decimation filtering unit. In general, the main nodes of the signal processor that determine the filter characteristics of the chip have an architecture and parameters similar to the AD6634.

Входом устройства являются два АЦП (блоки 1 и 2), обрабатывающие действительные аналоговые сигналы (SRC1 и SRC2). Каждый из АЦП, посредством входного интерфейса может быть подключен к любому из каналов обработки. Для тактирования АЦП используется внешний сигнал "Encode".The input of the device is two ADCs (blocks 1 and 2) that process real analog signals (SRC1 and SRC2). Each of the ADCs, through the input interface, can be connected to any of the processing channels. An external "Encode" signal is used to clock the ADC.

Входные данные могут представлять собой сигнал на промежуточной частоте (два независимых сигнала подаются на два входа) или сигнал на нулевой частоте (каждая компонента комплексного сигнала подается на свой АЦП). Это позволяет использовать ИМС как в приложениях с цифровой ПЧ, так и в системах связи с прямым переносом частоты в аналоговом виде.The input data can be a signal at an intermediate frequency (two independent signals are fed to two inputs) or a signal at zero frequency (each component of the complex signal is fed to its own ADC). This allows the use of ICs in both applications with a digital IF and in communication systems with direct frequency transfer in analog form.

Цифровой квадратурный гетеродин (блоки 4-7) обеспечивает перенос спектра входного действительного сигнала с промежуточной частоты на нулевую частоту умножая отсчеты входного сигнала на отсчеты опорного сигнала sin(ωt) и cos(ωt). Выдаваемый с выхода входного интерфейса (блок 3) сигнал всегда представлен в комплексном виде. При необходимости, гетеродинирование может быть выключено при помощи мультиплексоров 8-11.The digital quadrature local oscillator (blocks 4-7) provides the transfer of the spectrum of the input real signal from the intermediate frequency to zero frequency by multiplying the samples of the input signal by the samples of the reference signal sin (ωt) and cos (ωt). The signal issued from the output of the input interface (block 3) is always presented in a complex form. If necessary, heterodyning can be turned off using multiplexers 8-11.

Блоки 12-15 CIC децимации строятся на основе фильтров дециматоров второго и пятого порядков (CIC2 и CIC5) и выполняют предварительную децимацию сигнала. В устройства реализована возможность отключения каскада децимации на основе фильтра CIC2.Blocks 12-15 CIC decimation are based on filters of decimators of the second and fifth orders (CIC2 and CIC5) and perform preliminary decimation of the signal. The device has the ability to disable the decimation cascade based on the CIC2 filter.

С выхода блока CIC децимации сигналы всех каналов поступают на коммутатор 16, выполняющий подключение выходов этих блоков ко входам (одному или нескольким) блоков 17-20 фильтрации-децимации. Блоки 17-20 фильтрации-децимации выполнены в прототипе с использованием RCF-фильтра и предназначены для получения требуемой, согласно условиям эксплуатации устройства, спектральной маски. В устройстве-прототипе From the output of the decimation unit CIC, the signals of all channels are fed to the switch 16, which connects the outputs of these units to the inputs (one or more) of the decimation filtering units 17-20. Blocks 17-20 filtering-decimation made in the prototype using an RCF filter and are designed to obtain the required, according to the operating conditions of the device, spectral mask. In the prototype device

предусмотрена возможность регулирования коэффициента усиления на выходе каждого из дециматоров, позволяющая ограничить разрядность сигнала и реализовать грубую регулировку уровня сигнала.it is possible to control the gain at the output of each of the decimators, which allows to limit the bit depth of the signal and implement coarse adjustment of the signal level.

Отфильтрованный сигнал подается на вход второго коммутатора (блоки 21), который позволяет сразу передать его в выходной интерфейс либо пропустить через один из двух блоков, а именно через блок интерполяции и АРУ (блоки 22 и 23, соответственно).The filtered signal is fed to the input of the second switch (blocks 21), which allows you to immediately transfer it to the output interface or pass through one of the two blocks, namely through the interpolation block and AGC (blocks 22 and 23, respectively).

Выходной интерфейс (блок 24) предназначен для формирования выходного потока в удобном для пользователя формате. В описании к данной микросхеме указано, что выходной интерфейс представляет собой два независимых порта, каждый из которых может быть включен в режиме линк порта ("LINK") или параллельного порта ("Parallel").The output interface (block 24) is designed to form the output stream in a user-friendly format. The description of this chip indicates that the output interface consists of two independent ports, each of which can be switched on in the link port ("LINK") or parallel port ("Parallel") mode.

Общее управление и синхронизацию потоков и блоков устройства, выполняет блок синхронизации (блок 26), формирующий необходимые для совместной работы всех блоков тактовые и управляющие сигналы (формирователь внутренних стробирующих сигналов обработки и генерации адресов для блоков памяти). При этом может использоваться сигнал внешней синхронизации "SYNC". Для задания всех параметров функционирования устройства используется установка соответствующих значений в регистрах управления (блок 25) посредством сигнала установки "SPI".The overall control and synchronization of streams and device blocks is performed by the synchronization block (block 26), which generates the clock and control signals necessary for the joint operation of all blocks (a shaper of internal gate processing signals and address generation for memory blocks). In this case, the external synchronization signal "SYNC" can be used. To set all parameters of the device’s functioning, the corresponding values are set in the control registers (block 25) using the “SPI” setting signal.

Ограничения описанного ближайшего аналога состоят в недостаточной функциональной гибкости реализованных каскадов, не позволяющей реализовать оптимальные фильтровые решения в ряде приложений. Сложность схемотехнической реализации устройств с использованием прототипа также является его недостатком. В частности, обязательное использование встроенных АЦП ограничивает возможности использования всех заложенных в устройство ресурсов, а также исключает возможность использования альтернативного АЦП или обработки сигнала, поступающего на вход устройства в цифровом виде. В ряде случаев, отсутствие такой возможности не только снижает диапазон функциональных возможностей данной ИМС, как перепрограммируемого устройства, но и может оказаться критичным с точки зрения надежности реализуемого на базе ИМС конечного устройства. Еще одно ограничение накладывается отсутствием блока хранения-выдачи отсчетов на выходе устройства. Это не позволяет выдавать отфильтрованные отсчеты в асинхронном режиме, который часто реализуется при использовании для дальнейшей обработки сигнала микропроцессоров. Также ограничены возможности блока синхронизации, не позволяющего одновременно синхронизировать работу нескольких ИМС.The limitations of the described closest analogue are the lack of functional flexibility of the implemented cascades, which does not allow the implementation of optimal filtering solutions in a number of applications. The complexity of the circuitry implementation of devices using the prototype is also its drawback. In particular, the mandatory use of built-in ADCs limits the use of all the resources embedded in the device, and also eliminates the possibility of using an alternative ADC or processing the signal received at the device input in digital form. In some cases, the absence of such an opportunity not only reduces the range of functional capabilities of this IC as a reprogrammable device, but can also be critical in terms of the reliability of the end device implemented on the basis of IC. Another limitation is imposed by the absence of a storage-issuing unit at the output of the device. This does not allow to produce filtered samples in asynchronous mode, which is often implemented when microprocessors are used for further signal processing. Also limited are the capabilities of the synchronization unit, which does not allow simultaneous synchronization of several ICs.

Раскрытие полезной моделиUtility Model Disclosure

В основу настоящей полезной модели положена техническая задача создать цифровой перепрограммируемый мульти-стандартный приемник (приемный тракт), использующий цифровую промежуточную частоту (ПЧ), обеспечивающий высокую скорость обработки сигнала при высокой функциональной гибкости и надежности.The present utility model is based on the technical task of creating a digital reprogrammable multi-standard receiver (receiving path) using a digital intermediate frequency (IF), which provides high signal processing speed with high functional flexibility and reliability.

Многоканальный перепрограммируемый цифровой приемный тракт согласно настоящей полезной модели должен обеспечивать возможность реализации высокоскоростных трактов фильтрации сигнала при построении радиоаппаратуры систем связи. В частности, устройство по настоящей полезной модели должно обеспечивать возможность:According to this utility model, a multi-channel reprogrammable digital receiving path should provide the ability to implement high-speed signal filtering paths when constructing radio equipment for communication systems. In particular, the device according to this utility model should provide the ability to:

- Использовать устройство для реализации мульти-стандартных перепрограммируемых приемопередатчиков (концепция Soft Definable Radio).- Use the device to implement multi-standard reprogrammable transceivers (Soft Definable Radio concept).

- Использовать при построении приемопередатчиков фазированные антенные решетки и организовывать направленную передачу и прием сигнала (алгоритмы умной антенны и пространственной селекции помех).- Use phased array antennas when constructing transceivers and organize directional signal transmission and reception (smart antenna and spatial interference selection algorithms).

- Реализовывать с использованием нескольких ИМС:- Implement using multiple ICs:

- многоканальные приемники сигнала с частотным разделением каналов, такие как приемник Глонасс;- multichannel signal receivers with frequency division of channels, such as the Glonass receiver;

- устройства защиты от узкополосных помех на основе гребенки фильтров (параллельный анализатор спектра).- narrowband interference protection devices based on a filter bank (parallel spectrum analyzer).

- Решать широкий спектр фильтровых задач, среди которых:- Solve a wide range of filter tasks, including:

- построение трактов фильтрации с высокой избирательностью и прямоугольностью;- construction of filtration paths with high selectivity and squareness;

- блоки преобразования частоты сигнала и изменения частоты дискретизации сигнала и т.п.;- blocks for converting the frequency of the signal and changing the sampling frequency of the signal, etc .;

- построение трактов фильтрации сигнала с использованием цифровой промежуточной частоты, существенно упрощающих реализацию смежных с ними аналоговых трактов.- construction of signal filtering paths using digital intermediate frequency, significantly simplifying the implementation of adjacent analog paths.

Согласно поставленной задачи, устройство по настоящей полезной модели должно иметь большую гибкость за счет наличия нескольких идентичных каналов приема, каждый из которых может использоваться как независимый канал, частотно разделенный от остальных. Это позволяет, с одной стороны, реализовывать системы со сложной многоканальной структурой сигналов (cdma2000 3х), а, с другой стороны, оптимально перераспределять ресурсы при обработке сигналов с высокой тактовой частотой (UMTS, 802.11b).According to the task, the device according to this utility model should have great flexibility due to the presence of several identical receive channels, each of which can be used as an independent channel, frequency-separated from the others. This allows, on the one hand, to implement systems with a complex multi-channel signal structure (cdma2000 3x), and, on the other hand, to optimally redistribute resources when processing signals with a high clock frequency (UMTS, 802.11b).

Возможность использования высокой тактовой частоты обработки сигналов делает перспективным использование устройства по настоящей полезной модели при построении высокоскоростных систем передачи данных. Удобный интерфейс заявляемого устройства позволяет при необходимости построения многоканальной структуры легко сопрягать несколько таких устройств между собой, и, кроме того, согласован с интерфейсом цифровых сигнальных процессоров и ряда периферийных устройств.The possibility of using a high clock frequency of signal processing makes it promising to use the device according to a real utility model for constructing high-speed data transmission systems. The convenient interface of the claimed device allows, if necessary, to build a multi-channel structure, it is easy to pair several such devices with each other, and, moreover, it is coordinated with the interface of digital signal processors and a number of peripheral devices.

Простота переконфигурирования устройства позволяет использовать его для построения портативных мульти-стандартных терминалов, совмещающих в себе, например, функции устройства позиционирования при помощи глобальной сети навигации и мобильного терминала системы сотовой связи.The simplicity of reconfiguring the device allows you to use it to build portable multi-standard terminals that combine, for example, the functions of a positioning device using a global navigation network and a mobile terminal of a cellular communication system.

Поставленная задача решается за счет того, что согласно настоящей полезной модели предложен многоканальный перепрограммируемый цифровой приемный тракт, который содержит входной интерфейс, первый и второй аналого-цифровой преобразователь, подключенные последовательно между входным интерфейсом и, по меньшей мере, двумя имеющимися в тракте идентичными каналами передачи сигнала, выполненными с возможностью выполнения функции аналогово-цифрового преобразования, гетеродинирования, децимации и канальной фильтрации входного сигнала, причем в каждом из каналов использованы последовательно соединенные гетеродин, мультиплексор и блок децимации сигнала, а также первый блок фильтрации-децимации, причем каждый их каналов выполнен с возможностью использования, по меньшей мере, двух маршрутизаторов (также в ряде источников из уровня техники обозначаемых как коммутаторы-маршрутизаторы), предназначенных для распределения сигналов, причем все каналы выполнены с возможностью вывода обработанного сигнала через общий выходной интерфейс, к которому они подключены, причем приемный тракт включает также регистр управления и блок синхронизации, приспособленные для осуществляется управления процессом приема, обработки и передачи сигнала, отличающийся тем, что каждый из каналов дополнительно включает соединенные последовательно второй блок фильтрации-децимации и блок амплитудно-фазовой коррекции сигнала, соединенные с блоком хранения-выдачи отсчетов, причем блок синхронизации выполнен с возможностью синхронизировать независимо работу, по меньшей мере, двух устройств, а каждый из маршрутизаторов выполнен с возможностью не только коммутировать входы и выходы блоков, но и выполнять при необходимости суммирование сигналов двух любых каналов, причем тракт дополнительно включает цифровые входы, выполненные параллельно аналого-цифровым преобразователям, приспособленные для получения входного действительного или комплексного сигнала и The problem is solved due to the fact that, according to this utility model, a multi-channel reprogrammable digital receive path is proposed that includes an input interface, a first and second analog-to-digital converter connected in series between the input interface and at least two identical transmission channels in the path signal, configured to perform the functions of analog-to-digital conversion, heterodyning, decimation and channel filtering of the input signal, when In each channel, a local oscillator, a multiplexer, and a signal decimation unit, as well as a first filter-decimation unit, are used, each channel being configured to use at least two routers (also referred to as switches in some prior art sources routers) designed to distribute signals, and all channels are configured to output the processed signal through a common output interface to which they are connected, and the receiving the path also includes a control register and a synchronization unit, adapted to control the process of receiving, processing and transmitting a signal, characterized in that each of the channels further includes a second filtering-decimation unit connected in series and an amplitude-phase correction signal unit connected to the storage unit issuing samples, moreover, the synchronization unit is configured to synchronize independently the operation of at least two devices, and each of the routers is configured to the ability not only to switch the inputs and outputs of the blocks, but also, if necessary, to sum the signals of any two channels, and the path additionally includes digital inputs made in parallel with analog-to-digital converters, adapted to receive an input real or complex signal and

передачи его для дальнейшей обработки в тракте в обход аналого-цифровых преобразователей.transmitting it for further processing in the path bypassing analog-to-digital converters.

Предпочтительным является использование, по меньшей мере, четырех соединенных параллельно идентичных каналов, что обеспечивает лучшую работу предлагаемого устройства.It is preferable to use at least four identical channels connected in parallel, which ensures better operation of the proposed device.

Предпочтительно блок децимации сигнала включает две ветви фильтрации, каждая из которых включает последовательно соединенные первый фильтр, включающий первый дециматор и первый блок масштабирования, первый мультиплексор, второй фильтр, включающий второй дециматор и второй блок масштабирования, второй мультиплексор, причем первые блоки масштабирования и вторые блоки масштабирования связаны между собой через устройство логического «или». Предпочтительно, второй фильтр выполнен с возможностью программного изменения свойств фильтра с 4-го до 6-го порядка включительно.Preferably, the signal decimation unit includes two filter branches, each of which includes a first filter connected in series, including a first decimator and a first scaling unit, a first multiplexer, a second filter including a second decimator and a second scaling unit, a second multiplexer, the first scaling units and second blocks scaling are interconnected via a logical “or” device. Preferably, the second filter is configured to programmatically change the filter properties from 4th to 6th order inclusive.

Предпочтительно, маршрутизатор включает демультиплексор, соединенный с комплексными сумматорами, построенными с использованием сумматора и мультиплексора, причем количество комплексных сумматоров соответствует числу каналов передачи сигнала в тракте, причем выходы каналов соединены с устройством коммутатора.Preferably, the router includes a demultiplexer connected to complex adders constructed using an adder and a multiplexer, the number of complex adders corresponding to the number of signal transmission channels in the path, the channel outputs being connected to the switch device.

Преимущественно первый и второй блоки фильтрации-децимации включают комплексный фильтр, использующий одну и туже память коэффициентов и две независимые системы памяти данных. Предпочтительно в качестве комплексного фильтра использован фильтр с конечной импульсной характеристикой.Advantageously, the first and second decimation filtering units include a complex filter using the same coefficient memory and two independent data memory systems. Preferably, a filter with a finite impulse response is used as a complex filter.

Предпочтительно, тракт по настоящей полезной модели содержит дополнительно, по меньшей мере, один АЦП. Предпочтительно, тракт по настоящей полезной модели выполнен в виде специализированной интегральной микросхемы (аналого-цифровая система на кристалле).Preferably, the path of the present utility model further comprises at least one ADC. Preferably, the path according to the present utility model is made in the form of a specialized integrated circuit (analog-to-digital system on a chip).

Предпочтительный вариант осуществления полезной модели.The preferred embodiment of the utility model.

Настоящая полезная модель будет понятна специалисту в данной области из приведенного ниже подробного описания вариантов его осуществления, а также примеров практической реализации устройства по настоящей полезной модели и ее составных частей. Подробное описание будет вестись со ссылками на фигуры чертежей, на которых однотипные блоки разных устройств обозначены одними позициями для удобства сравнения.The present utility model will be understood by a person skilled in the art from the detailed description of its implementation below, as well as examples of practical implementation of the device according to the present utility model and its components. A detailed description will be made with reference to the figures of the drawings, in which the same type of blocks of different devices are indicated by the same positions for ease of comparison.

На фигурах показаны следующие графические материалы:The figures show the following graphic materials:

Фиг.1 показана блок-схема устройства-прототипа;Figure 1 shows a block diagram of a prototype device;

Фиг.2 - блок-схема устройства по настоящей полезной модели;Figure 2 is a block diagram of a device according to the present utility model;

Фиг.3 - схема реализации блока CIC децимации по настоящей полезной модели;Figure 3 - diagram of the implementation of the block CIC decimation according to the present utility model;

Фиг.4 - схема реализации блока фильтрации-децимации по настоящй полезной модели;Figure 4 is a diagram of an implementation of the filtering-decimation block according to the present utility model;

Фиг.5 - схема реализации CICN фильтра-дециматора по настоящей полезной модели;5 is a diagram of an implementation of a CICN filter decimator according to the present utility model;

Фиг.6 - схема реализации маршрутизатора по настоящей полезной модели;6 is a diagram of an implementation of a router according to the present utility model;

Фиг.7 - схема реализации квадратурного гетеродина по настоящей полезной модели;7 is a diagram of the implementation of a quadrature local oscillator according to the present utility model;

Фиг.8 - блок-схема блока синхронизации по настоящей полезной модели;Fig. 8 is a block diagram of a synchronization block according to the present utility model;

Фиг.9 - блок-схема генератора опорного сигнала (Sin(ωt) и Cos(ωt));Fig.9 is a block diagram of a reference signal generator (Sin (ωt) and Cos (ωt));

Фиг.10 - блок-схема приемника с цифровой ПЧ.10 is a block diagram of a digital IF receiver.

Блок схема многоканального перепрограммируемого цифрового приемного тракта согласно настоящей полезной модели, например, для случая четырех параллельных каналов обработки показана на Фиг.2.The block diagram of a multi-channel reprogrammable digital receive path according to the present utility model, for example, for the case of four parallel processing channels, is shown in FIG.

Цифровой приемный тракт содержит четыре идентичных канала, реализующих функции аналогово-цифрового преобразования, гетеродинирования, децимации и канальной фильтрации входного сигнала.The digital receiving path contains four identical channels that implement the functions of analog-to-digital conversion, heterodyning, decimation, and channel filtering of the input signal.

Входной интерфейс (блок 3) позволяет работать с дифференциальным аналоговым и комплексными (двух компонентными) цифровыми сигналами. В основе входного интерфейса лежит коммутатор, посредством которого каждый из каналов обработки может быть без ограничений подключен к любому из источников сигнала. Входной интерфейс способен принимать до 4 потоков действительных аналоговых или до 2 потоков комплексных аналоговых данных (входы SRC1-SRC4 устройства) и до 4 потоков комплексных цифровых данных (входы ШАТ1-ЮАТ4). При этом цифровые входы ШАТ1-ШАТ4 являются двунаправленными и могут использоваться как для загрузки в устройство входных отсчетов, так и для вывода за пределы устройства оцифрованного сигнала с выхода АЦП. На выходе у устройства с выходного интерфейса могут быть получены сигналы LINK, Parallel. Кроме того, регистр 4 управления выдает сигнал SPI, а блок 26 синхронизации выдает сигнал SYNC.The input interface (block 3) allows you to work with differential analog and complex (two component) digital signals. The input interface is based on a switch through which each of the processing channels can be connected to any of the signal sources without restrictions. The input interface is capable of receiving up to 4 streams of real analog or up to 2 streams of complex analog data (inputs SRC1-SRC4 of the device) and up to 4 streams of complex digital data (inputs SHAT1-YuAT4). In this case, the digital inputs SHAT1-SHAT4 are bidirectional and can be used both to load input samples into the device and to output a digital signal from the ADC output outside the device. LINK, Parallel signals can be received at the output of the device from the output interface. In addition, the control register 4 provides an SPI signal, and the synchronization unit 26 provides a SYNC signal.

Входные данные могут представлять сигнал на промежуточной или нулевой частоте, что позволяет использовать данное техническое решение как в приложениях с цифровой ПЧ, так и в системах связи с прямым переносом частоты в аналоговом виде.The input data can represent a signal at an intermediate or zero frequency, which allows the use of this technical solution both in applications with a digital IF and in communication systems with direct frequency transfer in analog form.

Так же как и в случае прототипа, цифровой квадратурный гетеродин обеспечивает перенос спектра входного действительного сигнала с промежуточной частоты на нулевую частоту, умножая отсчеты входного сигнала на отсчеты опорного сигнала sin(ωt) и cos(ωt). Выдаваемый с выхода входного интерфейса сигнал всегда представлен в комплексном виде. Поскольку гетеродин предназначен для обработки действительного сигнала (обычно это сигнал ПЧ), на его вход поступает только одна из компонент - его реальная часть. Блок-схема гетеродина (блоки 4-7 на фиг.2 чертежей) показана на Фиг.7.As in the case of the prototype, the digital quadrature local oscillator transfers the spectrum of the input real signal from the intermediate frequency to the zero frequency, multiplying the samples of the input signal by the reference signal samples sin (ωt) and cos (ωt). The signal issued from the output of the input interface is always presented in a complex form. Since the local oscillator is designed to process a real signal (usually an IF signal), only one of the components, its real part, is input. The block diagram of the local oscillator (blocks 4-7 in figure 2 of the drawings) is shown in Fig.7.

Генератор опорной частоты формирует отсчеты sin(ωt) и cos(ωt) с нужной для преобразования частотой ω, обычно равной несущей частоте входного сигнала (частоте ПЧ). Устанавливаемые пользователем значения частоты генерируемого сигнала и начального сдвига фазы записываются в соответствующие управляющие регистры, откуда поступают в гетеродин. Генератор шума 106 формирует сигнал, представляющий собой псевдослучайный шумовой сигнал с нулевым математическим ожиданием и равномерной функцией распределения амплитуды.The reference frequency generator generates samples sin (ωt) and cos (ωt) with the frequency ω necessary for the conversion, usually equal to the carrier frequency of the input signal (IF frequency). User-set values of the frequency of the generated signal and the initial phase shift are recorded in the corresponding control registers, from where they enter the local oscillator. The noise generator 106 generates a signal, which is a pseudo-random noise signal with zero mathematical expectation and a uniform amplitude distribution function.

Генератор фазы 102 представляет собой совокупность интегратора 108 с переполнением, и сумматоров 109 и 110. Интегратор с переполнением представляет собой сумматор с ограниченной разрядностью. В результате непрерывного прибавления (накопления) кода частоты происходит естественное переполнение, обусловленное конечной разрядностью, и в интеграторе снова начинается накопление до достижения следующего переполнения. В результате работы блока формируется адрес для генератора 103 опорного сигнала гетеродина. Физический смысл адреса, генерируемого в блоке, представляющем собой генератор фазы 102 - это значение фазы φ опорного сигнала.The phase generator 102 is a combination of an overflow integrator 108, and adders 109 and 110. The overflow integrator is a limited bit adder. As a result of the continuous addition (accumulation) of the frequency code, a natural overflow occurs due to finite bit depth, and accumulation starts again in the integrator until the next overflow occurs. As a result of the operation of the block, an address is generated for the oscillator reference signal generator 103. The physical meaning of the address generated in the block representing the phase 102 generator is the value of the phase φ of the reference signal.

На Фиг.9 показана структура генератора 103 опорного сигнала гетеродина. Общий принцип формирования опорных сигналов гетеродина основан на последовательной выборке из таблицы значений отсчетов с определенным шагом. Изменением шага считывания достигается установка требуемого значения частоты. Генератор представляет собой устройство, выполняющее кусочно-линейную аппроксимацию функций синуса и косинуса. Аппроксимация каждого отсчета Sin(.) и Cos(.) вычисляется с использованием двух таблиц, для чего в устройстве используются пары таблиц: блоки 111 и 112 и блоки 113 и 114. Первая таблица содержит отсчеты синуса или косинуса, вторая - поправочные коэффициенты.Figure 9 shows the structure of the oscillator reference signal generator 103. The general principle of the formation of reference signals of the local oscillator is based on a sequential selection from the table of sample values with a certain step. By changing the reading step, the desired frequency value is set. The generator is a device that performs piecewise linear approximation of the sine and cosine functions. The approximation of each sample Sin (.) And Cos (.) Is calculated using two tables, for which the device uses pairs of tables: blocks 111 and 112 and blocks 113 and 114. The first table contains samples of the sine or cosine, the second - correction factors.

Работает устройство следующим образом. В таблицах хранятся отсчеты четверти периода синуса и косинуса, взаимно дополняющие друг друга до половины периода. Поступающий на вход генератора 103 k-разрядный адрес разделяется на:The device operates as follows. The tables contain samples of a quarter of the sine and cosine periods, which are mutually complementary to half the period. The k-bit address arriving at the input of the generator 103 is divided into:

- n старших разрядов;- n high order bits;

- k-n младших разрядов - используются для вычисления аддитивной добавки к отсчетам основной таблицы (Sin(.) и Cos(.))- k-n low-order bits - are used to calculate the additive additive to the samples of the main table (Sin (.) and Cos (.))

Старшие разряды в свою очередь делятся на:Higher ranks in turn are divided into:

- 2 старших разряда из n - используются для управления коммутатором 115 и вычисления знака отсчетов;- 2 high order bits of n - are used to control the switch 115 and calculate the sign of samples;

- n-2 оставшихся разрядов ("средних" относительно исходного k-разрядного адреса) являются непосредственно адресом для всех 4-х таблиц (блоки 111-114).- n-2 remaining bits ("average" relative to the original k-bit address) are directly the address for all 4 tables (blocks 111-114).

Коммутатор 115 в зависимости от значения второго по старшинству бита коммутирует входные сигналы напрямую (sin->sin и cos->cos) или перекрестно (sin->cos и cos->sin). Знак отсчетов опорного сигнала определяется по следующему правилу:Switch 115, depending on the value of the second-highest bit, commutes the input signals directly (sin-> sin and cos-> cos) or crosswise (sin-> cos and cos-> sin). The reference sign of the reference signal is determined by the following rule:

- для синуса знаком является старший бит k-разрядного адреса (0 это "+", 1 это "-"); для реализации этого правила используются перемножитель 122 и преобразователь 123 формата;- for sine, the sign is the most significant bit of the k-bit address (0 is "+", 1 is "-"); to implement this rule, a multiplier 122 and a format converter 123 are used;

- для косинуса знак определяется по 2-м старшим битам 18-ти разрядного адреса (если биты равны, то знак "+", в противном случае "-"); это правило реализуется при помощи перемножителя 120, схемы 121 "исключающего или" и преобразователя 124 формата.- for cosine, the sign is determined by the 2 most significant bits of the 18-bit address (if the bits are equal, then the sign is "+", otherwise "-"); this rule is implemented using a multiplier 120, an exclusive or circuit 121, and a format converter 124.

Преобразователи формата 123 и 124 выполняют преобразование без знаковых сигналов в знаковые: "0" в "1" и "1" в "-1".Converters of the 123 and 124 format convert without sign signals to sign signals: “0” to “1” and “1” to “-1”.

Выходной поток перемножителей 122 и 120 выдается на выход генератора 103 и используется собственно для переноса сигнала по частоте в перемножителях 104 и 105 (см. Фиг.7). Округлитель 107 сокращает избыточную разрядность после гетеродинирования путем отбрасывания части младших разрядов с округлением.The output stream of the multipliers 122 and 120 is provided to the output of the generator 103 and is used to actually transmit the frequency signal in the multipliers 104 and 105 (see Fig. 7). Rounding 107 reduces excess bit depth after heterodyning by dropping some of the least significant bits with rounding.

Гетеродины двух каналов могут быть объединены для обработки комплексного входного сигнала. Для этого реальная часть сигнала подается на вход гетеродина одного канала, а мнимая часть сигнала поступает на вход гетеродина другого канала. В маршрутизаторах 29 или 30, в зависимости от используемой пользователем схемы перераспределения ресурсов эти два потока данных объединяются, образуя единый комплексный сигнал.The local oscillators of the two channels can be combined to process a complex input signal. For this, the real part of the signal is fed to the input of the local oscillator of one channel, and the imaginary part of the signal is fed to the input of the local oscillator of another channel. In routers 29 or 30, depending on the resource reallocation scheme used by the user, these two data streams are combined to form a single complex signal.

Сигнал с выхода входного интерфейса через мультиплексоры 8-11 может подаваться сразу (минуя любой из гетеродинов, блоки 4-7) на вход соответствующих блоков 12-15 CIC децимации сигнала.The signal from the output of the input interface through the multiplexers 8-11 can be fed immediately (bypassing any of the local oscillators, blocks 4-7) to the input of the corresponding blocks 12-15 CIC decimation signal.

Блоки 12-15 CIC децимации (блоки децимации согласно формуле полезной модели) предназначены для предварительной децимации сигнала. Основу блока составляют фильтры с единичными коэффициентами. Применение этих фильтров эффективно при больших значениях децимации и высоких тактовых частотах обработки сигнала. Данный блок может быть реализован, например, в виде структуры, изображенной на Фиг.4.Blocks 12-15 CIC decimation (decimation blocks according to the formula of the utility model) are intended for preliminary decimation of the signal. The basis of the block are filters with unit coefficients. The use of these filters is effective at high decimation values and high clock frequencies of signal processing. This block can be implemented, for example, in the form of the structure shown in Fig.4.

Как показано на Фиг.4, каждая из квадратурных компонент сигнала (I и Q) поступает на свою ветвь фильтрации, состоящую из последовательно соединенных CIC2 (блоки 55 и 59) и CICN дециматоров (блоки 62 и 66). При необходимости, каждый из этих фильтров может быть выключен посредством мультиплексоров 57, 61, 64 и 68.As shown in FIG. 4, each of the quadrature components of the signal (I and Q) goes to its filtering branch, consisting of CIC2 (blocks 55 and 59) and CICN decimators (blocks 62 and 66) connected in series. If necessary, each of these filters can be turned off by means of multiplexers 57, 61, 64 and 68.

Оба каскада CIC децимации построены по известной из уровня техники схеме Хогенауэра [Reduced complexity comb-filters for decimation and interpolation in mobile Both CIC decimation cascades are constructed according to the prior art Hogenauer scheme [Reduced complexity comb-filters for decimation and interpolation in mobile

communications terminals. Tim Hentschel, Gerhard Fettweis]. Особенности этой схемы заключаются в том, что фильтр дециматор, выполняющий внеполосную фильтрацию сигнала, интегрирован в единое целое с экстрактором частоты дискретизации, выполняющим непосредственно прореживание отсчетов сигнала. В отличие от прототипа, второй каскад CIC децимации сделан перестраиваемым: порядок используемого фильтра CICN может программно изменяться от CIC4 до CIC6. В схеме Хогенауэра это достигается путем размыкания/замыкания цепей обратной связи в интеграторах и цепей прямой связи в дифференциаторах.communications terminals. Tim Hentschel, Gerhard Fettweis]. The features of this scheme are that the decimator filter, performing out-of-band filtering of the signal, is integrated into a single unit with a sampling frequency extractor that performs the direct decimation of the signal samples. Unlike the prototype, the second cascade of CIC decimation is made tunable: the order of the CICN filter used can be programmatically changed from CIC4 to CIC6. In the Hogenauer scheme, this is achieved by opening / closing feedback circuits in integrators and direct communication circuits in differentiators.

На Фиг.5 показан пример реализации такого фильтра перестраиваемого от CIC4 до CIC6. Схема Хогенауэра представляет собой каскадное соединение набора интеграторов 69-74, экстрактора 75 частоты дискретизации и дифференциаторов 76-81. Количество интеграторов равно количеству дифференциаторов, а количество задействованных пар интегратор-дифференциатор определяет порядок CIC фильтра. Структура не отключаемых интеграторов 69-72 и дифференциаторов 76-79 раскрыта на примере блоков 69 и 76 и в таком виде понятна специалисту, и не требует дополнительных пояснений. В отключаемые интеграторы 73 и 74 дополнительно введен ключ, позволяющий разомкнуть цепь обратной связи. В результате этого сигнал пропускается со входа на выход без изменений. Аналогично в отключаемых дифференциаторах 80 и 81 посредством ключа выполняется замыкание/размыкания цепи прямой связи.Figure 5 shows an example implementation of such a filter tunable from CIC4 to CIC6. The Hogenauer circuit is a cascade connection of a set of integrators 69-74, an extractor 75 of the sampling frequency and differentiators 76-81. The number of integrators is equal to the number of differentiators, and the number of integrator-differentiator pairs involved determines the order of the CIC filter. The structure of non-disconnectable integrators 69-72 and differentiators 76-79 is disclosed by the example of blocks 69 and 76 and as such is understood by a specialist, and does not require additional explanation. In switchable integrators 73 and 74, an additional key is introduced, which allows you to open the feedback circuit. As a result of this, the signal is passed from input to output without changes. Similarly, in switchable differentiators 80 and 81, a key is used to close / open the direct coupling circuit.

Для регулирования коэффициента усиления на выходе каждого из дециматоров CIC2 и CICN установлен блок масштабирования (блоки 56, 60, 63 и 67), позволяющие ограничить разрядность сигнала и выбрать, какие из разрядов с выхода дециматора будут использованы для дальнейшей обработки. При помощи этих блоков, в данных точках возможна грубая регулировка уровня сигнала с шагом в 6 дБ. Такой блок может быть реализован, например, как мультиплексор, коммутирующий в соответствии с установленным значением в управляющих регистрах часть своих входов (параллельно поступающих разрядов много разрядного числа) на выходы, при этом количество выходов равно требуемой разрядности числа после ограничения.To control the gain at the output of each of the CIC2 and CICN decimators, a scaling unit is installed (blocks 56, 60, 63, and 67), which allow limiting the bit depth of the signal and choosing which bits from the decimator output will be used for further processing. Using these blocks, a rough adjustment of the signal level in 6 dB steps is possible at these points. Such a block can be implemented, for example, as a multiplexer that commutes, in accordance with the set value in the control registers, part of its inputs (there are a lot of bit numbers in parallel with the incoming bits) to the outputs, and the number of outputs is equal to the required number of bits after the limit.

В процессе ограничения сигнала возможно возникновение превышения сигналом допустимой разрядности. В некоторых приложениях это ограничение может привести к ухудшению характеристик приемного устройства. Для отслеживания подобных ситуаций здесь и в других точках ограничения разрядности вырабатывается контрольный сигнал перегрузки (блоки 58 и 65).In the process of signal limitation, it is possible that the signal exceeds the permissible bit depth. In some applications, this limitation may result in degradation of the receiver performance. To monitor such situations, here and at other points of limiting the bit capacity, an overload control signal is generated (blocks 58 and 65).

С выхода блока CIC децимации сигналы всех каналов поступают на соответствующие входы маршрутизатора 29 (также обозначаемого, как коммутатор-маршрутизатор), From the output of the decimation unit CIC, the signals of all channels are fed to the corresponding inputs of router 29 (also referred to as a switch-router),

построенного на основе коммутатора. В отличие от использованных в прототипе коммутаторов, в состав данного блока входят сумматоры (четыре в данном случае), выполняющие объединение сигналов любой пары каналов. Это связано с упомянутым ранее режимом обработки комплексного сигнала с гетеродинировнием и необходимо для формирования квадратурных компонент сигнала после комплексного переноса частоты.built on the basis of the switch. Unlike the switches used in the prototype, this block includes adders (four in this case) that combine the signals of any pair of channels. This is due to the previously mentioned processing mode of a complex signal with heterodyning and is necessary for the formation of quadrature signal components after complex frequency transfer.

Маршрутизаторы 29 и 30, также как и входной интерфейс, позволяют подключать любой из входов к любому из выходов данного блока без каких бы то ни было ограничений и перенаправлять таким образом потоки данных для объединения вычислительных ресурсов блоков обработки. За счет указанных маршрутизаторов обеспечиваются преобразование частоты комплексного входного сигнала и повышение производительности КИХ фильтров. Так, при реализации устройства на современной элементной базе, в случае объединения четырех каналов в один, частота дискретизации сигнала на выходе блока фильтрации-децимации может достигать 10 МГц для фильтра 64-го порядка при тактовой частоте 80 МГц. Такие параметры позволяют выполнить требования фильтрации практически всех известных стандартов связи.Routers 29 and 30, as well as the input interface, allow you to connect any of the inputs to any of the outputs of this block without any restrictions and thus redirect data flows to combine the computing resources of the processing units. Due to these routers, the frequency conversion of the complex input signal and the increase in the performance of FIR filters are provided. So, when implementing a device on a modern element base, in the case of combining four channels into one, the sampling frequency of the signal at the output of the decimation filtering unit can reach 10 MHz for a 64th order filter at a clock frequency of 80 MHz. Such parameters make it possible to fulfill the filtering requirements of almost all known communication standards.

Структура маршрутизатора для случая 4-х каналов обработки раскрыта на Фиг.6. На рисунке символами I и Q с цифровым индексом обозначены комплексные сигналы обрабатываемых каналов. Демультиплексор 92 может подключить сигналы из двух любых каналов ко входу одного из комплексных сумматоров (блоки 93-96). Сигнал с выхода любого из комплексных сумматоров через коммутатор 97 может быть передан в любой из 4-х каналов обработки.The structure of the router for the case of 4 processing channels is disclosed in Fig.6. In the figure, the symbols I and Q with a digital index indicate the complex signals of the processed channels. Demultiplexer 92 can connect signals from any two channels to the input of one of the complex adders (blocks 93-96). The signal from the output of any of the complex adders through the switch 97 can be transmitted to any of the 4 processing channels.

Структура комплексных сумматоров раскрыта на примере блока 93. В качестве примера показано прохождение сигнала через данный блок при суммировании сигналов первого и второго канала. Сумматоры 98 и 99 суммируют реальные и мнимые части сигналов двух каналов и передают суммы на вход мультиплексоров 100 и 101. Мультиплексоры позволяют выбрать, какой сигнал будет передан на выход комплексного сумматора, то есть блока 93: в данном примере это выбор между сигналом первого канала обработки или суммой сигналов первого и второго каналов.The structure of complex adders is disclosed by the example of block 93. As an example, the signal passing through this block is shown when summing the signals of the first and second channel. Adders 98 and 99 sum the real and imaginary parts of the signals of the two channels and transfer the sums to the input of the multiplexers 100 and 101. The multiplexers allow you to choose which signal will be transmitted to the output of the complex adder, that is, block 93: in this example, this is the choice between the signal of the first processing channel or the sum of the signals of the first and second channels.

Как видно из Фиг.2, маршрутизаторы 29 и 30 и блоки 16, 17, 18, 19, 31, 32, 33 и 34 фильтрации-децимации соответственно образуют два одинаковых каскада обработки сигнала (последовательных). Такой подход позволяет при использовании гибко перераспределять ресурсы в соответствии с решаемыми задачами и упростить саму разработку в сложных случаях, например, когда нужно не только отфильтровать сигнал по полосе, но и скорректировать искажения АЧХ, внесенные предыдущими каскадами. Особенно актуально это при необходимости оперативной перестройки фильтра-корректора под изменяющиеся As can be seen from Figure 2, the routers 29 and 30 and the blocks 16, 17, 18, 19, 31, 32, 33 and 34 of filtering-decimation, respectively, form two identical signal processing stages (sequential). Such an approach allows using resources to flexibly redistribute resources in accordance with the tasks to be solved and simplify the development itself in complex cases, for example, when it is necessary not only to filter the signal by the band, but also to correct the frequency response distortions introduced by previous stages. This is especially true if it is necessary to quickly adapt the filter corrector to changing

параметры аналоговых каскадов. При этом возможность дополнительной децимации в каждом их каскадов позволяет на каждом из этапов дополнительно понизить частоту обработки сигнала, а следовательно понизить порядки фильтров и упростить реализацию.parameters of analog cascades. At the same time, the possibility of additional decimation in each of their stages allows at each stage to further reduce the frequency of signal processing, and therefore to lower the order of the filters and simplify the implementation.

Блоки 16, 17, 18, 19, 31, 32, 33 и 34 фильтрации-децимации могут быть реализованы, например, по схеме показанной на Фиг.3. Данный блок состоит из комплексного RCF-фильтра, использующего одну и туже память коэффициентов и две независимые системы памяти данных. Приведенная структура рассчитана на использование фильтров с симметричной импульсной характеристикой, что позволяет выполнять одно умножение для двух отсчетов фильтруемого сигнала. Сумматоры 41 и 47 выполняют суммирование очередной пары отсчетов, после чего они умножаются на соответствующий коэффициент фильтра, хранимый в памяти коэффициентов и накапливаются в интеграторах 43 и 49, формируя таким образом очередной отфильтрованный отсчет сигнала. При помощи экстракторов 50 и 52 частоты дискретизации отсчеты сигнала могут быть прорежены в коэффициент децимации раз. Блоки 51 и 53 масштабирования реализованы аналогично блокам масштабирования в CIC дециматорах и выполняют аналогичные функции.Blocks 16, 17, 18, 19, 31, 32, 33 and 34 of filtering-decimation can be implemented, for example, according to the scheme shown in Fig.3. This block consists of a complex RCF filter using the same coefficient memory and two independent data memory systems. The above structure is designed for the use of filters with a symmetrical impulse response, which allows one multiplication for two samples of the filtered signal. Adders 41 and 47 summarize the next pair of samples, after which they are multiplied by the corresponding filter coefficient stored in the coefficient memory and accumulated in integrators 43 and 49, thereby forming the next filtered signal sample. Using extractors 50 and 52 of the sampling frequency, the signal samples can be thinned out by a decimation factor of times. Scaling units 51 and 53 are implemented similarly to scaling units in CIC decimators and perform similar functions.

Управление записью и чтением отсчетов из памяти, а также накоплением интеграторов выполняется блоком 44 управления. Соответствующая настройка блоков управления, а именно задержка записи-чтения-вычисления одного канала устройства относительно другого позволяет строить фильтры с полифазной структурой с использованием ресурсов нескольких каналов.The control of writing and reading samples from the memory, as well as the accumulation of integrators is performed by the control unit 44. The corresponding configuration of the control units, namely the write-read-calculate delay of one channel of the device relative to another, allows you to build filters with a polyphase structure using the resources of several channels.

Таким образом, два каскада программируемых КИХ фильтров-дециматоров могут быть использованы для последующей децимации с небольшими коэффициентами децимации, коррекции искажений АЧХ (вызванных, например, CIC-дециматорами) и необходимой фильтрации сигнала.Thus, two cascades of programmable FIR filter-decimators can be used for subsequent decimation with small decimation coefficients, correction of frequency response distortions (caused, for example, by CIC-decimators) and the necessary signal filtering.

Блоки 35-38 амплитудно-фазовой коррекции предназначены для тонкой корректировки сигнала и могут быть организованы, например, как комплексные умножители выходного сигнала на фиксированный, задаваемый извне комплексный масштабирующий коэффициент. Такой подход позволяет осуществлять плавную регулировку усиления канала и управление фазой выходного сигнала, что может быть использовано для улучшения динамического диапазона тракта обработки, построения АРУ или систем с фазированными или адаптивными антенными решетками (ФАР и ААР).Blocks 35-38 of the amplitude-phase correction are designed for fine correction of the signal and can be organized, for example, as complex multipliers of the output signal by a fixed, externally defined complex scaling factor. This approach allows for smooth adjustment of the channel gain and control of the phase of the output signal, which can be used to improve the dynamic range of the processing path, construct AGCs or systems with phased or adaptive antenna arrays (PAR and AAR).

С выхода блоков амплитудно-фазовой коррекции сигнал всех каналов поступает на соответствующие входы блока 39 хранения-выдачи отсчетов. Такой блок может быть реализован, например, как модуль памяти типа FIFO ("First-In, First-Out" - первым пришел -первым обслужен). Посредством использования данного блока достигается большая From the output of the amplitude-phase correction blocks, the signal of all channels is supplied to the corresponding inputs of the block 39 of storage-issuance of samples. Such a block can be implemented, for example, as a FIFO memory module ("First-In, First-Out" - first-come-first-served). By using this unit, a large

функциональность устройства в целом, т.к., в отличие от прототипа, заявляемое устройство может осуществлять выдачу отсчетов как в синхронном, так и в асинхронном режиме.the functionality of the device as a whole, because, in contrast to the prototype, the inventive device can provide samples in both synchronous and asynchronous modes.

Выходной интерфейс 24 по назначению аналогичен интерфейсу прототипа и позволяет выбрать наиболее удобный для пользователя формат выдачи данных. В данном устройстве, например, могут быть реализованы протоколы линк порта и параллельного порта. Помимо этого, выходной интерфейс обеспечивает выдачу данных на выход устройства в требуемом периферийными устройствами режиме: синхронно или асинхронно. Как видно из Фиг.2, выходной интерфейс связан не с отдельными каналами, а с блоком хранения-выдачи отсчетов. В процессе работы выходной интерфейс передает в блок хранения-выдачи отсчетов управляющий сигнал чтения данных из FIFO, поступивший от периферийного устройства, и принимает из блока хранения-выдачи отсчетов очередной отсчет.The output interface 24 for the purpose is similar to the interface of the prototype and allows you to choose the most convenient format for the user to output data. In this device, for example, link port and parallel port protocols can be implemented. In addition, the output interface provides data output to the device output in the mode required by peripheral devices: synchronously or asynchronously. As can be seen from Figure 2, the output interface is connected not with individual channels, but with a block of storage-issuing samples. During operation, the output interface transmits to the storage unit for issuing samples the control signal for reading data from FIFO, received from the peripheral device, and receives the next sample from the storage unit for issuing samples.

Общее управление и синхронизацию потоков и блоков устройства, так же как и в случае прототипа, выполняет блок 26 синхронизации, формирующий необходимые для совместной работы всех блоков тактовые и управляющие сигналы. Кроме того, этот блок предназначен для синхронизации параллельной работы нескольких параллельно работающих устройств. Синхронизация подразумевает синхронный пуск, останов, очистку блоков обработки, установку параметров гетеродина и комплексного выходного умножителя нескольких устройств. Синхронизация параллельно работающих устройств предназначена в первую очередь для использования данного многоканального приемного тракта в системах ФАР и ААР, а также увеличения пропускной способности программируемых КИХ-фильтров.The general control and synchronization of the streams and blocks of the device, as in the case of the prototype, is performed by the synchronization block 26, which generates the clock and control signals necessary for the collaboration of all blocks. In addition, this unit is designed to synchronize the parallel operation of several parallel devices. Synchronization implies synchronous start, stop, cleaning of processing units, setting the parameters of the local oscillator and the complex output multiplier of several devices. Synchronization of parallel devices is primarily intended for the use of this multi-channel receive path in the PAR and AAR systems, as well as to increase the throughput of programmable FIR filters.

Синхронизация нескольких параллельно работающих устройств достигается за счет совместного использования коммутатора 126 и генератора сигналов управления 125 (см. Фиг.8). Фактически, генератор 125 и есть блок синхронизации, реализованный в прототипе. При помощи коммутатора 126, в зависимости от управляющего сигнала "Ведущий/Ведомый" выбирается какие управляющие сигналы (показаны на рисунке в виде шины управления) будут использованы в устройстве. Если устройство выбрано "ведущим", то оно использует собственные сигналы управления из блока 125 и выдает их через коммутатор на выход для синхронизации других устройств. Если устройство выбрано "ведомым", то сигналы собственного генератора 125 отключаются, а для синхронизации блоков устройства используются сигналы управления, поступившие извне на соответствующий вход коммутатора 126.The synchronization of several parallel devices is achieved through the joint use of the switch 126 and the control signal generator 125 (see Fig. 8). In fact, the generator 125 is the synchronization unit implemented in the prototype. Using the switch 126, depending on the master / slave control signal, which control signals (shown in the figure as a control bus) will be used in the device are selected. If the device is selected as the "master", then it uses its own control signals from block 125 and issues them through the switch to the output to synchronize other devices. If the device is selected as “slave”, then the signals of its own generator 125 are turned off, and control signals from the external input of the switch 126 are used to synchronize the blocks of the device.

Управление устройством осуществляется с помощью последовательного или параллельного порта выходного интерфейса. Для задания всех параметров функционирования устройства (частоты гетеродинов, включение-выключение каскадов, коэффициенты The device is controlled using a serial or parallel port of the output interface. To set all parameters of the device’s functioning (local oscillator frequencies, on-off cascades, coefficients

децимации, коэффициенты фильтров и т.п.) используется установка соответствующих значений в регистрах 25 управления.decimations, filter coefficients, etc.) the setting of the corresponding values in the control registers 25 is used.

В составе приемной аппаратуры заявляемое устройство используется следующим образом. В наиболее общем виде блок схема супергетеродинного приемника с цифровой ПЧ показана на Фиг.10. Приемник с цифровой ПЧ, согласно данной схеме, включает в себя цифровую и аналоговую части.As part of the receiving equipment of the claimed device is used as follows. In the most general form, a block diagram of a superheterodyne receiver with a digital IF is shown in FIG. 10. The digital IF receiver, according to this scheme, includes digital and analog parts.

При приеме полезный сигнал на некоторой несущей частоте попадает на вход RF (radio frequency - радиочастотный) тракта, где происходит первичная обработка сигнала:When receiving a useful signal at a certain carrier frequency, it enters the RF (radio frequency) input of the path, where the primary signal processing takes place:

гетеродинирование на некоторую промежуточную частоту и предварительная фильтрация. После оцифровывания сигнал поступает в цифровую часть приемника. В приемной части блока цифровой обработки сигнала выполняются (по необходимости) цифровое гетеродинирование сигнала, децимация и канальная фильтрация сигнала. Для формирования необходимых при цифровой обработки сигнала тактовых частот дискретизации в приемнике обычно используется блок синтезаторов частот. Отфильтрованный по полосе полезный сигнал декодируется и демодулируется в соответствии с требованиями используемого стандарта связи.heterodyning at some intermediate frequency and pre-filtering. After digitization, the signal enters the digital part of the receiver. In the receiving part of the digital signal processing unit, digital signal heterodyning, decimation, and channel filtering of the signal are performed (if necessary). To form the sampling clock frequencies necessary for digital signal processing, the receiver usually uses a block of frequency synthesizers. The useful signal filtered by the band is decoded and demodulated in accordance with the requirements of the communication standard used.

Основное назначение аналогового фильтра ПЧ сводится к выполнению функций antialiasing фильтра (фильтр защиты от наложения спектров). Суммарная избирательность в зонах режекции, необходимая для оцифровывания сигнала (antialiasing фильтрация), должна обеспечиваться диапазонным и/или фильтром ПЧ и составлять 87-90 дБ (это следует из обобщенных требований фильтрации различных стандартов связи).The main purpose of the analog IF filter is to perform the functions of an antialiasing filter (protection filter against superposition of spectra). The total selectivity in the rejection zones necessary for digitizing the signal (antialiasing filtering) should be ensured by a band and / or IF filter and be 87-90 dB (this follows from the generalized filtering requirements of various communication standards).

Поступающий из аналогового тракта сигнал промежуточной частоты оцифровывается при помощи АЦП, а окончательная обработка (квадратурное гетеродинирование и фильтрация) выполняются в цифровом виде. Такой подход позволяет существенно снизить требования к фильтрации на промежуточной частоте и тем самым существенно упростить аналоговый тракт. Соответствующей получаемому преимуществу платой за это является необходимость использования высокоскоростного АЦП с большим динамическим диапазоном. Необходимая избирательность обеспечивается как фильтрацией на промежуточной частоте, так и цифровой фильтрацией.The intermediate frequency signal coming from the analog path is digitized using an ADC, and the final processing (quadrature heterodyning and filtering) is performed digitally. This approach can significantly reduce the filtering requirements at the intermediate frequency and thereby significantly simplify the analog path. The payoff for this is the need to use a high-speed ADC with a large dynamic range. The necessary selectivity is ensured by both filtering at an intermediate frequency and digital filtering.

Обобщенная структурная схема заявляемого цифрового тракта приема сигнала выделена на Фиг.10 штрих пунктирной линией. Приемный тракт предназначен для выделения радиосигнала, расположенного на некоторой ПЧ, и формирования ВВ (base band - квадратурный сигнал на нулевой частоте) сигналов на нулевой частоте в соответствии с требованиями поддерживаемых стандартов систем связи. Под выделением сигналов понимается оцифровывание сигнала на ПЧ, цифровое преобразование частоты A generalized structural diagram of the inventive digital signal reception path is highlighted in FIG. 10 by a dashed line. The receiving path is designed to isolate a radio signal located on a certain frequency converter and to generate an explosive (base band - quadrature signal at zero frequency) signals at zero frequency in accordance with the requirements of supported communication system standards. Signal extraction refers to digitization of a signal on an IF, digital frequency conversion

(гетеродинирование), децимация сигнала (фильтрация и понижение частоты дискретизации) и канальная фильтрация.(heterodyning), decimation of the signal (filtering and downsampling) and channel filtering.

Цифровой гетеродин предназначен для переноса спектра сигнала с ПЧ на нулевую частоту. Выходной сигнал гетеродина представляет собой аналитический сигнал на нулевой частоте и имеет две квадратурные составляющие I и Q (соответственно реальная и мнимая части комплексного сигнала). Гетеродин является первой ступенью обработки цифрового сигнала и наиболее скоростным вычислительным узлом, поскольку тактовая частота обработки в гетеродине как минимум равна частоте дискретизации сигнала в АЦП.The digital local oscillator is designed to transfer the spectrum of the signal from the inverter to zero frequency. The output signal of the local oscillator is an analytical signal at zero frequency and has two quadrature components I and Q (respectively, the real and imaginary parts of the complex signal). The local oscillator is the first step in processing a digital signal and the fastest computing node, since the clock frequency of processing in the local oscillator is at least equal to the sampling frequency of the signal in the ADC.

С выхода гетеродина квадратурный сигнал поступает на вход фильтра-дециматора. Операция уменьшения частоты дискретизации в N раз осуществляется путем взятия только каждого N-го отсчета цифрового сигнала. Для предотвращения явления наложения спектров, этой операции предшествует операция фильтрации децимируемого сигнала. Для этого входной сигнал обрабатывается фильтром, назначение которого состоит в подавлении составляющих спектра, которые при последующем уменьшении частоты дискретизации в N раз попадут в область спектра полезного сигнала.From the output of the local oscillator, the quadrature signal is fed to the input of the filter-decimator. The operation of decreasing the sampling frequency N times is carried out by taking only every N-th sample of the digital signal. To prevent the phenomenon of overlapping spectra, this operation is preceded by the operation of filtering the decimated signal. For this, the input signal is processed by a filter, the purpose of which is to suppress the spectrum components, which, with a subsequent decrease in the sampling frequency by N times, will fall into the spectrum region of the useful signal.

Окончательное формирование спектра сигнала в соответствии с требованиями стандартов осуществляют канальные фильтры (фильтры основной селекции). Они должны обеспечивать подавление спектральных составляющих в ближней зоне (от начала полосы задержания сигнала до частоты Найквиста).The final formation of the signal spectrum in accordance with the requirements of the standards is carried out by channel filters (main selection filters). They should provide suppression of spectral components in the near field (from the beginning of the signal delay band to the Nyquist frequency).

Блок формирования стробирующих сигналов формирует выходные сигналы сопровождения и внутренние стробирующие сигналы, обеспечивающие внутреннюю конвейерную обработку и синхронизацию/выравнивание потоков данных.The gate signal generating unit generates output tracking signals and internal gate signals providing internal pipeline processing and synchronization / alignment of data streams.

Поскольку данная тематика является активно развиваемой областью техники, очевидно, что многие производители делали, делают, и будут делать попытки создать аналогичные устройства. Из обзора аналогов следует что, уже сейчас множество различных подходов складываются в одно направление, обусловленное с одной стороны возможностями современного уровня техники, а с другой стороны потребностями будущих пользователей данного продукта (инженеров-разработчиков систем связи). При этом многие решения в силу своей оптимальности стали фактически типовыми.Since this topic is an actively developing field of technology, it is obvious that many manufacturers have done, are doing, and will make attempts to create similar devices. From the review of analogues it follows that, already now, many different approaches are developing in one direction, determined on the one hand by the capabilities of the modern level of technology, and on the other hand, by the needs of future users of this product (communication system development engineers). However, many solutions, due to their optimality, have become virtually standard.

Наиболее эффективным методом децимации при условии, что полоса полезного сигнала существенно меньше, чем частота дискретизации является применение фильтров с единичными коэффициентами. Такие фильтры в зарубежной литературе называются фильтрами "moving average" или CIC (cascaded integrator/comb).The most effective decimation method, provided that the bandwidth of the useful signal is substantially less than the sampling frequency, is the use of filters with unit coefficients. Such filters are called filters "moving average" or CIC (cascaded integrator / comb) in foreign literature.

Поскольку все коэффициенты фильтра равны единице, реализация такого фильтра не требует умножителей. Таким образом, для фильтрации сигнала не требуется значительных Since all filter coefficients are equal to unity, the implementation of such a filter does not require multipliers. Thus, significant filtering is not required

ресурсов. Недостатком такого фильтра является относительно большая неравномерность его АЧХ в полосе пропускания.resources. The disadvantage of this filter is the relatively large unevenness of its frequency response in the passband.

Увеличение расширения зоны режекции и ее глубины (величины внеполосного подавления) может быть достигнуто последовательным соединением одинаковых фильтров. Последовательное соединение двух CIC фильтров обозначают - CIC2. Соответственно для N каскадов фильтров такая структура обозначается CICN.An increase in the expansion of the notch zone and its depth (out-of-band suppression value) can be achieved by connecting the same filters in series. The serial connection of two CIC filters is designated - CIC2. Accordingly, for N filter stages, such a structure is denoted by CICN.

Предлагаемый в рамках настоящей полезной модели каскад CIC децимации отличается от известных аналогов большим диапазоном изменения параметров (гибкостью). Это достигается за счет возможности изменения порядка второго фильтра (CICN) и возможности отключения любого из фильтров (CIC2 и CICN). Для обеспечения изменения степени фильтра стандартная структура Хогенауэра была модифицирована.The CIC decimation cascade proposed in the framework of this utility model differs from the known analogues in a large range of parameter changes (flexibility). This is achieved due to the possibility of changing the order of the second filter (CICN) and the ability to disable any of the filters (CIC2 and CICN). To ensure a change in the degree of filter, the standard Hogenauer structure has been modified.

Характерной особенностью CIC дециматоров в варианте осуществления полезной модели является то, что они приспособлены фильтровать сигнал без децимации. Такого режима работы нет у аналогов, хотя именно он обеспечивает гибкость работы устройства, которая является составной частью технической задачи.A characteristic feature of CIC decimators in an embodiment of the utility model is that they are adapted to filter the signal without decimation. The analogs do not have such a mode of operation, although it is it that provides the flexibility of the device, which is an integral part of the technical task.

В заявляемом устройстве используется многоступенчатый метод децимации. На первых этапах децимации, где частота дискретизации высока, для минимизации ресурсоемкости используются фильтры с единичными коэффициентами. При этом коэффициент децимации выбирается таким образом, чтобы не допускать существенных искажений в полосе полезного сигнала. На последней стадии децимации используются КИХ-фильтры.In the inventive device uses a multi-stage decimation method. In the first stages of decimation, where the sampling frequency is high, filters with unit coefficients are used to minimize resource consumption. In this case, the decimation coefficient is chosen in such a way as to prevent significant distortions in the band of the useful signal. At the last stage of decimation, FIR filters are used.

Использование нескольких каскадов КИХ децимации встречается среди аналогов устройства (например, GC-4016). Однако в большинстве случаев первый из каскадов либо содержит фиксированный набор коэффициентов, либо фильтр небольшого порядка, предназначенный в первую очередь для корректировки искажений АЧХ, вносимых АЦП и CIC децимацией. Второй каскад КИХ-фильтрации ориентирован преимущественно на обеспечение внеполосного подавления. Однако совместное использование и вариант соединения данных блоков является принципиально новым и не известен ни у одного из аналогов. Данный признак обеспечивает возможность более гибкого перераспределения ресурсов между каскадами фильтрации децимации за счет их идентичности и высокой функциональности.The use of several cascades of FIR decimation is found among the analogs of the device (for example, GC-4016). However, in most cases, the first of the cascades either contains a fixed set of coefficients, or a filter of a small order, designed primarily to correct the frequency response distortions introduced by the ADC and CIC decimation. The second cascade of FIR filtering is mainly aimed at providing out-of-band suppression. However, the joint use and connection option of these blocks is fundamentally new and is not known in any of the analogues. This feature provides the possibility of a more flexible reallocation of resources between decimation filtering stages due to their identity and high functionality.

Для ограничения разрядности выходного сигнала в каждом модуле предназначен ограничитель разрядности (блоки масштабирования). Ограничитель разрядности осуществляет регулировку уровня сигнала. Для минимизации аппаратных затрат используется грубая регулировка с шагом 6 дБ (т.е. один разряд). При этом ограничитель разрядности To limit the bit depth of the output signal in each module, a bit limiter (scaling blocks) is designed. The bit limiter adjusts the signal level. To minimize hardware costs, coarse adjustment is used in increments of 6 dB (i.e., one bit). In this case, the bit limiter

строится на основе регистра сдвига или мультиплексора. Регулировка при таком построении осуществляется выбором необходимых разрядов из выходного сигнала в соответствии с управляющим сигналом. Мультиплексоры позволяют отключить данный каскад фильтрации. Дополнительно ограничитель разрядности производит округление сигнала и имеет режим насыщения при переполнении. При этом пользователь может произвольно управлять усилением в каскадах фильтров для достижения оптимального распределения усиления.It is based on a shift register or multiplexer. Adjustment in this construction is carried out by selecting the necessary bits from the output signal in accordance with the control signal. Multiplexers allow you to disable this filtering stage. In addition, the bit limiter rounds the signal and has a saturation mode during overflow. At the same time, the user can arbitrarily control the gain in the cascades of filters to achieve an optimal gain distribution.

Устанавливаемый коэффициент усиления зависит не только от порядка и степени фильтра, но и от характера спектральной плотности мощности входного сигнала. Если входной сигнал по спектральной плотности мощности сконцентрирован в полосе пропускания фильтра, то мощность выходного сигнала равна мощности входного при единичном коэффициенте передачи фильтра. В случае если входной сигнал имеет равномерную спектральную плотность мощности в полосе от 0 до частоты Найквиста, при единичном коэффициенте передачи выходной сигнал будет ослаблен в отношение ширины полосы пропускания фильтра к частоте Найквиста раз. В этом случае коэффициент усиления должен компенсировать ослабление выходного сигнала.The set gain depends not only on the order and degree of the filter, but also on the nature of the spectral power density of the input signal. If the input signal by the power spectral density is concentrated in the passband of the filter, then the power of the output signal is equal to the power of the input at a unit filter gain. If the input signal has a uniform power spectral density in the band from 0 to the Nyquist frequency, at a single transmission coefficient the output signal will be attenuated in relation to the filter bandwidth to the Nyquist frequency times. In this case, the gain should compensate for the attenuation of the output signal.

Таким образом, коэффициент усиления играет двоякую роль, а именно:Thus, the gain plays a dual role, namely:

- Коэффициент усиления компенсирует зависимость коэффициента передачи фильтра от порядка и степени фильтра.- The gain compensates for the dependence of the filter gain on the order and degree of the filter.

- Коэффициент усиления компенсирует падение мощности сигнала вследствие ограничения его по спектру (фильтрации).- The gain compensates for the drop in signal power due to its limited spectrum (filtering).

При фильтрации мощность выходного сигнала фильтра зависит от характера спектральной плотности мощности на входе фильтра и параметров фильтра. Если разработчик задает конфигурацию CIC дециматора, порядки и степени фильтров и знает характер спектральной плотности мощности входного сигнала, помеховую обстановку, то он должен рассчитать и установить необходимый для конкретного случая коэффициент усиления.When filtering, the power of the filter output signal depends on the nature of the spectral power density at the input of the filter and the filter parameters. If the developer sets the configuration of the CIC decimator, the orders and degrees of filters and knows the nature of the power spectral density of the input signal, the noise environment, then he must calculate and set the gain necessary for the particular case.

Наличие такой регулировки позволяет при необходимости разрабатывать алгоритмы автоматического регулирования, возложив функцию регулирования на внешний контроллер.The presence of such adjustment allows, if necessary, to develop automatic control algorithms by assigning the regulation function to an external controller.

КИХ фильтр-дециматор и канальная фильтрация в устройстве по настоящей полезной модели выполнены следующим образом. Реализованное в виде RCF ядро предназначено для фильтрации сигнала и уменьшения частоты дискретизации одного канала. Каждое из двух таких ядер фактически является функционально завершенным узлом фильтра-дециматора. Эти фильтры могут использоваться без децимации в качестве фильтров основной селекции или как корректирующие фильтры, например для коррекции искажений АЧХ в каскадах CIC децимации.The FIR filter decimator and channel filtering in the device according to the present utility model are performed as follows. The core implemented as RCF is designed to filter the signal and reduce the sampling frequency of one channel. Each of these two cores is actually a functionally complete filter decimator assembly. These filters can be used without decimation as filters of the main selection or as correction filters, for example, for correcting the distortion of the frequency response in stages of CIC decimation.

Ядра RCF имеют последовательный алгоритм обработки данных. В общем случае для обработки одного звена КИХ-фильтра при последовательной архитектуре требуется одна операция, включающая в себя умножение и суммирование в один такт. Таким образом, при порядке КИХ-фильтра, равном М, требуется М тактов обработки на один отсчет входного сигнала. При условии, что фильтр является симметричным возможно сокращение количества необходимых тактов в два раза. При этом предварительно попарно суммируются отсчеты сигнала. Просуммированные отсчеты сигнала умножаются на отсчеты импульсной характеристики фильтра. Для симметричного фильтра производится попарное суммирование отсчетов, для антисимметричного - вычитание.RCF cores have a consistent data processing algorithm. In the general case, processing one link of the FIR filter in a sequential architecture requires one operation, which includes multiplication and summation in one clock cycle. Thus, when the order of the FIR filter is equal to M, M processing cycles are required for one sample of the input signal. Provided that the filter is symmetrical, it is possible to halve the number of necessary measures. In this case, the signal samples are preliminarily summarized in pairs. The totalized samples of the signal are multiplied by the samples of the impulse response of the filter. For a symmetric filter, pairwise summation of the samples is performed, for an antisymmetric filter, subtraction.

Ядро RCF фильтра-дециматора состоит из двух идентичных блоков, выполняющих функцию фильтрации и децимации для квадратурных компонент сигнала. Каждый из составляющих блоков состоит из устройства памяти данных отсчетов, сумматора, умножителя, интегратора и блока масштабирования. В целом, для ограничения разрядности, управления ограничителем и синхронизации дециматоров используется подход, идентичный использованному в CIC дециматоре, а сам узел ограничения разрядности унифицирован для всего устройства.The RCF filter decimator core consists of two identical blocks that perform the filtering and decimation functions for the quadrature components of the signal. Each of the component blocks consists of a sample data memory device, an adder, a multiplier, an integrator, and a scaling unit. In general, to limit bit depth, limiter control and decimator synchronization, an approach identical to that used in the CIC decimator is used, and the bit limit node itself is unified for the entire device.

Так же как и в CIC дециматоре, для взаимной синхронизации КИХ дециматоров используется синхронизирующий сигнал, приводящий устройство в заведомо известное состояние.As in the CIC decimator, a clock signal is used for mutual synchronization of FIR decimators, bringing the device into a known state.

Как отмечалось выше, один из фильтров дециматоров может играть роль канального фильтра (фильтра основной селекции). В задачу канальной фильтрации обычно входит обеспечение необходимого внеполосного подавления в начале полосы задержания сигнала и дофильтровка остаточных продуктов, "недодавленных" в процессе аналоговой фильтрации. В рамках концепции SDR, функции канальной фильтрации ставятся немного шире. Поскольку общая концепция состоит в ослаблении требований к подавлению в аналоговом тракте с целью его максимальной универсализации, основная нагрузка по фильтрации сигнал ложится на цифровой тракт. Использование цифровой ПЧ и каскада цифровой децимации сигнала, обеспечивающего в основном только условия, необходимые для понижения частоты дискретизации, приводит к тому, что канальная фильтрация должна рассчитываться исходя из максимальных требований к приемнику.As noted above, one of the decimator filters can play the role of a channel filter (main selection filter). The task of channel filtering usually includes the provision of the necessary out-of-band suppression at the beginning of the signal delay band and the filtering of residual products "nedodavanny" in the process of analog filtering. As part of the SDR concept, channel filtering functions are put a little wider. Since the general concept is to weaken the suppression requirements in the analog path in order to maximize its universalization, the main burden of filtering the signal falls on the digital path. The use of a digital IF and a digital decimation cascade of the signal, which provides mainly only the conditions necessary to lower the sampling frequency, leads to the fact that channel filtering should be calculated based on the maximum requirements for the receiver.

Т.е. если при приеме на базовой станции сигнала стандарта IS-95 необходимо обеспечивать внеполосное подавление при отстройках 750 кГц (подавление -50 дБ) и 900 кГц (подавление -87 дБ), то должны выполняться оба эти требования. В отличие от "обычного" приемника, когда помехи на частотах свыше 900 кГц частично или полностью подавляются в аналоговом тракте, разрабатываемый цифровой тракт приема должен обеспечивать полное Those. if when receiving IS-95 standard signal at the base station, it is necessary to provide out-of-band suppression at 750 kHz (-50 dB suppression) and 900 kHz (-87 dB suppression) offsets, both of these requirements must be met. Unlike a “normal” receiver, when interference at frequencies above 900 kHz is partially or completely suppressed in the analog path, the digital reception path under development should provide full

подавление, т.е. все -87 дБ в цифровом виде. Как показали результаты моделирования, при требуемых отстройках каскад CIC децимации не дает большого подавления (для большинства стандартов это величины порядка 2-4 дБ). Т.о. за полосой пропускания канального фильтра стандарта IS-95 при отстройке 900 кГц необходимо обеспечивать подавление не менее -85 дБ. Заявляемое устройство покрывает эти потребности.suppression, i.e. all -87 dB digitally. As the simulation results showed, with the required detunings, the CIC decimation cascade does not give much suppression (for most standards, these values are of the order of 2-4 dB). T.O. for the bandwidth of the channel filter of the IS-95 standard with a detuning of 900 kHz, it is necessary to provide suppression of at least -85 dB. The inventive device covers these needs.

Заявляемая полезная модель согласно данному примеру может быть реализована доступными и известными в области радиотехники устройствами (в аппаратной реализации). В качестве элементной базы могут быть использованы также АЦП фирмы Analog Devices и ПЛИС фирм Xilinx и Altera. Однако, наиболее предпочтительным вариантом реализации данного устройства, позволяющим достичь наибольшего экономического и технического эффекта, следует считать создание специализированной СБИС, аналогично прототипу заявленного устройства, которая может быть реализована известными из уровня техники в области схемотехники методами (например, аналого-цифровая система на кристалле).The inventive utility model according to this example can be implemented available and well-known in the field of radio devices (in hardware implementation). Analog Devices and FPGAs from Xilinx and Altera can also be used as an element base. However, the creation of a specialized VLSI, similar to the prototype of the claimed device, which can be implemented using methods known from the prior art in the field of circuitry (for example, an analog-to-digital system on a chip), should be considered the most preferred embodiment of this device to achieve the greatest economic and technical effect. .

Claims (9)

1. Многоканальный перепрограммируемый цифровой приемный тракт, содержащий входной интерфейс, первый и второй аналого-цифровой преобразователи, подключенные последовательно между входным интерфейсом и, по меньшей мере, двумя имеющимися в тракте идентичными каналами передачи сигнала, выполненными с возможностью выполнения функции аналого-цифрового преобразования, гетеродинирования, децимации и канальной фильтрации входного сигнала, причем в каждом из каналов использованы последовательно соединенные гетеродин, мультиплексор и блок децимации сигнала, а также имеется, по меньшей мере один, первый блок фильтрации-децимации, причем каждый их каналов выполнен с возможностью использования, по меньшей мере, двух маршрутизаторов, предназначенных для распределения сигналов, причем все каналы выполнены с возможностью вывода обработанного сигнала через общий выходной интерфейс, к которому они подключены, причем приемный тракт включает также регистр управления и блок синхронизации, приспособленные для осуществления управления процессом приема, обработки и передачи сигнала, отличающийся тем, что каждый из каналов дополнительно включает соединенные последовательно блок второй фильтрации-децимации и блок амплитудно-фазовой коррекции сигнала, соединенные с блоком хранения-выдачи отсчетов, причем блок синхронизации выполнен с возможностью синхронизировать независимо работу, по меньшей мере, двух устройств, а каждый из маршрутизаторов выполнен с возможностью не только коммутировать входы и выходы блоков, но и выполнять при необходимости суммирование сигналов двух любых каналов, причем тракт дополнительно включает цифровые входы, выполненные параллельно аналого-цифровым преобразователям, приспособленные для получения входного действительного или комплексного сигнала и передачи его для дальнейшей обработки в тракте в обход аналого-цифровых преобразователей.1. A multi-channel reprogrammable digital receive path comprising an input interface, first and second analog-to-digital converters connected in series between the input interface and at least two identical signal transmission channels in the path, configured to perform the analog-to-digital conversion function, heterodyning, decimation and channel filtering of the input signal, and each of the channels used in series connected local oscillator, multiplexer and block d signal citation, and there is also at least one first filter-decimation unit, each channel being configured to use at least two routers for signal distribution, all channels being configured to output the processed signal through a common the output interface to which they are connected, and the receiving path also includes a control register and a synchronization unit, adapted to control the process of receiving, processing and transmitting a signal, characterized in that each of the channels further includes a second filtering-decimation unit and a phase-amplitude correction signal unit connected in series with the storage-issuing unit, and the synchronization unit is configured to synchronize the operation of at least two devices independently, and each of the routers is capable of not only switching the inputs and outputs of the blocks, but also, if necessary, summing the signals of any two channels, moreover, the path It includes digital inputs made in parallel with analog-to-digital converters, adapted to receive an input real or complex signal and transmit it for further processing in the path, bypassing analog-to-digital converters. 2. Приемный тракт по п.1, отличающийся тем, что блок децимации сигнала включает две ветви фильтрации, каждая из которых включает последовательно соединенные первый фильтр, включающий первый дециматор и первый блок масштабирования, первый мультиплексор, второй фильтр, включающий второй дециматор и второй блок масштабирования, второй мультиплексор, причем первые блоки масштабирования и вторые блоки масштабирования связаны между собой через устройство логического “или”.2. The receiving path according to claim 1, characterized in that the decimation unit of the signal includes two filtering branches, each of which includes a first filter connected in series, including a first decimator and a first scaling unit, a first multiplexer, a second filter including a second decimator and a second block scaling, the second multiplexer, and the first scaling units and the second scaling units are interconnected via a logical “or” device. 3. Приемный тракт по п.2, отличающийся тем, что второй фильтр выполнен с возможностью программного изменения свойств фильтра с 4-го до 6-го порядка включительно.3. The receiving path according to claim 2, characterized in that the second filter is configured to programmatically change the filter properties from 4th to 6th order, inclusive. 4. Приемный тракт по п.1, отличающийся тем, что маршрутизатор включает демультиплексор, соединенный с комплексными сумматорами, построенными с использованием сумматора и мультиплексора, причем количество комплексных сумматоров соответствует числу каналов передачи сигнала в тракте, причем выходы каналов соединены с устройством коммутатора.4. The receiving path according to claim 1, characterized in that the router includes a demultiplexer connected to complex adders constructed using an adder and a multiplexer, the number of complex adders corresponding to the number of signal transmission channels in the path, and the channel outputs are connected to the switch device. 5. Приемный тракт по п.1, отличающийся тем, что первый и второй блоки фильтрации-децимации включают комплексный фильтр, использующий одну и ту же память коэффициентов и две независимые системы памяти данных.5. The receiving path according to claim 1, characterized in that the first and second filtering-decimation blocks include a complex filter using the same coefficient memory and two independent data memory systems. 6. Приемный тракт по п.5, отличающийся тем, что в качестве комплексного фильтра использован фильтр с конечной импульсной характеристикой.6. The receiving path according to claim 5, characterized in that a filter with a finite impulse response is used as a complex filter. 7. Приемный тракт по п.1, отличающийся тем, что дополнительно содержит, по меньшей мере, один аналого-цифровой преобразователь (АЦП).7. The receiving path according to claim 1, characterized in that it further comprises at least one analog-to-digital converter (ADC). 8. Приемный тракт по любому из пп.1-7, отличающийся тем, что использованы, по меньшей мере, два дополнительных идентичных канала передачи данных, подключенные параллельно имеющимся каналам передачи данных.8. The receiving path according to any one of claims 1 to 7, characterized in that at least two additional identical data channels are used, connected in parallel with existing data channels. 9. Приемный тракт по любому из пп.1-7, отличающийся тем, что он выполнен в виде специализированной интегральной микросхемы.9. The receiving path according to any one of claims 1 to 7, characterized in that it is made in the form of a specialized integrated circuit.