RU42684U1 - SELF-CORRECTING MEMORY DEVICE - Google Patents
SELF-CORRECTING MEMORY DEVICEInfo
- Publication number
- RU42684U1 RU42684U1 RU2004122227/22U RU2004122227U RU42684U1 RU 42684 U1 RU42684 U1 RU 42684U1 RU 2004122227/22 U RU2004122227/22 U RU 2004122227/22U RU 2004122227 U RU2004122227 U RU 2004122227U RU 42684 U1 RU42684 U1 RU 42684U1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- outputs
- input
- information
- errors
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
Полезная модель относится к области автоматики и вычислительной техники и предназначено для повышения достоверности функционирования устройств хранения и передачи информации, за счет коррекции 72% ошибок, кратность которых не превышает k-1, при условии обнаружения максимального количества ошибок в кодовом наборе. Это достигается за счет построения двухстрочной информационной матрицы, относительно прямых и инверсных значений информационных разрядов, организации правых и левых диагональных проверок, формированием контрольных разрядов, включающих результаты данных проверок, а так же введением блока инверсии, регистра и логических элементов.The utility model relates to the field of automation and computer technology and is intended to increase the reliability of the operation of information storage and transmission devices by correcting 72% of errors, the multiplicity of which does not exceed k-1, provided that the maximum number of errors in the code set is detected. This is achieved by constructing a two-line information matrix, with respect to direct and inverse values of information bits, organizing right and left diagonal checks, forming control bits, including the results of these checks, as well as introducing an inversion block, a register, and logic elements.
Description
Полезная модель относится к вычислительной технике и может быть использовано для повышения достоверности функционирования работы комбинационных устройств, а так же устройств хранения и передачи информации (оперативных и постоянных запоминающих устройств ЭВМ и т.п.).The utility model relates to computer technology and can be used to increase the reliability of the operation of combination devices, as well as information storage and transmission devices (online and read-only memory computers, etc.).
Известно самокорректирующееся дискретное устройство [1], использующее декодирующее устройство, исправляющее модульные (байтовые) ошибки на основе применения кодов Рида-Соломона, содержащие исходную схему, кодирующее устройство, избыточную схему, декодирующее устройство, включающее схему вычисления синдрома, формирователь мнимых синдромов, дешифратор ошибки в байте, схему вычисления искаженного байта, коммутаторы ошибок, корректор ошибок, входы устройства подключены к входам исходной схемы и к входам кодирующего устройства, выходы кодирующего устройства подключены к входам избыточной схемы, выходы которой подключены к первым входам схемы вычисления синдрома, выходы исходной схемы подключены к вторым входам схемы вычисления синдрома и к первым входам корректора, выходы схемы вычисления синдрома подключены ко входам дешифратора ошибки, выходы которого подключены к вторым входам корректора, выходы корректора являются выходами устройства.It is known self-correcting discrete device [1], using a decoding device that corrects modular (byte) errors based on the use of Reed-Solomon codes, containing the original circuit, encoding device, redundant circuit, decoding device, including a syndrome calculation circuit, imaginary syndrome shaper, error decoder in byte, distorted byte calculation circuit, error switches, error corrector, device inputs are connected to the inputs of the original circuit and to the inputs of the encoder, code outputs the switching device is connected to the inputs of the redundant circuit, the outputs of which are connected to the first inputs of the syndrome calculation circuit, the outputs of the original circuit are connected to the second inputs of the syndrome calculation circuit and to the first inputs of the corrector, the outputs of the syndrome calculation circuit are connected to the inputs of the error decoder, the outputs of which are connected to the second inputs corrector, corrector outputs are device outputs.
Недостатком устройства является низкая достоверность функционирования устройства, так как коды Рида-Соломона позволяют корректировать ошибку в одном байте информации и обнаруживать ошибку в двух байтах информации.The disadvantage of this device is the low reliability of the device, since the Reed-Solomon codes allow you to correct the error in one byte of information and detect an error in two bytes of information.
Наиболее близким по техническому решению является самокорректирующееся дискретное устройство [2], содержащие The closest in technical solution is a self-correcting discrete device [2], containing
исходную схему, первое кодирующее устройство, схему синдрома ошибки, дешифратор ошибки, корректор, второе, третье и четвертое кодирующие устройства, с первой по четвертую схемы свертки, схему признака ошибки, элемент ИЛИ, входы устройства подключены к исходной схеме и к входам первого кодирующего устройства, к входам второго кодирующего устройства, а выходы исходной схемы подключены к входам третьего и четвертого кодирующих устройств, к первым входам корректора, выходы которого являются выходами устройства, выходы с первого по четвертое кодирующих устройств подключены соответственно к входам с первой по четвертую схем свертки, выходы первой и третьей схем свертки подключены к входам схемы синдрома ошибки, выходы второй и четвертой схем свертки подключены к входам схемы признака ошибки, выходы схемы синдрома ошибки и признака ошибки подключены к входам дешифратора ошибки, первая группа выходов дешифратора ошибки подключена к вторым входам корректора, а вторая группа выходов подключена к входу элемента ИЛИ, с выхода которого снимается сигнал "отказ устройства".the source circuit, the first encoding device, the error syndrome circuit, the error decoder, the corrector, the second, third and fourth encoding devices, the first to fourth convolution schemes, the error indicator circuit, the OR element, the device inputs are connected to the original circuit and to the inputs of the first encoding device , to the inputs of the second encoder, and the outputs of the original circuit are connected to the inputs of the third and fourth encoders, to the first inputs of the corrector, the outputs of which are the outputs of the device, the outputs from the first to the fourth encoders are connected respectively to the inputs from the first to fourth convolution schemes, the outputs of the first and third convolution schemes are connected to the inputs of the error syndrome circuit, the outputs of the second and fourth convolution circuits are connected to the inputs of the error symptom circuit, the outputs of the error syndrome circuit and the error sign are connected to decoder inputs errors, the first group of outputs of the error decoder is connected to the second inputs of the corrector, and the second group of outputs is connected to the input of the OR element, from the output of which the signal "device failure" is removed.
Недостатком устройства является низкая достоверность функционирования, так как не корректируются ошибки, возникающие одновременно в информационных и контрольных разрядах.The disadvantage of this device is the low reliability of operation, since errors that occur simultaneously in information and control discharges are not corrected.
Целью полезной модели является повышение достоверности функционирования устройства за счет коррекции 72% обнаруживаемых ошибок не превышающих кратность k-1, при условии максимального обнаружения количества ошибок в кодовом наборе.The purpose of the utility model is to increase the reliability of the device by correcting 72% of the detected errors not exceeding the multiplicity of k-1, provided that the maximum number of errors in the code set is detected.
Поставленная цель достигается тем, что устройство, содержащие исходную схему, кодирующее устройство, схему синдрома ошибки, дешифратор, корректор, информационные входы устройства подключены к первым входам исходной схемы, выходы которой подключены к первым входам корректора, выходы корректора являются This goal is achieved in that the device containing the original circuit, the encoding device, the scheme of the error syndrome, the decoder, the corrector, the information inputs of the device are connected to the first inputs of the original circuit, the outputs of which are connected to the first inputs of the corrector, the outputs of the corrector are
выходами устройства, отличающееся тем, что оно дополнительно содержит с первого по пятый элементы И, с первого по восьмой элементы ИЛИ, блок инверсии, регистр, элемент НЕ, адресные входы, вход записи, вход считывания, вход "Сброс", причем информационные входы устройства подключены к первым входам первого элемента И, адресные входы подключены к вторым входам исходной схемы и к первым входам регистра, вход записи подключен к третьему входу исходной схемы, к второму входу первого элемента И и к второму входу регистра, вход считывания подключен к четвертому входу исходной схемы, к первому входу второго элемента И, к первому входу третьего элемента И, к первому входу четвертого элемента И и к третьему входу регистра, вход "Сброс" подключен к пятому входу исходной схемы и к четвертому входу регистра, выходы исходной схемы подключены к вторым входам второго элемента И, выходы которого подключены к первым входам первого элемента ИЛИ, вторые входы которого подключены к выходам первого элемента И, а выходы подключены к входам блока инверсии и к первым входам кодирующего устройства, выходы кодирующего устройства подключены к вторым входам третьего элемента И и к пятым входам регистра, выходы блока инверсии подключены к вторым входам кодирующего устройства, первые входы схемы синдромов ошибки подключены к выходам третьего элемента И, вторые входы подключены к выходам регистра, а выходы подключены к входам дешифратора и к входам второго элемента ИЛИ, выход которого подключен к первому входу пятого элемента И, первая группа выходов дешифратора подключена к входам третьего элемента ИЛИ, вторая группа выходов дешифратора подключена к входам четвертого элемента ИЛИ, третья группа выходов дешифратора подключена к входам пятого элемента ИЛИ, четвертая группа выходов дешифратора подключена к входам шестого элемента ИЛИ, пятая группа выходов дешифратора device outputs, characterized in that it additionally contains first to fifth AND elements, first to eighth OR elements, inversion unit, register, NOT element, address inputs, write input, read input, reset input, and device information inputs connected to the first inputs of the first element And, the address inputs are connected to the second inputs of the original circuit and to the first inputs of the register, the recording input is connected to the third input of the original circuit, to the second input of the first element And to the second input of the register, the read input is connected to the fourth input of the original circuit, to the first input of the second element And, to the first input of the third element And, to the first input of the fourth element And and to the third input of the register, the input "Reset" is connected to the fifth input of the original circuit and to the fourth input of the register, the outputs of the original circuit connected to the second inputs of the second AND element, the outputs of which are connected to the first inputs of the first OR element, the second inputs of which are connected to the outputs of the first AND element, and the outputs are connected to the inputs of the inversion unit and to the first inputs of the encoder, output the encoder is connected to the second inputs of the third AND element and to the fifth inputs of the register, the outputs of the inversion unit are connected to the second inputs of the encoder, the first inputs of the error syndrome circuit are connected to the outputs of the third AND element, the second inputs are connected to the outputs of the register, and the outputs are connected to the inputs of the decoder and to the inputs of the second OR element, the output of which is connected to the first input of the fifth AND element, the first group of decoder outputs is connected to the inputs of the third OR element, the second group of decoder outputs is connected to the inputs of the fourth OR element, the third group of decoder outputs is connected to the inputs of the fifth OR element, the fourth group of decoder outputs is connected to the inputs of the sixth OR element, the fifth group of decoder outputs
подключена к входам седьмого элемента ИЛИ, выходы с третьего по шестой элементов ИЛИ подключены соответственно с второго по пятый входы четвертого элемента И и с первого по четвертый входы восьмого элемента ИЛИ, выход седьмого элемента ИЛИ подключен к пятому входу восьмого элемента ИЛИ, выход которого через элемент НЕ подключен к второму входу пятого элемента И, вход пятого элемента И является выходом устройства, выходы четвертого элемента И подключены к вторым входам корректора.connected to the inputs of the seventh OR element, outputs from the third to sixth elements OR connected respectively from the second to fifth inputs of the fourth AND element and from the first to fourth inputs of the eighth OR element, the output of the seventh OR connected to the fifth input of the eighth OR element, the output of which is through the element NOT connected to the second input of the fifth element AND, the input of the fifth element AND is the output of the device, the outputs of the fourth element And are connected to the second inputs of the corrector.
На фиг.1 представлена блок-схема полезной модели. Полезная модель содержит: исходную схему 1, первый элемент 2 И, второй элемент 3 И, третий элемент 4 И, четвертый элемент 5 И, пятый элемент 6 И, первый элемент 7 ИЛИ, второй элемент 8 ИЛИ, третий элемент 9 ИЛИ, четвертый элемент 10 ИЛИ, пятый элемент 11 ИЛИ, шестой элемент 12 ИЛИ, седьмой элемент 13 ИЛИ, восьмой элемент 14 ИЛИ, кодирующее устройство 15, схему синдрома ошибки 16, дешифратор 17, корректор 18, блок инверсии 19, регистр20, элемент 21 НЕ,, информационные входы 22, адресные входы 23, вход 24 записи, вход 25 считывания, вход 26 сброс, выходы 27 устройства, выход 28 "Отказ устройства".Figure 1 presents a block diagram of a utility model. The utility model contains: an initial circuit 1, a first element 2 AND, a second element 3 AND, a third element 4 AND, a fourth element 5 AND, a fifth element 6 AND, a first element 7 OR, a second element 8 OR, a third element 9 OR, a fourth element 10 OR, fifth element 11 OR, sixth element 12 OR, seventh element 13 OR, eighth element 14 OR, encoder 15, error syndrome circuit 16, decoder 17, corrector 18, inversion block 19, register 20, element 21 NOT, information inputs 22, address inputs 23, input 24 records, input 25 read, input 26 reset, outputs 27 of the device, output 28 "From al devices. "
Информационные входы 22 устройства подключены к первым входам первого элемента 2 И к первым входам исходной схемы 1, выходы которой подключены к первым входам корректора 18, адресные входы 23 подключены к вторым входам исходной схемы 1 и к первым входам регистра 17, вход 24 записи подключен к третьему входу исходной схемы 1, к второму входу первого элемента 2 И и к второму входу регистра 20, вход 25 считывания подключен к четвертому входу исходной схемы 1, к первому входу второго элемента 3 И, к первому входу третьего элемента 4 И, к первому входу четвертого элемента 5 И и к третьему входу регистра 20, вход 26 "Сброс" подключен к пятому Information inputs 22 of the device are connected to the first inputs of the first element 2 And to the first inputs of the original circuit 1, the outputs of which are connected to the first inputs of the corrector 18, the address inputs 23 are connected to the second inputs of the original circuit 1 and to the first inputs of the register 17, the input 24 of the record is connected to the third input of the original circuit 1, to the second input of the first element 2 AND and to the second input of the register 20, the input 25 of reading is connected to the fourth input of the original circuit 1, to the first input of the second element 3 And, to the first input of the third element 4 And, to the first input a quarter of the 5th element And to the third input of the register 20, input 26 "Reset" is connected to the fifth
входу исходной схемы 1 и к четвертому входу регистра 20, выходы исходной схемы 1 подключены к вторым входам второго элемента 3 И, выходы которого подключены к первым входам первого элемента 7 ИЛИ, вторые входы которого подключены к выходам первого элемента 2 И, а выходы подключены к входам блока инверсии 19 и к первым входам кодирующего устройства 15, выходы кодирующего устройства 15 подключены к вторым входам третьего элемента 4 И и к пятым входам регистра 20, выходы блока 19 инверсии подключены к вторым входам кодирующего устройства 15, первые входы схемы 16 синдромов ошибки подключены к выходам третьего элемента 4 И, вторые входы подключены к выходам регистра 20, а выходы подключены к входам дешифратора 17 и к входам второго элемента 8 ИЛИ, выход которого подключен к первому входу пятого элемента 6 И, первая группа выходов дешифратора 17 подключена к входам третьего элемента 9 ИЛИ, вторая группа выходов дешифратора 17 подключена к входам четвертого элемента 10 ИЛИ, третья группа выходов дешифратора 17 подключена к входам пятого элемента 11 ИЛИ, четвертая группа выходов дешифратора 17 подключена к входам шестого элемента 12 ИЛИ, пятая группа выходов дешифратора 17 подключена к входам седьмого элемента 13 ИЛИ, выходы с третьего 9 по шестой 12 элементов ИЛИ подключены соответственно с второго по пятый входы четвертого элемента 5 И и с первого по четвертый входы восьмого элемента 14 ИЛИ, выход седьмого элемента 13 ИЛИ подключен к пятому входу восьмого элемента 14 ИЛИ, выход которого через элемент 21 НЕ подключен к второму входу пятого элемента 6 И, вход пятого элемента 6 И является выходом устройства, выходы четвертого элемента 5 И подключены к вторым входам корректора 18.the input of the original circuit 1 and the fourth input of the register 20, the outputs of the original circuit 1 are connected to the second inputs of the second element 3 AND, the outputs of which are connected to the first inputs of the first element 7 OR, the second inputs of which are connected to the outputs of the first element 2 AND, and the outputs are connected to the inputs of the inversion block 19 and to the first inputs of the encoder 15, the outputs of the encoder 15 are connected to the second inputs of the third element 4 And to the fifth inputs of the register 20, the outputs of the block 19 inversion are connected to the second inputs of the encoder 15, the first inputs schemes 16 of the error syndromes are connected to the outputs of the third element 4 AND, the second inputs are connected to the outputs of the register 20, and the outputs are connected to the inputs of the decoder 17 and to the inputs of the second element 8 OR, the output of which is connected to the first input of the fifth element 6 AND, the first group of outputs of the decoder 17 is connected to the inputs of the third element 9 OR, the second group of outputs of the decoder 17 is connected to the inputs of the fourth element 10 OR, the third group of outputs of the decoder 17 is connected to the inputs of the fifth element 11 OR, the fourth group of outputs of the decoder 17 is connected to the inputs of the sixth element 12 OR, the fifth group of outputs of the decoder 17 is connected to the inputs of the seventh element 13 OR, the outputs from the third 9 to the sixth 12 elements OR are connected respectively from the second to fifth inputs of the fourth element 5 AND and from the first to fourth inputs of the eighth element 14 OR , the output of the seventh element 13 OR is connected to the fifth input of the eighth element 14 OR, the output of which through element 21 is NOT connected to the second input of the fifth element 6 AND, the input of the fifth element 6 AND is the output of the device, the outputs of the fourth element 5 AND are connected to torym inputs corrector 18.
Блок 19 инверсии предназначен для инвертирования значений информационных разрядов, поступающих с выходов первого элемента 7 ИЛИ соответственно при записи и считывании информации.Block 19 inversion is designed to invert the values of the information bits coming from the outputs of the first element 7 OR, respectively, when writing and reading information.
В кодирующем устройстве 15 информационные разряды представляются в в виде двухстрочной информационной матрицы:In the encoding device 15 information bits are presented in the form of a two-line information matrix:
где уi, - соответственно прямое и обратное значение i-гоwhere i - respectively, the forward and reverse values of the i-th
информационного разряда. Относительно сформированной матрицы в кодирующем устройстве 15 проводятся правые и левые диагональные проверки.information category. Regarding the formed matrix in the encoder 15, right and left diagonal checks are performed.
Число диагональных проверок (число контрольных разрядов) определяется по формуле:The number of diagonal checks (the number of control bits) is determined by the formula:
При считывании информации, кодирующие устройство 15 формирует (аналогичным образом) вектор контрольных разрядов RП принятого кодового набора.When reading information, the encoder 15 generates (in the same way) a vector of check digits R P of the received code set.
Таким образом, в период записи и считывания информации, на выходе кодирующего устройства 15, имеем соответственно векторы контрольных разрядов:Thus, during the recording and reading of information at the output of the encoder 15, we have, respectively, the vectors of the control bits:
Схема 16 синдрома ошибки представляют собой схему поразрядного сравнения и предназначена для формирования значений синдрома ошибки на основе передаваемой и полученной информации. результат сложения по mod 2 значений сигналов переданных и сформированных контрольных разрядов даст синдром ошибки:Scheme 16 of the error syndrome is a bitwise comparison scheme and is intended to generate values of the error syndrome based on the transmitted and received information. the result of modulo 2 addition of the signal values of the transmitted and generated control bits will give an error syndrome:
Дешифратор 17 содержит 2k+2 входа (число разрядов синдрома ошибки) и L=l1+l2+l3, выходов (по числу схем совпадения, представляющих собой 2k+2 - входовые схемы И), гдеThe decoder 17 contains 2k + 2 inputs (the number of bits of the error syndrome) and L = l 1 + l 2 + l 3 , outputs (according to the number of matching circuits, which are 2k + 2 - input circuits And), where
- l1 - группа элементов И (для различных синдромов, характеризующих ошибки только в информационных разрядах;- l 1 - group of elements And (for various syndromes that characterize errors only in information bits;
- l2 - группа элементов И (для различных синдромов, характеризующих ошибок только в контрольных разрядах;- l 2 - group of elements And (for various syndromes that characterize errors only in the control bits;
- l3 - группа группа элементов И (для синдромов, характеризующих ошибки, возникающие одновременно в информационных и контрольных разрядах.- l 3 - group a group of elements And (for syndromes characterizing errors that occur simultaneously in the information and control bits.
В случае возникновения ошибок, на одном из его выходов формируется единичный сигнал.In case of errors, a single signal is formed at one of its outputs.
Выходы дешифратора 17 объеденены соответственно в один выход с помощью третьего элемента 9 ИЛИ, четвертого элемента 10 ИЛИ, пятого элемента 11 ИЛИ, шестого (k-го) элемента 12 ИЛИ для формирования управляющих сигналов на корректор, соответственно для коррекции первого, второго ...k-го информационных разрядов.The outputs of the decoder 17 are combined, respectively, into one output using the third element 9 OR, the fourth element 10 OR, the fifth element 11 OR, the sixth (k-th) element 12 OR to generate control signals to the corrector, respectively, to correct the first, second ... k-th information bits.
Седьмой элемент 13 ИЛИ объеденяет выходы дешифратора 17, (выходы схем И,) принадлежащие подмножеству l2 и соответствующих возникновению ошибок только в контрольных разрядах (для которых не требуется формирование управляющих сигналов на корректор).The seventh OR element 13 combines the outputs of the decoder 17, (the outputs of the circuits AND,) belonging to the subset l 2 and corresponding to the occurrence of errors only in the control bits (for which the formation of control signals to the corrector is not required).
Корректор 18 включает k-элементов неравнозначности и предназначен для исправления ошибок , возникающих на выходах исходной схемы 1. При исправлении ошибок реализуется функция относительно управляющих сигналов ui, поступающих с выходов элементов ИЛИ:The corrector 18 includes k-elements of ambiguity and is designed to correct errors arising at the outputs of the original circuit 1. When correcting errors, a function is implemented with respect to the control signals ui coming from the outputs of the OR elements:
Регистр 20 предназначен для хранения значений сигналов вектора контрольных разрядов, сформированного при записи информации в исходную схему 1.The register 20 is designed to store the values of the signals of the vector of the control bits formed when recording information in the original circuit 1.
При возникновении ошибок, принадлежащих подмножеству n1 - для одинаковых синдромов, указывающих на ошибку в различных информационных разрядах (имеющих одинаковое значение синдромов и дополнительных проверок, см. приложение), характеризующихся наличием единичных значений на выходе схемы 16 синдромов ошибок и отсутствие единичных значений на выходах с третьего 9 по седьмой 13 элементов ИЛИ, с помощью второго элемента 8 ИЛИ, восьмого элемента 14 ИЛИ, элемента 21 НЕ, пятого элемента 6 И формируется сигнал 'Отказ устройства'.If errors occur that belong to the subset n 1 - for the same syndromes, indicating an error in different information bits (having the same value of the syndromes and additional checks, see the appendix), characterized by the presence of unit values at the output of the circuit 16 error syndromes and the absence of unit values at the outputs from the third 9 to the seventh 13 elements OR, using the second element 8 OR, the eighth element 14 OR, element 21 NOT, the fifth element 6 AND the signal 'Device failure' is generated.
Устройство работает следующим образом. Перед началом работы на вход 25 подается сигнал, устанавливающий устройство в исходное состояние. При поступлении входной информации на информационные входы 22, адресные входы 23 и сигнала "Запись' на вход 24, информация записывается по указанному адресу в исходной схеме 1. Одновременно она поступает на входы первого элемента 2 И, открытого сигналом со входа 24 и далее через элемент 7 ИЛИ, входная информация поступает на первые входы кодирующего устройства 15 и на входы блока 19 инверсии. На вторые входы кодирующего устройства 15 поступают инверсные значения информационных разрядов. Из прямых и инверсных значений информационных разрядов формируется двухстрочная информационная матрица, относительно которой в кодирующем устройстве 15, реализованном на группе сумматоров по mod 2, организуются правые и левые диагональные проверки.The device operates as follows. Before starting work, a signal is applied to input 25, which sets the device to its initial state. Upon receipt of input information at information inputs 22, address inputs 23, and the “Record” signal at input 24, information is recorded at the specified address in the original circuit 1. At the same time, it is fed to the inputs of the first element 2 AND, opened by the signal from input 24 and then through the element 7 OR, the input information is fed to the first inputs of the encoding device 15 and to the inputs of the inversion unit 19. The inverse values of the information bits are received at the second inputs of the encoding device 15. From the direct and inverse values of the information bits form uetsya two-line information matrix with respect to which the encoding device 15, to realize the adder mod 2 group, arranged right and left diagonal scan.
С выходов кодирующего устройства 15 значение вектора контрольных разрядов поступает на вход регистра 20 и записывается по указанному адресу.From the outputs of the encoder 15, the value of the vector of control bits is fed to the input of the register 20 and recorded at the specified address.
При считывании информации по указанному адресу, сигналы с выхода исходной схемы 1, через второй элемент 3 И, открытый сигналом "Считывание" с входа 25, элемент 7 ИЛИ повторно поступают на вход кодирующего устройства 15, где формируются значения сигналов в контрольных разрядах относительно информационной матрицы, сформированной по полученной информации.When reading information at the specified address, the signals from the output of the original circuit 1, through the second element 3 AND, opened by the signal "Read" from the input 25, the element 7 OR is repeatedly fed to the input of the encoding device 15, where the signal values are generated in the control bits relative to the information matrix formed by the information received.
При этом, с информация с выходов кодирующего устройства 15 через третий элемент 4 И поступает на первые входы схемы 16 синдрома ошибки, на вторые входы которой поступает информации считываемая с регистра 20.At the same time, the information from the outputs of the encoder 15 through the third element 4 And goes to the first inputs of the circuit 16 of the error syndrome, to the second inputs of which information is read from register 20.
Схема 16 синдрома ошибки выполнена на сумматорах по mod 2 и предназначена для поразрядного сравнения значений принятых контрольных разрядов сформированных относительно полученной информации.Scheme 16 of the error syndrome is performed on adders according to mod 2 and is intended for bitwise comparison of the values of the received control bits formed relative to the received information.
В результате на выходе схемы 16 синдрома ошибки имеем сформированное значение синдрома ошибки.As a result, at the output of the error syndrome circuit 16, we have the generated value of the error syndrome.
Дешифратор 17, при возникновении ошибки формирует на одном из своих выходов единичный сигнал в соответствии с поступающим значением синдрома ошибки. В зависимости от номера информационного разряда, имеющего ошибку, управляющий сигнал появится на выходе соответствующего (9...12) элемента ИЛИ. Данный сигнал через открытый четвертый элемент 5 И поступает на вход корректора 18, где происходит исправление ошибочного информационного разряда.The decoder 17, when an error occurs, generates a single signal at one of its outputs in accordance with the incoming value of the error syndrome. Depending on the number of the information category having an error, a control signal will appear at the output of the corresponding (9 ... 12) OR element. This signal through the open fourth element 5 And is fed to the input of the corrector 18, where there is a correction of erroneous information discharge.
Если ошибка произошла только в контрольных разрядах сигнал появится на выходе седьмого элемента 13 ИЛИ (не требуется подача управляющих сигналов на корректор).If an error occurred only in the control bits, the signal appears at the output of the seventh element 13 OR (no control signals to the corrector are required).
Выходы дешифратора 17 объеденены соответственно в один выход с помощью третьего элемента 9 ИЛИ, четвертого элемента 10 The outputs of the decoder 17 are combined, respectively, in one output using the third element 9 OR, the fourth element 10
ИЛИ, пятого элемента 11 ИЛИ, шестого (k-го) элемента 12 ИЛИ для формирования управляющих сигналов на корректор, соответственно для коррекции первого, второго ...k-го информационных разрядов.OR, the fifth element 11 OR, the sixth (k-th) element 12 OR to generate control signals to the corrector, respectively, for the correction of the first, second ... k-th information bits.
Седьмой элемент 13 ИЛИ объеденяет выходы дешифратора 17, (выходы схем И,) принадлежащие подмножеству l2 и соответствующих возникновению ошибок только в контрольных разрядах (для которых не требуется формирование управляющих сигналов на корректор).The seventh OR element 13 combines the outputs of the decoder 17, (the outputs of the circuits AND,) belonging to the subset l 2 and corresponding to the occurrence of errors only in the control bits (for which the formation of control signals to the corrector is not required).
Корректор 18 включает k-элементов неравнозначности и предназначен для исправления ошибок , возникающих на выходах исходной схемы 1. При исправлении ошибок реализуется функция относительно управляющих сигналов ш, поступающих с выходов элементов ИЛИ:The corrector 18 includes k-elements of ambiguity and is designed to correct errors arising at the outputs of the original circuit 1. When correcting errors, a function is implemented relative to the control signals w coming from the outputs of the OR elements:
При возникновении ошибок, принадлежащих подмножеству n1 - для одинаковых синдромов, указывающих на ошибку в различных информационных разрядах (имеющих одинаковое значение синдромов и дополнительных проверок, см. приложение), характеризующихся наличием единичных значений на выходе схемы 16 синдромов ошибок и отсутствие единичных значений на выходах с третьего 9 по седьмой 13 элементов ИЛИ, с помощью второго элемента 8 ИЛИ, восьмого элемента 14 ИЛИ, элемента 21 НЕ, пятого элемента 6 И формируется сигнал 'Отказ устройства'.If errors occur that belong to the subset n 1 - for the same syndromes, indicating an error in different information bits (having the same value of the syndromes and additional checks, see the appendix), characterized by the presence of unit values at the output of the circuit 16 error syndromes and the absence of unit values at the outputs from the third 9 to the seventh 13 elements OR, using the second element 8 OR, the eighth element 14 OR, element 21 NOT, the fifth element 6 AND the signal 'Device failure' is generated.
ПРИЛОЖЕНИЕATTACHMENT
Коррекция ошибок заданной кратности, при условии обнаружения ошибок в остальных разрядах информации, может достигается на основе итеративного кода.Correction of errors of a given multiplicity, provided that errors are detected in the remaining bits of information, can be achieved based on an iterative code.
Процедура построения двумерного итеративного кода состоит в следующем [3]. Заданную совокупность информационных символов делят на группы (блоки, модули) информации, по b - разрядов в каждой группе. Полученные модули информации представляют в виде информационной матрицы (1):The procedure for constructing a two-dimensional iterative code is as follows [3]. A given set of information symbols is divided into groups (blocks, modules) of information, by b - bits in each group. The resulting information modules are presented in the form of an information matrix (1):
Затем осуществляется кодирование информации по методу четности (путем сложения по mod 2 символов строк и столбцов полученной матрицы). В результате имеем двумерный итеративный код, позволяющий обнаруживать и исправлять любую одиночную ошибку:Then the information is encoded using the parity method (by adding mod 2 characters of rows and columns of the resulting matrix). As a result, we have a two-dimensional iterative code that allows us to detect and correct any single error:
где - вектор четности строк; - вектор четности столбцов. Вектора четности строк и столбцов образуют совокупность контрольных разрядов . При получении кодовой комбинации относительно информационных разрядов повторно формируется значения контрольных разрядов . В данном случае, разница между переданными значениями контрольных разрядов и полученными после приема информации образует синдром ошибки Е:Where - line parity vector; is the column parity vector. The parity vectors of rows and columns form a set of control bits . Upon receipt of a code combination with respect to information bits, the values of the control bits are re-formed . In this case, the difference between the transmitted values of the control bits and received after receiving the information forms the error syndrome E:
При этом, разряды синдрома ошибки , (полученные относительно вектора четности строк) указывают модуль информации, имеющей ошибку, а разряды , (полученные относительноIn this case, the categories of the error syndrome , (obtained with respect to the line parity vector) indicate the module of information having an error, and the digits , (obtained with respect to
вектора четности столбцов) указывают ошибочный разряд в модуле информации.column parity vectors) indicate an erroneous bit in the information module.
Так как кодовые комбинации строк и столбцов имеют минимальное расстояние d=2, то минимальное расстояние данного кода d=4. Этот код позволяет исправлять любую одиночную ошибку и обнаруживать значительную долю кратных ошибок.Since code combinations of rows and columns have a minimum distance d = 2, the minimum distance of this code is d = 4. This code allows you to correct any single error and detect a significant proportion of multiple errors.
Структуры ошибок, не обнаруживаемых двумерным итеративным кодом показаны на рисунке:The structures of errors not detected by the two-dimensional iterative code are shown in the figure:
Рис.1 Структуры ошибок, не обнаруживаемых двумерным итеративным кодом: а) - ошибки кратности 4; б) - ошибки кратности 6.Fig. 1 Structures of errors not detected by a two-dimensional iterative code: a) errors of multiplicity 4; b) - errors of multiplicity 6.
Рис.2 Структуры ошибок двумерного итеративного кода, приводящие к ошибочной коррекции: а) - ошибки кратности 5; б) - ошибки кратности 7.Fig.2 Error structures of a two-dimensional iterative code, leading to erroneous correction: a) errors of multiplicity 5; b) - errors of multiplicity 7.
В общем случае можно строить итеративные коды более высокой размерности (трехмерные, четырех мерные и т.д.), где каждый информационный символ будет являться компонентой одновременно х различных кодовых слов. Параметры итеративных кодов размерности х таковы [3]:In the general case, iterative codes of a higher dimension can be constructed (three-dimensional, four-dimensional, etc.), where each information symbol will be a component of simultaneously x different codewords. The parameters of iterative codes of dimension x are as follows [3]:
где ni, ki, di - соответственно длина, количество информационныхwhere n i , k i , d i - respectively, the length, the number of information
разрядов, минимальное расстояние кодовых наборов строк и столбцов.bits, the minimum distance of the code sets of rows and columns.
Исходя из этого, для построения итеративных кодов следует использовать проверки, имеющие наибольшую обнаруживающую способность.Based on this, to build iterative codes should use checks that have the highest detecting ability.
Так, организация диагональных проверок рассматриваемой матрицы, позволит выявить структуры ошибок, не обнаруживаемые итеративным кодом, реализующим проверки четности строк и столбцов.Thus, the organization of diagonal checks of the matrix under consideration will allow us to identify error structures that are not detected by iterative code that implements parity checks of rows and columns.
Структура диагональных проверок, обнаруживающих рассматриваемые ошибки имеет вид, представленный на рис.3.The structure of diagonal checks that detect the errors in question has the form shown in Fig. 3.
Рис.3. Структура диагональных проверок:Fig. 3. Diagonal check structure:
- результаты правых диагональных проверок; - the results of the right diagonal checks;
- результаты левых диагональных проверок - results of left diagonal checks
Левые диагональные проверки образуются по правилу:Left diagonal checks are formed according to the rule:
Результаты правых диагональных проверок образуются при суммировании значений следующих информационных разрядов:The results of the right diagonal checks are formed by summing the values of the following information bits:
В этом случае, общее число диагональных проверок равно 2l, или:In this case, the total number of diagonal checks is 2l, or:
Пример 1. Пусть рассматриваемое слово состоит из четырех информационных разрядов, которые имеют нулевые значения. Для данного кодового набора информационная матрица имеет вид:Example 1. Let the word in question consists of four information bits that have zero meanings. For this code set, the information matrix has the form:
0000
0000
В этом случае проверки на четность строк и столбцов информационной матрицы дадут нулевые значения и, кроме этого будут иметь нулевые значения результаты всех правых и левых диагональных проверок. При возникновении ошибки во всех информационных разрядах имеем четную ошибку не обнаруживаемую двумерным итеративным кодом, т.к. проверки на четность строк и столбцов информационной матрицы имеют нулевые значения:In this case, the parity checks of the rows and columns of the information matrix will give zero values and, in addition, the results of all right and left diagonal checks will have zero values. If an error occurs in all information bits, we have an even error that cannot be detected by a two-dimensional iterative code, because parity checks of rows and columns of the information matrix have zero values:
1*1* 1 * 1 *
1*1* 1 * 1 *
В то же время правые и левые диагональные проверки дадут результат 101.At the same time, the right and left diagonal checks will give a result of 101.
Утверждение 1. Итеративный код, реализующий правые и левыеProposition 1. Iterative code that implements right and left
диагональные проверки, обнаруживает все четные ошибки не обнаруживаемые двумерным итеративным кодом и выявляет нечетные diagonal checks, detects all even errors not detected by a two-dimensional iterative code and identifies odd
ошибки воспринимаемые двумерным итеративным кодом как корректируемые.errors perceived by the two-dimensional iterative code as correctable.
В свою очередь существуют структуры ошибок не обнаруживаемые итеративным кодом, реализующим правые и левые диагональные проверки и проверками на четность строк и столбцов. Структуры рассматриваемых ошибок представлены на рис.4.In turn, there are error structures that are not detected by iterative code that implements right and left diagonal checks and checks for the parity of rows and columns. The structures of the considered errors are presented in Fig. 4.
Рис.4 Структуры ошибок не обнаруживаемых диагональными проверками и проверками строк и столбцов.Fig. 4 Error structures not detected by diagonal checks and checks of rows and columns.
Так, например, относительно информационной матрицы, имеющей нулевые значения, диагональными проверками не будет обнаружена следующая структура ошибки.So, for example, with respect to the information matrix having zero values, the following error structure will not be detected by diagonal checks.
010010
101.101.
010010
Для того, чтобы исключить появление рассматриваемых ошибок, информационная матрица должна содержать не более двух строк.In order to exclude the occurrence of the considered errors, the information matrix should contain no more than two rows.
Утверждение 2. Для информационной матрицы b×2 итеративный код, реализующий правые и левые диагональные проверки, обнаруживает максимальное количество возможных ошибок (за исключением множества 2k-l запрещенных кодовых наборов, трансформируемых в разрешенные кодовые наборы).Proposition 2. For an information matrix b × 2, an iterative code that implements right and left diagonal checks detects the maximum number of possible errors (except for the set of 2 k -l forbidden code sets that can be transformed into allowed code sets).
Таким образом, при использовании итеративного кода, реализующего правые и левые диагональные проверки и проверки на четность, кодовый набор передается в виде:Thus, when using an iterative code that implements right and left diagonal checks and parity checks, the code set is transmitted in the form:
Для рассматриваемого примера кодирование информации осуществляется следующим образом: For this example, the encoding of information is as follows:
Результат сложения значений сигналов контрольных разрядов переданных и полученных даст синдром ошибки:The result of the addition of the values of the signals of the control bits transmitted and received will give an error syndrome:
где разряды вектора ошибки - соответствуют правым диагональным проверка, - левым и сформированным относительно полученных информационных разрядов; - значения полученных контрольных разрядов.where the bits of the error vector - correspond to the right diagonal check, - left and formed relative to the received information categories; - the values of the received control bits.
Свойство 1. Существуют такие конфигурации ошибок в информационных и контрольных разрядах, для которых синдромы ошибок имеют одинаковые значения.Property 1. There are such error configurations in information and control bits for which the error syndromes have the same meanings.
Для различения данных ошибок, при формировании значений синдромов ошибок, организуются дополнительные диагональные проверки:To distinguish these errors, when generating the values of the error syndromes, additional diagonal checks are organized:
Таким образом, каждой ошибке из множества ошибок M=(2n)k можно поставить в соответствие значение синдрома ошибки и значение дополнительных диагональных проверок.Thus, each error in the set of errors M = (2 n ) k can be associated with the value of the error syndrome and the value of additional diagonal checks.
Свойство 2. Каждой совокупности значения синдрома ошибок и значения дополнительных проверок соответствует подмножество Q-ошибок различной конфигурации.Property 2. Each set of values of the error syndrome and the value of additional checks corresponds to a subset of Q-errors of various configurations.
Следствие 1. Для различения ошибок, принадлежащих данному подмножеству, следует ограничить кратность исправляемых ошибок и увеличить число контрольных разрядов (осуществить дополнительное кодирование информационных разрядов).Corollary 1. To distinguish between errors belonging to this subset, it is necessary to limit the multiplicity of correctable errors and increase the number of control bits (perform additional coding of information bits).
В связи с этим, предлагаемый метод кодирования включает следующие положения:In this regard, the proposed encoding method includes the following provisions:
1) для того чтобы обеспечить коррекцию 70% возникающих ошибок, целесообразно ограничится исправлением ошибок, кратность которых не превышает k-1;1) in order to ensure the correction of 70% of errors that occur, it is advisable to limit itself to correcting errors whose multiplicity does not exceed k-1;
2) из прямых инверсных значений информационных разрядов формируется информационная матрица:2) an information matrix is formed from direct inverse values of information bits:
3) для полученной информационной матрицы организуются правые и левые диагональные проверки. Число диагональных проверок (число контрольных разрядов) определяется по формуле:3) for the obtained information matrix, right and left diagonal checks are organized. The number of diagonal checks (the number of control bits) is determined by the formula:
4) кодовый набор передается в виде:4) the code set is transmitted in the form:
5) результат сложения значений сигналов переданных и сформированных контрольных разрядов даст синдром ошибки:5) the result of adding the signal values of the transmitted and generated control bits will give an error syndrome:
6) при формировании синдрома ошибки относительно полученных и сформированных значений контрольных разрядов организуются дополнительные диагональные проверки, число которых определяется выражением:6) when the error syndrome is formed with respect to the received and generated values of the control bits, additional diagonal checks are organized, the number of which is determined by the expression:
7) в результате имеем множество ошибок заданной кратности (в данном случае от одиночной до кратности k-1, определяемое выражением: ), характеризующихся определенными значением синдрома ошибки и дополнительной проверки.7) as a result, we have many errors of a given multiplicity (in this case, from single to multiplicity k-1, defined by the expression: ) characterized by a certain value of the error syndrome and additional verification.
8) множество N разбивается на четыре подмножества , где8) the set N is divided into four subsets where
n1 - синдромы, имеющие одинаковые дополнительные проверки (некорректируемые ошибки, признак отказа устройства);n 1 - syndromes having the same additional checks (uncorrectable errors, a sign of device failure);
n2 - подмножество групп (каждая группа включает 2k - одинаковых значений синдромов) при наличии ошибок только в информационных разрядах;n 2 - a subset of groups (each group includes 2 k - the same values of the syndromes) in the presence of errors only in information bits;
n3 - подмножество групп (каждая группа включает 2k - одинаковых значений синдромов) при наличии ошибок только в контрольных разрядах;n 3 - a subset of groups (each group includes 2 k - the same values of the syndromes) in the presence of errors only in the control bits;
n4 - подмножество групп (каждая группа включает 2k - одинаковых значений синдромов) при наличии ошибок одновременно в информационных и контрольных разрядах.n 4 - a subset of groups (each group includes 2 k - the same values of the syndromes) in the presence of errors simultaneously in the information and control bits.
Заметим, что для ошибок, не превышающих кратность k-1 нет ошибочных кодовых наборов, трансформируемых в разрешенные (исправные) кодовые наборы. Note that for errors not exceeding the multiplicity k-1 there are no erroneous code sets that can be transformed into allowed (serviceable) code sets.
На основе полученных правил кодирования формируется стратегия декодирования, решающая задачу различения ошибок в Based on the obtained coding rules, a decoding strategy is formed that solves the problem of distinguishing between errors in
информационных и контрольных разрядах и, правила коррекции возникающих ошибок, которая включает следующие пункты:information and control bits and, rules for correcting errors that occur, which includes the following items:
1) выявляются одинаковые дополнительные проверки, по которым из множества N исключается синдромы ошибок, принадлежащие подмножеству n1 (выявляются некорректируемые ошибки, для которых формируется сигнал "Отказ устройства");1) identical additional checks are revealed, according to which error syndromes belonging to the subset n 1 are excluded from the set N (uncorrectable errors are detected for which the "Device failure" signal is generated);
2) определяются группы одинаковых синдромов (указывающих на ошибку в соответствующих информационных разрядах) для подмножества n2;2) groups of identical syndromes (indicating an error in the corresponding information bits) are determined for the subset n 2 ;
3) определяются группы синдромов ошибок, принадлежащих подмножеству n3, для которых не требуется коррекция информационных разрядов;3) groups of error syndromes belonging to a subset of n 3 are determined for which correction of information bits is not required;
4) выявляются группы одинаковых значений синдромов ошибок, принадлежащих подмножеству n4 и позволяющих исправлять ошибки в соответствующих информационных разрядах.4) groups of the same values of the error syndromes belonging to the subset n 4 and that allow correcting errors in the corresponding information bits are revealed.
Для рассматриваемого примера, реализующего предлагаемый методFor the considered example that implements the proposed method
кодирования имеем:coding we have:
- общее количество ошибок - 7504- total number of errors - 7504
- число одинаковых синдромов ошибок, имеющих одинаковые дополнительные проверки (подмножество n1) - 2096 (число обнаруживаемых ошибок);- the number of identical error syndromes having the same additional checks (subset n 1 ) - 2096 (the number of detected errors);
- 5408 - число корректируемых ошибок (72%);- 5408 - the number of correctable errors (72%);
- число ошибок только в информационных разрядах - 224 (l1=14 - групп, каждая из которых включает по 16 одинаковых синдромов);- the number of errors only in information categories is 224 (l 1 = 14 - groups, each of which includes 16 identical syndromes);
- число ошибок только в контрольных разрядах - 2016 (l2=126 - групп, каждая из которых включает по 16 одинаковых синдромов);- the number of errors only in the control categories - 2016 (l 2 = 126 - groups, each of which includes 16 identical syndromes);
- число ошибок, имеющих искажения одновременно в информационных и контрольных разрядах - 3168 (l3=198 - групп, каждая из которых включает по 16 одинаковых синдромов).- the number of errors having distortions simultaneously in the information and control bits is 3168 (l 3 = 198 - groups, each of which includes 16 identical syndromes).
В табл.1 представлены часть значений синдромов ошибок для подмножеств n2, n3, n4. (исключены синдромы ошибок подмножества n1, имеющие одинаковые значения дополнительных проверок).Table 1 shows a part of the values of the error syndromes for the subsets n 2 , n 3 , n 4 . (excluded are the syndromes of errors of the subset n 1 having the same values of additional checks).
2121
Предлагаемый метод кодирования позволяет:The proposed encoding method allows you to:
корректировать ошибку заданной кратности;Correct an error of a given ratio;
обнаруживать максимальное количество ошибок (за исключением ошибочных кодовых наборов, трансформируемых в разрешенные кодовые наборы);detect the maximum number of errors (with the exception of erroneous code sets that are transformed into allowed code sets);
сигнализировать о неисправности устройства памяти при возникновении некорректируемой ошибки.signal a malfunction of the memory device when an uncorrectable error occurs.
ИСТОЧНИКИ ИНФОРМАЦИИSOURCES OF INFORMATION
1. Щербаков Н.С. Достоверность работы цифровых устройств.М:1. Scherbakov N.S. Reliability of digital devices. M:
Машиностроение, 1989,224 с.рис.39, рис.44.Engineering, 1989,224 p. Fig. 39, Fig. 44.
2. Патент на изобретение №2210805 Положительное решение по заявке (21)99111190/09 от 15.01.03 от 31.05.09, авторы: Царьков А.Н., Безродный Б.Ю, Новиков Н.Н., Романенко Ю.А., Павлов А.А.2. Patent for invention No. 2210805 A positive decision on the application (21) 99111190/09 dated 01/15/03 dated 05/31/09, authors: Tsarkov A.N., Bezrodny B.Yu., Novikov N.N., Romanenko Yu.A. , Pavlov A.A.
3. Хетагуров Я. А. Руднев Ю.П. Повышение надежности цифровых устройств методами избыточного кодирования. М.:Энергия, 1974, 270 с.3. Khetagurov Y. A. Rudnev Yu.P. Improving the reliability of digital devices using redundant coding methods. M.: Energy, 1974, 270 p.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004122227/22U RU42684U1 (en) | 2004-07-23 | 2004-07-23 | SELF-CORRECTING MEMORY DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004122227/22U RU42684U1 (en) | 2004-07-23 | 2004-07-23 | SELF-CORRECTING MEMORY DEVICE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU42684U1 true RU42684U1 (en) | 2004-12-10 |
Family
ID=48232257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2004122227/22U RU42684U1 (en) | 2004-07-23 | 2004-07-23 | SELF-CORRECTING MEMORY DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU42684U1 (en) |
-
2004
- 2004-07-23 RU RU2004122227/22U patent/RU42684U1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473880B1 (en) | System and method for protecting data and correcting bit errors due to component failures | |
| US6675349B1 (en) | Error correction coding of data blocks with included parity bits | |
| US5856987A (en) | Encoder and decoder for an SEC-DED-S4ED rotational code | |
| EP0147336B1 (en) | Error correcting and detecting system | |
| US6393597B1 (en) | Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures | |
| US7721177B2 (en) | Device and method for determining a position of a bit error in a bit sequence | |
| RU2448359C1 (en) | Apparatus for storing and transmitting data with error correction in data byte and error detection in data bytes | |
| US7093183B2 (en) | Symbol level error correction codes which protect against memory chip and bus line failures | |
| RU164633U1 (en) | STORAGE AND TRANSMISSION DEVICE WITH ERROR DETECTION | |
| US4868829A (en) | Apparatus useful for correction of single bit errors in the transmission of data | |
| US3504340A (en) | Triple error correction circuit | |
| WO2022151724A1 (en) | Error correction system | |
| RU2450332C1 (en) | Information storage device with single and double error detection | |
| RU2297034C2 (en) | Fault-tolerant information storage device | |
| RU42684U1 (en) | SELF-CORRECTING MEMORY DEVICE | |
| RU2297030C2 (en) | Self-correcting information storage device | |
| RU42686U1 (en) | SELF-CORRECTING DEVICE | |
| RU42685U1 (en) | FAILURE-RESISTANT DEVICE | |
| RU2297032C2 (en) | Self-correcting memorizing device | |
| RU44201U1 (en) | FAULT-RESISTANT MEMORY DEVICE | |
| RU2297035C2 (en) | Fault-tolerant memorizing device | |
| RU51428U1 (en) | FAULT-RESISTANT PROCESSOR OF INCREASED FUNCTIONAL RELIABILITY | |
| RU42682U1 (en) | FAILURE-RESISTANT INFORMATION STORAGE DEVICE | |
| RU2297033C2 (en) | Self-correcting device | |
| RU2297031C2 (en) | Fault-tolerant device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20090724 |