RU2800488C1

RU2800488C1 - Calculator-rectifier of passive interference

Info

Publication number: RU2800488C1
Application number: RU2022125119A
Authority: RU
Inventors: Дмитрий Иванович Попов
Filing date: 2022-09-23
Publication date: 2023-07-21

Abstract

FIELD: computer technology.

SUBSTANCE: used in automated systems for performing complex mathematical operations in order to isolate signals against the background of passive interference with a priori unknown Doppler phase. In the calculator-rectifier of passive interference, the output of the clock generator is additionally connected to the clock inputs of the delay elements and adders. The inputs of the calculator-rectifier of passive interference are the inputs of the second delay block, and the outputs are the outputs of the complex adder.

EFFECT: increasing the efficiency of rejection for passive interference with a priori unknown Doppler phase and the selection of signals from moving targets.

1 cl, 8 dwg

Description

Изобретение относится к области компьютерной технике и может быть использовано в автоматизированных системах для выполнения комплексных математических операций с целью выделения сигналов на фоне пассивных помех с априорно неизвестной доплеровской фазой.The invention relates to the field of computer technology and can be used in automated systems for performing complex mathematical operations in order to isolate signals against the background of passive interference with a priori unknown Doppler phase.

Известно радиолокационное устройство для обнаружения движущейся цели [1], содержащее последовательно включенные блоки задержки, перемножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой эффективностью выделения сигнала движущейся цели.Known radar device for detecting a moving target [1], containing series-connected delay blocks, a multiplier of complex numbers and a subtractor. However, this device has a low signal separation efficiency of a moving target.

Другим известным устройством является корреляционный автокомпенсатор [2], который содержит ряд блоков задержки, два перемножителя, сумматор и блок оценки параметров коррелированной помехи. Недостатком этого устройства является плохое подавление кромок протяженной помехи из-за большой постоянной времени цепи адаптивной обратной связи.Another well-known device is a correlation autocompensator [2], which contains a number of delay blocks, two multipliers, an adder, and a block for estimating correlated interference parameters. The disadvantage of this device is the poor suppression of the edges of extended interference due to the large time constant of the adaptive feedback loop.

Наиболее близкое к данному изобретению цифровое устройство для подавления пассивных помех [3], выбранное в качестве прототипа, содержит весовой блок, комплексный сумматор и блоки задержки. Однако данное устройство имеет потери в эффективности режектирования помех.Closest to this invention, a digital device for suppressing passive interference [3], selected as a prototype, contains a weight block, a complex adder and delay blocks. However, this device has a loss in interference rejection efficiency.

Задачей, решаемой в изобретении, является повышение эффективности режектирования пассивной помехи и выделения сигналов движущихся целей при обработке сигналов от цели на фоне пассивных помех с априорно неизвестной доплеровской фазой.The problem solved in the invention is to increase the efficiency of rejection of passive interference and the selection of signals from moving targets when processing signals from the target against the background of passive interference with a priori unknown Doppler phase.

Для решения поставленной задачи в вычислитель-режектор пассивных помех, содержащий первый блок задержки, комплексный сумматор и синхрогенератор, введены второй и третий блоки задержки, комплексный перемножитель, комплексный инвертор и измеритель доплеровской фазы, соединенные между собой определенным образом.To solve the task, the second and third delay blocks, a complex multiplier, a complex inverter and a Doppler phase meter are connected to each other in a certain way.

Сущность изобретения как технического решения характеризуется совокупностью существенных признаков, изложенных в формуле изобретения и обеспечивающих решение поставленной задачи путем оптимальной и согласованной обработки поступающих импульсов.The essence of the invention as a technical solution is characterized by a set of essential features set forth in the claims and providing a solution to the problem by optimal and consistent processing of incoming pulses.

Технический результат изобретения состоит в повышении эффективности режектирования пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей.The technical result of the invention consists in increasing the efficiency of rejecting passive interference with a priori unknown Doppler phase and separating signals from moving targets.

На фиг. 1 представлена структурная электрическая схема вычислителя-режектора пассивных помех; на фиг. 2 - блока задержки; на фиг. 3 - комплексного сумматора; на фиг. 4 - комплексного перемножителя; фиг. 5 - комплексного инвертора; на фиг. 6 - измерителя доплеровской фазы; на фиг. 7 - блока комплексного сопряжения; на фиг. 8 - накопителя.In FIG. 1 shows a structural electrical diagram of the passive noise rejector calculator; in fig. 2 - block delay; in fig. 3 - complex adder; in fig. 4 - complex multiplier; fig. 5 - complex inverter; in fig. 6 - Doppler phase meter; in fig. 7 - block of complex conjugation; in fig. 8 - drive.

Вычислитель-режектор пассивных помех фильтр (фиг. 1) содержит, блоки 1, 4, 5 задержки, комплексный сумматор 2, синхрогенератор 3, комплексный перемножитель 6, комплексный инвертор 7 и измеритель 8 доплеровской фазы.The passive interference rejector calculator (Fig. 1) contains delay blocks 1, 4, 5, a complex adder 2, a clock generator 3, a complex multiplier 6, a complex inverter 7 and a Doppler phase meter 8.

Блоки 1, 4, 5 задержки (фиг. 2) содержат две линии 9 задержки; комплексный сумматор 2 (фиг. 3) содержит два сумматора 10; комплексные перемножители 6, 16 (фиг. 4) содержат два канала (I, II), каждый из которых включает первый и второй перемножители 11, 12 и сумматор 13; комплексный инвертор 7 (фиг. 5) содержат два инвертора знака 14; измеритель 8 доплеровской фазы (фиг. 6) содержит блок 15 комплексного сопряжения, комплексный перемножитель 16, два накопителя 17, блок 18 вычисления модуля и два делителя 19; блок 15 комплексного сопряжения (фиг. 7) содержит инвертор знака 20; каждый накопитель 17 (фиг. 8) содержит n элементов 21 задержки на интервал t_д и n сумматоров 22.Blocks 1, 4, 5 delay (Fig. 2) contain two delay lines 9; complex adder 2 (Fig. 3) contains two adders 10; complex multipliers 6, 16 (Fig. 4) contain two channels (I, II), each of which includes the first and second multipliers 11, 12 and the adder 13; complex inverter 7 (Fig. 5) contain two sign inverter 14; Doppler phase meter 8 (Fig. 6) contains a complex conjugation unit 15, a complex multiplier 16, two accumulators 17, a modulus calculation unit 18, and two dividers 19; block 15 complex conjugation (Fig. 7) contains a sign inverter 20; each drive 17 (Fig. 8) contains n delay elements 21 for the interval t _d and n adders 22.

Вычислитель-режектор пассивных помех может быть осуществлен следующим образом.The calculator-rectifier of passive interference can be implemented as follows.

Поступающие на вход заявляемого устройства (фиг. 1) цифровые отсчеты следуют через период повторения T и в каждом элементе разрешения по дальности (кольце дальности) каждого периода повторения образуют последовательность комплексных чиселEntering the input of the proposed device (Fig. 1) digital readings follow through a repetition period T and in each element of resolution in range (range ring) of each repetition period form a sequence of complex numbers

где k - номер текущего периода, - номер текущего кольца дальности, - доплеровский сдвиг фазы за период повторения (доплеровская фаза), обычно помехи, ввиду ее значительного превышения над сигналом.where k is the number of the current period, - number of the current range ring, - Doppler phase shift over the repetition period (Doppler phase), usually interference, due to its significant excess over the signal.

Цифровые отсчеты в заявляемом устройстве (фиг. 1) поступают на соединенные входы второго блока 4 задержки (фиг. 2) на интервал τ и первые входы измерителя 8 доплеровской фазы (фиг. 6). На вторые входы измерителя 8 доплеровской фазы поступают отсчеты с выхода первого блока 1 задержки на интервал Т - τ. Отсчеты на первых и вторых входах измерителя 8 доплеровской фазы разделены на интервал Т.Digital readings in the proposed device (Fig. 1) are fed to the connected inputs of the second delay block 4 (Fig. 2) for the interval τ and the first inputs of the Doppler phase meter 8 (Fig. 6). The second inputs of the Doppler phase meter 8 receive readings from the output of the first delay block 1 for the interval T - τ. The readings at the first and second inputs of the Doppler phase meter 8 are divided into interval T.

В инверторе 20 (фиг. 7) блока 15 комплексного сопряжения измерителя 8 (фиг. 6) происходит инвертирование знака мнимых проекций задержанных отсчетов. В комплексном перемножителе 16 происходит перемножение соответствующих комплексных чисел, реализуемое путем операций с проекциями этих чисел в соответствии с фиг. 4 и приводящее к образованию величинIn the inverter 20 (Fig. 7) of the block 15 of the complex conjugation of the meter 8 (Fig. 6), the sign of the imaginary projections of the delayed readings is inverted. In the complex multiplier 16, the corresponding complex numbers are multiplied by operations with the projections of these numbers in accordance with FIG. 4 and leading to the formation of quantities

В накопителях 17 (фиг. 6) с помощью элементов 21 задержки и сумматоров 22 (фиг. 8) осуществляется скользящее вдоль дальности в каждом периоде повторения суммирование проекций и с n+1 смежных элементов разрешения по дальности строба, кроме элемента с номером n/2+1, для чего выходные величины элемента 21 задержки с номером n/2 поступают только на последующий элемент 21 задержки (фиг. 8). В результате накопления образуются величиныIn accumulators 17 (Fig. 6) with the help of delay elements 21 and adders 22 (Fig. 8), the summation of projections sliding along the range in each repetition period is carried out. And with n+1 adjacent range bins strobe, except for the element with the number n/2+1, for which the output values of the delay element 21 with the number n/2 are fed only to the subsequent delay element 21 (Fig. 8). As a result of accumulation, the quantities

где - оценка доплеровского сдвига фазы помехи за период повторения Т, усредненная по n смежным элементам разрешения по дальности.Where - estimation of the Doppler shift of the interference phase over the repetition period T, averaged over n adjacent range resolution bins.

В блоке 18 вычисления модуля определяются величины а затем на выходах делителей 19 (фиг. 6) - величины поступающие на вторые входы комплексного перемножителя 6. Накопление n отсчетов обеспечивает высокоточное измерение величины In block 18, the calculation of the module determines the values and then at the outputs of the dividers 19 (Fig. 6) - the values coming to the second inputs of the complex multiplier 6. The accumulation of n counts provides a high-precision measurement of the quantity

Третий блок 5 задержки на интервал т совместно с первым блоком 1 задержки на интервал Т-τ образуют результирующую задержку на интервал Т. В результате на входы комплексного сумматора 2 отсчеты поступают синхронно. С учетом комплексного перемножения с величиной инвертирования знаков в инверторах 14 (фиг. 5) задержанных отсчетов и синфазных суммирований в комплексном сумматоре 2 на выходе последнего отсчеты остатков помехи имеют видThe third delay block 5 for the interval t together with the first block 1 for the delay for the interval T-τ form the resulting delay for the interval T. As a result, the inputs of the complex adder 2 receive samples synchronously. Taking into account complex multiplication with the value inversion of signs in inverters 14 (Fig. 5) of delayed samples and in-phase summations in complex adder 2 at the output of the latter, the readings of residual interference have the form

Двумерный поворот задержанных отсчетов в комплексном перемножителе 6 на угол обеспечивает необходимую для компенсации помехи син-фазность суммируемых отсчетов. Отсчеты сигнала от движущейся цели из-за сохранения доплеровских сдвигов фазы сигнала не подавляются.Two-dimensional rotation of delayed readings in complex multiplier 6 by an angle provides the in-phase of the summed samples necessary for interference compensation. Signal samples from a moving target are not suppressed due to the preservation of Doppler phase shifts of the signal.

Введение второго блока 4 задержки на интервал τ обеспечивает соответствие оценок среднему элементу обучающей выборки, исключенному в накопителях 17 (фиг. 8). Величина τ определяется выражениемThe introduction of the second delay block 4 for the interval τ ensures that the estimates the middle element of the training sample, excluded in the drives 17 (Fig. 8). The value of τ is determined by the expression

где t_в - время вычисления оценки n - количество элементов обучающей выборки, t_д - интервал (период) дискретизации.where t _in is the time of calculating the estimate n - the number of elements of the training sample, t _d - interval (period) discretization.

При этом достигается соответствие вводимой в комплексный перемножитель 6 оценки среднему элементу, исключенному из обучающей выборки. Тогда в случае сигнала, соизмеримого по величине с помехой, или разрывной помехи при компенсации отсчетов помехи с элемента разрешения, содержащего сигнал, исключается возможность ослабления или подавления сигнала за счет его влияния на используемые оценки. Кроме того, уменьшаются ошибки за счет рассогласования между оцениваемой и действительной величинами доплеровской фазы помехи.In this case, the correspondence of the estimate introduced into the complex multiplier 6 is achieved the middle element excluded from the training set. Then, in the case of a signal commensurate in magnitude with the interference, or discontinuous interference, when compensating for interference samples from the resolution element containing the signal, the possibility of attenuating or suppressing the signal due to its influence on the estimates used is excluded. In addition, errors are reduced due to the mismatch between the estimated and actual values of the Doppler phase of the interference.

Синхронизация вычислителя-режектора пассивных помех осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов от синхрогенератора 3 (фиг. 1).Synchronization of the calculator-rectifier of passive interference is carried out by applying to all blocks of the proposed device a sequence of clock pulses from the clock generator 3 (Fig. 1).

Достигаемый технический результат состоит в повышении эффективности компенсации пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей, что обеспечивается повышением точности оценивания доплеровской фазы помехи и уменьшением рассогласования между получаемыми усреднением отсчетов обучающей выборки оценками и соответствующими среднему элементу обучающей выборки.The achieved technical result consists in increasing the efficiency of passive interference compensation with an a priori unknown Doppler phase and the selection of signals from moving targets, which is ensured by increasing the accuracy of estimating the Doppler phase of the interference and reducing the mismatch between the estimates obtained by averaging the readings of the training sample and those corresponding to the average element of the training sample.

Таким образом, вычислитель-режектор пассивных помех позволяет повысить эффективность подавления пассивной помехи и выделения сигналов движущихся целей на фоне пассивных помех с априорно неизвестной доплеровской фазой.Thus, the passive noise rejector calculator makes it possible to increase the efficiency of passive interference suppression and the separation of signals from moving targets against the background of passive interference with an a priori unknown Doppler phase.

БиблиографияBibliography

1. Патент №63-49193 (Япония), МПК G01S 13/52. Радиолокационное устройство для обнаружения движущейся цели / К.К. Тосиба. Опубл. 03.10.1988. - Изобретения стран мира. - 1989. - Выпуск 109. - №15. - С. 52.1. Patent No. 63-49193 (Japan), IPC G01S 13/52. Radar device for detecting a moving target / K.K. Toshiba. Published 03.10.1988. - Inventions of the countries of the world. - 1989. - Issue 109. - No. 15. - S. 52.

2. Радиоэлектронные системы: основы построения и теория. Справочник / Я.Д. Ширман, С.Т. Багдасарян, А.С. Маляренко, Д.И. Леховицкий [и др.]; под ред Я.Д. Ширмана. - 2-е изд., перераб. и доп. - М.: Радиотехника, 2007; с. 439, рис. 25.22.2. Radioelectronic systems: fundamentals of construction and theory. Directory / Ya.D. Shirman, S.T. Bagdasaryan, A.S. Malyarenko, D.I. Lekhovitsky [and others]; under the editorship of Ya.D. Shirman. - 2nd ed., revised. and additional - M.: Radio engineering, 2007; With. 439, fig. 25.22.

3. А. с. 743208 СССР, МПК G01S 7/36. Цифровое устройство для подавления пассивных помех / Д.И. Попов. - №2540079 / 09; заявл. 03.11.1977; опубл. 25.06.1980, Бюл. №23. - 4 с.3. A. s. 743208 USSR, IPC G01S 7/36. Digital device for passive interference suppression / D.I. Popov. - No. 2540079 / 09; dec. 03.11.1977; publ. 06/25/1980, Bull. No. 23. - 4 s.

Claims

Вычислитель-режектор пассивных помех, содержащий первый блок задержки, комплексный сумматор, синхрогенератор, второй блок задержки, третий блок задержки, комплексный перемножитель, комплексный инвертор и измеритель доплеровской фазы, содержащий блок комплексного сопряжения, комплексный перемножитель, накопители, содержащие элементы задержки и сумматоры, блок вычисления модуля и делители, при этом входы первого блока задержки соединены с первыми входами комплексного сумматора, входы второго блока задержки соединены с первыми входами измерителя доплеровской фазы, выходы второго блока задержки соединены с входами первого блока задержки, выходы которого соединены с входами третьего блока задержки и вторыми входами измерителя доплеровской фазы, выходы которого соединены со вторыми входами комплексного перемножителя, выходы третьего блока задержки соединены с первыми входами комплексного перемножителя, выходы которого соединены с входами комплексного инвертора, выходы которого соединены со вторыми входами комплексного сумматора, выход синхрогенератора соединен с синхровходами первого блока задержки, комплексного сумматора, второго блока задержки, третьего блока задержки, комплексных перемножителей, комплексного инвертора, блока комплексного сопряжения, блока вычисления модуля и делителей, отличающийся тем, что выход синхрогенератора соединен с синхровходами элементов задержки и сумматоров, причем входами вычислителя-режектора пассивных помех являются входы второго блока задержки, а выходами - выходы комплексного сумматора.A passive noise rejector computer containing a first delay block, a complex adder, a clock generator, a second delay block, a third delay block, a complex multiplier, a complex inverter and a Doppler phase meter, containing a complex conjugation block, a complex multiplier, accumulators containing delay elements and adders, module calculation unit and dividers, wherein the inputs of the first delay unit are connected to the first inputs of the complex adder, the inputs of the second delay unit are connected to the first inputs of the Doppler phase meter, the outputs of the second delay unit are connected to the inputs of the first delay unit, the outputs of which are connected to the inputs of the third delay unit and the second inputs of the Doppler phase meter, the outputs of which are connected to the second inputs of the complex multiplier, the outputs of the third delay block are connected to the first inputs of the complex multiplier, the outputs of which are connected to the inputs of the complex inverter, the outputs of which are connected to the second inputs of the complex adder, the output of the clock generator is connected to the clock inputs of the first delay block, complex adder, second delay block, third delay block, complex multipliers, complex inverter, complex conjugation unit, module calculation unit and dividers, characterized in that the output of the clock generator is connected to the clock inputs of the delay elements and adders, and the inputs of the calculator-rejector are passive interference are the inputs of the second delay block, and the outputs are the outputs of the complex adder.