RU2789756C1 - Gallium arsenide differential stage with an amplification steepness multiplier - Google Patents
Gallium arsenide differential stage with an amplification steepness multiplier Download PDFInfo
- Publication number
- RU2789756C1 RU2789756C1 RU2022107168A RU2022107168A RU2789756C1 RU 2789756 C1 RU2789756 C1 RU 2789756C1 RU 2022107168 A RU2022107168 A RU 2022107168A RU 2022107168 A RU2022107168 A RU 2022107168A RU 2789756 C1 RU2789756 C1 RU 2789756C1
- Authority
- RU
- Russia
- Prior art keywords
- additional field
- effect transistor
- additional
- transistors
- gate
- Prior art date
Links
Images
Abstract
Description
Изобретение относится к области радиотехники и связи и может быть использовано в качестве элемента усиления и преобразования аналоговых сигналов, в структуре арсенид-галлиевых микросхем различного функционального назначения, в т.ч. «обслуживающих» IP-модулях в усилителях мощности.The invention relates to the field of radio engineering and communications and can be used as an element for amplifying and converting analog signals, in the structure of gallium arsenide microcircuits for various functional purposes, incl. "Serving" IP-modules in power amplifiers.
В микросхемах для систем связи, радиолокации и измерительной техники находят широкое применение различные модификации дифференциальных каскадов (ДК), которые реализуются на практике в виде классических [1-4] или каскодных [5-10] ДК разных модификаций и на разных технологических процессах.In microcircuits for communication systems, radar and measuring equipment, various modifications of differential cascades (DCs) are widely used, which are implemented in practice in the form of classical [1-4] or cascode [5-10] DCs of various modifications and on different technological processes.
Особую актуальность имеют схемотехнические решения ДК для GaAs технологии [11, 12]. Сегодня GaAs полевые транзисторы незаменимы в СВЧ ДК и усилителях как общего, так и специального назначения, где особую роль играют малый уровень шумов и надежность.Of particular relevance are circuit design solutions for DC for GaAs technology [11, 12]. Today, GaAs field-effect transistors are indispensable in microwave DCs and amplifiers for both general and special purposes, where low noise and reliability play a special role.
Ближайшим прототипом (фиг.1) заявляемого устройства является схема дифференциального каскада по патенту US 9.167.327, 2015 г., которая присутствует также в патентах US 9.888.315, 2015 г., US 4.121.169, 1978 г. ДК-прототип содержит входной многополюсник 1 с первым 2 и вторым 3 потенциальными входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 и второй 8 токовые выходы устройства, причем общая истоковая цепь 9 входного многополюсника 1 согласована со второй 10 шиной источника питания.The closest prototype (figure 1) of the claimed device is a differential stage circuit according to US patent 9.167.327, 2015, which is also present in US patents 9.888.315, 2015, US 4.121.169, 1978. DC prototype contains
Существенный недостаток известного дифференциального каскада, архитектура которого представлена на чертеже фиг.1, состоит в том, что при реализации входного многополюсника 1 на арсенид-галлиевых транзисторах, работающих в режиме микротоков, он имеет малое значение крутизны усиления, оказывающей существенное влияние на многие параметры аналоговых микросхем.A significant drawback of the known differential cascade, the architecture of which is shown in the drawing of figure 1, is that when implementing the
Основная задача предлагаемого изобретения состоит в увеличении крутизны усиления дифференциального каскада, у которого входной многополюсник 1 может иметь десятки известных модификаций и работать с малыми статическими токами применяемых GaAs транзисторов.The main objective of the invention is to increase the gain slope of the differential stage, in which the
Поставленная задача решается тем, что в дифференциальном каскаде фиг.1, содержащем входной многополюсник 1 на арсенид-галлиевых транзисторах с первым 2 и вторым 3 потенциальными входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 и второй 8 токовые выходы устройства, причем общая истоковая цепь 9 входного многополюсника 1 на арсенид-галлиевых транзисторах согласована со второй 10 шиной источника питания, предусмотрены новые элементы и связи - первый 4 токовый выход входного многополюсника 1 соединен с затвором первого 11 дополнительного полевого транзистора и через первый 12 дополнительный резистор связан с истоком первого 11 дополнительного полевого транзистора и затвором второго 13 дополнительного полевого транзистора, сток второго 13 дополнительного полевого транзистора подключен к первому 7 токовому выходу устройства, а его исток соединен со стоком первого 11 дополнительного полевого транзистора, второй 5 токовый выход входного многополюсника 1 на арсенид-галлиевых транзисторах соединен с затвором третьего 14 дополнительного полевого транзистора и через второй 15 дополнительный резистор связан с истоком третьего 14 дополнительного полевого транзистора и затвором четвертого 16 дополнительного полевого транзистора, сток четвертого 16 дополнительного полевого транзистора подключен ко второму 8 токовому выходу устройства, а его исток соединен со стоком третьего 14 дополнительного полевого транзистора, истоки второго 13 и третьего 14 дополнительных полевых транзисторов соединены со входом 17 дополнительного неинвертирующего каскада 18, выход которого 19 связан с затворами пятого 20 и шестого 21 дополнительных полевых транзисторов, сток пятого 20 дополнительного полевого транзистора соединен с затвором первого 11 дополнительного полевого транзистора, сток шестого 21 дополнительного полевого транзистора подключен к затвору третьего 14 дополнительного полевого транзистора, а истоки пятого 20 и шестого 21 дополнительных полевых транзисторов подключены к источнику напряжения смещения 22.The problem is solved by the fact that in the differential stage of figure 1, containing the
На чертеже фиг.1 представлена схема дифференциального каскада -прототипа.In the drawing figure 1 shows the scheme of the differential cascade-prototype.
На чертеже фиг.2 приведена схема заявляемого устройства в соответствии с п. 1 и п. 2 формулы изобретения.The drawing figure 2 shows a diagram of the proposed device in accordance with
На чертеже фиг.3 показана схема заявляемого устройства в соответствии с п. 2 формулы изобретения для случая, когда дополнительный неинвертирующий каскад 18 реализован в виде делителя напряжения на резисторах 24 и 25.The drawing Fig.3 shows a diagram of the proposed device in accordance with
На чертеже фиг.4 представлена схема заявляемого устройства в соответствии с п. 2 формулы изобретения для случая, когда дополнительный неинвертирующий каскад 18 реализован на основе истокового повторителя напряжения на полевом транзисторе 26 и резисторах 27 и 28.The drawing Fig.4 shows a diagram of the claimed device in accordance with
На чертеже фиг.5 приведена схема заявляемого устройства для случая, когда дополнительный неинвертирующий каскад 18 реализован на основе истокового повторителя напряжения на полевом транзисторе 26 и резисторах 27 и 28, а в качестве входных транзисторов входного многополюсника 1 (фиг.2) используется каскодное включение на полевых транзисторах 29, 30 и 31, 32. При этом статический режим схемы устанавливается источником опорного тока 33.The drawing Fig.5 shows a diagram of the inventive device for the case when an additional
На чертеже фиг.6 показана схема для моделирования дифференциального каскада с умножителем крутизны усиления фиг.3 при t=27°С, R1÷R2=4.9 кОм, R3=20.5 кОм, R4=20 кОм, I1=200 мкА, Vcc=Vee=±10 В в среде LTspice на моделях GaAs полевых транзисторов Минского НИИ радиоматериалов НАН.The drawing of Fig.6 shows a circuit for modeling a differential stage with a gain multiplier of Fig.3 at t=27°C, R1÷R2=4.9 kOhm, R3=20.5 kOhm, R4=20 kOhm, I 1 =200 μA, Vcc= Vee=±10 V in LTspice environment on models of GaAs field-effect transistors of the Minsk Research Institute of Radiomaterials of the National Academy of Sciences.
На чертеже фиг.7 приведена проходная характеристика дифференциального каскада фиг.6 с умножителем крутизны усиления на полевых GaAs транзисторах при t=27°С, R1÷R2=4.9 кОм, R3=20.5 кОм, R4=20 кОм, 11=200 мкА, Vcc=Vee=±10 В.The drawing of Fig.7 shows the flow characteristic of the differential stage of Fig.6 with a gain slope multiplier on field GaAs transistors at t=27°C, R1÷R2=4.9 kOhm, R3=20.5 kOhm, R4=20 kOhm, 11=200 μA, Vcc=Vee=±10 V.
На чертеже фиг.8 представлена классическая схема ДК при t=27°С, 11=838 мкА, Vcc=Vee=±10 В в среде LTspice на моделях GaAs полевых транзисторов Минского НИИ радиоматериалов НАН.The drawing of Fig.8 shows the classic DC circuit at t=27°C, 11=838 μA, Vcc=Vee=±10 V in LTspice on GaAs field-effect transistor models of the Minsk Research Institute of Radio Materials of the National Academy of Sciences.
На чертеже фиг.9 приведена проходная характеристика классической схемы ДК на полевых GaAs транзисторах фиг.8 при t=27°С, I1=838 мкА, Vcc=Vee=±10 В.The drawing of Fig. 9 shows the flow characteristic of the classic DC circuit based on GaAs field-effect transistors of Fig. 8 at t=27°C, I 1 =838 μA, Vcc=Vee=±10 V.
Арсенид-галлиевый дифференциальный каскад с умножителем крутизны усиления фиг.2 содержит входной многополюсник 1 на арсенид-галлиевых транзисторах с первым 2 и вторым 3 потенциальными входами, а также первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 и второй 8 токовые выходы устройства, причем общая истоковая цепь 9 входного многополюсника 1 на арсенид-галлиевых транзисторах согласована со второй 10 шиной источника питания. Первый 4 токовый выход входного многополюсника 1 соединен с затвором первого 11 дополнительного полевого транзистора и через первый 12 дополнительный резистор связан с истоком первого 11 дополнительного полевого транзистора и затвором второго 13 дополнительного полевого транзистора, сток второго 13 дополнительного полевого транзистора подключен к первому 7 токовому выходу устройства, а его исток соединен со стоком первого 11 дополнительного полевого транзистора, второй 5 токовый выход входного многополюсника 1 на арсенид-галлиевых транзисторах соединен с затвором третьего 14 дополнительного полевого транзистора и через второй 15 дополнительный резистор связан с истоком третьего 14 дополнительного полевого транзистора и затвором четвертого 16 дополнительного полевого транзистора, сток четвертого 16 дополнительного полевого транзистора подключен ко второму 8 токовому выходу устройства, а его исток соединен со стоком третьего 14 дополнительного полевого транзистора, истоки второго 13 и третьего 14 дополнительных полевых транзисторов соединены со входом 17 дополнительного неинвертирующего каскада 18, выход которого 19 связан с затворами пятого 20 и шестого 21 дополнительных полевых транзисторов, сток пятого 20 дополнительного полевого транзистора соединен с затвором первого 11 дополнительного полевого транзистора, сток шестого 21 дополнительного полевого транзистора подключен к затвору третьего 14 дополнительного полевого транзистора, а истоки пятого 20 и шестого 21 дополнительных полевых транзисторов подключены к источнику напряжения смещения 22.The gallium arsenide differential stage with a multiplier of the gain slope of figure 2 contains an
Кроме этого, на чертеже фиг.2, в соответствии с п. 2 формулы изобретения, в качестве источника напряжения смещения 22 используется общая шина 23 источников питания.In addition, in the drawing figure 2, in accordance with
В соответствии с п. 3 формулы изобретения, в качестве источника напряжения смещения 22 может использоваться вторая 10 шина источника питания.In accordance with
Рассмотрим работу заявляемого устройства фиг.2.Consider the operation of the proposed device Fig.2.
Статический режим по току первого 11, второго 13, третьего 14 и четвертого 16 дополнительных полевых транзисторов определяется, с одной стороны, токами первого 4 и второго 5 токовых выходов входного многополюсника 1, а с другой стороны, пятым 20 и шестым 21 дополнительными полевыми транзисторами, а также цепью отрицательной обратной связи, которая обеспечивается в дополнительном неинвертирующем каскаде 18.The static current mode of the first 11,
Особенность схемы фиг.2 состоит в том, что входной многополюсник 1 может иметь разные схемотехнические решения, статический режим которых устанавливается по общей истоковой цепи 9, независимо от «верхней» части схемы ДК. При этом статический ток 1о* рекомендуется выбирать в диапазоне не более нескольких десятков микроампер.A feature of the circuit of figure 2 is that the
В схеме фиг.2 первый 4 и второй 5 токовые выходы являются высокоимпедансными узлами, что положительно сказывается на коэффициенте усиления по напряжению от второго 2 входа устройства до затворов первого 11 и третьего 14 дополнительных полевых транзисторов. Если на первый 2 вход подается положительное напряжение относительно второго 3 входа, то это вызывает уменьшение напряжения на первом 4 токовом выходе, которое передается в исток первого 11 дополнительного полевого транзистора и далее на затвор второго 13 дополнительного полевого транзистора. При этом напряжение на втором 5 токовом выходе, затворе третьего 14 дополнительного полевого транзистора и затворе четвертого 16 дополнительного полевого транзистора увеличивается. Таким образом, второй 13 и четвертый 16 дополнительные полевые транзисторы работают как дополнительный дифференциальный каскад, что повышает общую эквивалентную крутизну ДК по первому 7 и второму 8 токовым выходам устройства. Данные выводы подтверждаются графиками фиг.7 и фиг.9. Так, в схеме ДК фиг.8 напряжение ограничения проходной характеристики составляет 750 мВ (фиг.9). В заявляемом устройстве граничное напряжение ДК лежит в диапазоне 20 мВ при таких же выходных статическом токах (фиг.7). Поэтому крутизна усиления ДК фиг.6 выше, чем крутизна ДК-прототипа более чем в 35 раз, что положительно сказывается на параметрах арсенид-галлиевых микросхем с предлагаемым ДК.In the circuit of figure 2, the first 4 and second 5 current outputs are high-impedance nodes, which has a positive effect on the voltage gain from the
Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с ДК-прототипом по крутизне усиления. Кроме этого, важная особенность заявляемых схем ДК состоит в том, что увеличение крутизны усиления здесь обеспечивается независимо от схемотехнической реализации входного 1 многополюсника, который может выполняться в виде десятков модификаций GaAs схемотехнических решений, каждое из которых решает задачу улучшения конкретных параметров (обеспечение заданных значений верхней граничной частоты, коэффициента ослабления входных синфазных сигналов, коэффициента подавления помех по второй 10 шине источника питания и т.д.).Thus, the inventive device has significant advantages in comparison with the DC prototype in terms of gain slope. In addition, an important feature of the proposed DC circuits is that an increase in the gain slope is provided here regardless of the circuit implementation of the
БИБЛИОГРАФИЧЕСКИЙ СПИСОКREFERENCES
1. Патент US 6.531.919, fig.1, fig.4, 2003 г.1. Patent US 6.531.919, fig.1, fig.4, 2003
2. Патент US 5.083.046, 1992 г.2. Patent US 5.083.046, 1992
3. Патент US 5.367.271, 1994 г.3. Patent US 5.367.271, 1994
4. Патент US 5.648.743, fig.23, 1997 г.4. Patent US 5.648.743, fig.23, 1997
5. Патент US 4.121.169, fig.5, 1978 г.5. Patent US 4.121.169, fig.5, 1978
6. Патент SU 437193,1974 г.6. Patent SU 437193, 1974
7. Патент SU 1385225,1988 г.7. Patent SU 1385225, 1988
8. Патент US 5.210.505, fig.4,1993 г.8. Patent US 5.210.505, fig.4, 1993
9. Патент US 9.167.327, 2015 г.9. Patent US 9.167.327, 2015
10. Патент US 9.888.315, 2018 г.10. Patent US 9.888.315, 2018
11. В. Bernhardt, М. LaMacchia, J. Abrokwah and others, ((Complementary GaAs(CGaAs): a high performance BiCMOS alternative)), GaAs 1С Symposium IEEE Gallium Arsenide Integrated Circuit Symposium 17th Annual Technical Digest 1995, pp.1-4, DOI: 10.1109/GAAS. 1995.528953.11. W. Bernhardt, M. LaMacchia, J. Abrokwah and others, ((Complementary GaAs(CGaAs): a high performance BiCMOS alternative)), GaAs 1C Symposium IEEE Gallium Arsenide Integrated Circuit Symposium 17th Annual Technical Digest 1995, pp.1 -4, DOI: 10.1109/GAAS. 1995.528953.
12. A. Bessemoulin, J. Dishong, G. Clark and others, «1 watt broad Ka-band ultra small high power amplifier MMICs using 0.25-/spl mu/m GaAs PHEMTs)), 24th Annual Technical Digest Gallium Arsenide Integrated Circuit (GaAs 1С) Symposium, pp.1-4, DOI: 10.1109/GAAS.2002.1049025.12. A. Bessemoulin, J. Dishong, G. Clark and others, "1 watt broad Ka-band ultra small high power amplifier MMICs using 0.25-/spl mu/m GaAs PHEMTs)", 24th Annual Technical Digest Gallium Arsenide Integrated Circuit (GaAs 1C) Symposium, pp.1-4, DOI: 10.1109/GAAS.2002.1049025.
Claims (3)
Publications (1)
Publication Number | Publication Date |
---|---|
RU2789756C1 true RU2789756C1 (en) | 2023-02-09 |
Family
ID=
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9167327B1 (en) * | 2009-10-09 | 2015-10-20 | Cloud Microphones, Inc. | Microphone with rounded magnet motor assembly, backwave chamber, and phantom powered JFET circuit |
RU2687161C1 (en) * | 2018-07-23 | 2019-05-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Buffer amplifier for operation at low temperatures |
RU2721940C1 (en) * | 2020-01-30 | 2020-05-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Buffer amplifier of class ab on complementary field-effect transistors with control p-n junction for operation at low temperatures |
RU2732583C1 (en) * | 2020-01-30 | 2020-09-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Low-temperature operational amplifier with high attenuation of input in-phase signal on complementary field-effect transistors with control p-n junction |
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9167327B1 (en) * | 2009-10-09 | 2015-10-20 | Cloud Microphones, Inc. | Microphone with rounded magnet motor assembly, backwave chamber, and phantom powered JFET circuit |
US9888315B1 (en) * | 2009-10-09 | 2018-02-06 | Cloud Microphones, LLC. | Microphone with rounded magnet motor assembly, backwave chamber, and phantom powered JFET circuit |
RU2687161C1 (en) * | 2018-07-23 | 2019-05-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Buffer amplifier for operation at low temperatures |
RU2721940C1 (en) * | 2020-01-30 | 2020-05-25 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Buffer amplifier of class ab on complementary field-effect transistors with control p-n junction for operation at low temperatures |
RU2732583C1 (en) * | 2020-01-30 | 2020-09-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Low-temperature operational amplifier with high attenuation of input in-phase signal on complementary field-effect transistors with control p-n junction |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5594383A (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
US7205807B2 (en) | Cascode signal driver with low harmonic content | |
Zhang et al. | A regulated body-driven CMOS current mirror for low-voltage applications | |
Hasan | Design of a low-power 3.5-GHz broad-band CMOS transimpedance amplifier for optical transceivers | |
US6677799B1 (en) | Integrator with high gain and fast transient response | |
Coban et al. | Low-voltage analog IC design in CMOS technology | |
US6005439A (en) | Unity gain signal amplifier | |
Nguyen et al. | A high efficiency high power density harmonic-tuned Ka band stacked-FET GaAs power amplifier | |
US6414552B1 (en) | Operational transconductance amplifier with a non-linear current mirror for improved slew rate | |
Kobal et al. | A G m-Boosting Technique for Millimeter-Wave Low-Noise Amplifiers in 28-nm Triple-Well Bulk CMOS Using Floating Resistor in Body Biasing | |
RU2789756C1 (en) | Gallium arsenide differential stage with an amplification steepness multiplier | |
Dennler et al. | Monolithic three-stage 6–18GHz high power amplifier with distributed interstage in GaN technology | |
Chang et al. | A W-band monolithic, singly balanced resistive mixer with low conversion loss | |
Niven et al. | X-band GaAs stacked-FET amplifier | |
Sing et al. | Design and analysis of folded cascode operational amplifier using 0.13 µm CMOS technology | |
RU2788499C1 (en) | Gallium arsenide differential voltage-current converter | |
US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
CN107896096A (en) | Sampling hold circuit front-end wideband amplifier | |
Samperi et al. | 1-mS constant-Gm GaN transconductor with embedded process compensation | |
Lan et al. | High performance two-stage bootstrapped GaAs comparator with gain enhancement | |
CN111585529A (en) | Method of forming semiconductor device and structure thereof | |
RU2293433C1 (en) | Differential amplifier with increased weakening of input cophased signal | |
Bansal et al. | A novel current subtractor based on modified wilson current mirror using PMOS transistors | |
US11683018B2 (en) | Class A amplifier with push-pull characteristic | |
RU2789482C1 (en) | Push-pull gallium arsenide buffer amplifier with a small dead zone of the amplitude characteristic |