RU2779793C1 - Integrated circuits that include storage cells - Google Patents

Abstract

FIELD: electronic equipment.

SUBSTANCE: integrated circuit for the excitation of a plurality of fluid activation devices includes a plurality of storage cells, a selection scheme, configuration logic and control logic. Each storage cell corresponds to a fluid activation device. The selection scheme selects the fluid activation devices and storage cells corresponding to the selected fluid activation devices. Configuration logic activates or deactivates access to a set of storage cells. The control logic either activates the selected fluid activation devices or accesses the storage cells corresponding to the selected fluid activation devices based on the state of the configuration logic.

EFFECT: expansion of the range of solutions for integrated circuit production.

15 cl, 12 dwg

Description

Уровень техникиState of the art

[0001] Струйная печатающая система, в качестве одного примера системы выброса текучей среды, может включать в себя печатающую головку, компонент подачи чернил, который подает жидкие чернила в печатающую головку, и электронный контроллер, который управляет печатающей головкой. Печатающая головка, в качестве одного примера устройства выброса текучей среды, выбрасывает капли чернил через множество сопел или отверстий и к носителю для печати, такому как лист бумаги, с тем чтобы печатать на носителе для печати. В некоторых примерах, отверстия размещаются в по меньшей мере одной колонке или массиве таким образом, что надлежащим образом упорядоченный выброс чернил из отверстий приводит к тому, что знаки или другие изображения печатаются на носителе для печати по мере того, как печатающая головка и носитель для печати перемещаются относительно друг друга.[0001] An inkjet printing system, as one example of a fluid ejection system, may include a print head, an ink supply component that supplies liquid ink to the print head, and an electronic controller that controls the print head. A printhead, as one example of a fluid ejection device, ejects ink droplets through a plurality of nozzles or holes and toward a recording medium, such as a sheet of paper, so as to print on the recording medium. In some examples, holes are placed in at least one column or array such that properly ordered ejection of ink from the holes results in characters or other images being printed on the print media as the print head and print media move relative to each other.

Краткое описание чертежейBrief description of the drawings

[0002] Фиг. 1A является блок-схемой, иллюстрирующей один пример интегральной схемы для возбуждения множества устройств активации текучей среды.[0002] FIG. 1A is a block diagram illustrating one example of an integrated circuit for driving a plurality of fluid activation devices.

[0003] Фиг. 1B является блок-схемой, иллюстрирующей другой пример интегральной схемы для возбуждения множества устройств активации текучей среды.[0003] FIG. 1B is a block diagram illustrating another example of an integrated circuit for driving a plurality of fluid activation devices.

[0004] Фиг. 2 является принципиальной схемой, иллюстрирующей один пример схемы для возбуждения множества устройств активации текучей среды или осуществления доступа к соответствующим запоминающим ячейкам.[0004] FIG. 2 is a circuit diagram illustrating one example of a circuit for driving a plurality of fluid activation devices or accessing respective memories.

[0005] Фиг. 3A является блок-схемой, иллюстрирующей один пример интегральной схемы для осуществления доступа к запоминающему устройству, ассоциированному с устройством выброса текучей среды.[0005] FIG. 3A is a block diagram illustrating one example of an integrated circuit for accessing a storage device associated with a fluid ejection device.

[0006] Фиг. 3B является блок-схемой, иллюстрирующей другой пример интегральной схемы для осуществления доступа к запоминающему устройству, ассоциированному с устройством выброса текучей среды.[0006] FIG. 3B is a block diagram illustrating another example of an integrated circuit for accessing a storage device associated with a fluid ejection device.

[0007] Фиг. 4A и 4B иллюстрируют один пример матрицы выброса текучей среды.[0007] FIG. 4A and 4B illustrate one example of a fluid release matrix.

[0008] Фиг. 5A иллюстрирует укрупненный вид одного примера участка матрицы выброса текучей среды.[0008] FIG. 5A illustrates an enlarged view of one example of a portion of the fluid release matrix.

[0009] Фиг. 5B является блок-схемой, иллюстрирующей один пример группы запоминающих ячеек матрицы выброса текучей среды по фиг. 5A.[0009] FIG. 5B is a block diagram illustrating one example of the group of storage cells of the fluid ejection matrix of FIG. 5A.

[0010] Фиг. 6A иллюстрирует укрупненный вид другого примера участка матрицы выброса текучей среды.[0010] FIG. 6A illustrates an enlarged view of another example of a portion of the fluid ejection matrix.

[0011] Фиг. 6B является блок-схемой, иллюстрирующей один пример группы запоминающих ячеек матрицы выброса текучей среды по фиг. 6A.[0011] FIG. 6B is a block diagram illustrating one example of the group of storage cells of the fluid ejection matrix of FIG. 6A.

[0012] Фиг. 7 является блок-схемой, иллюстрирующей один пример системы выброса текучей среды.[0012] FIG. 7 is a block diagram illustrating one example of a fluid ejection system.

Подробное описание изобретенияDetailed description of the invention

[0013] В нижеприведенном подробном описании следует обратиться к прилагаемым чертежам, которые составляют часть настоящего документа, и на которых показаны в качестве иллюстрации конкретные примеры, в которых может осуществляться на практике раскрытие. Следует понимать, что другие примеры могут использоваться, и что структурные или логические изменения могут вноситься без отступления от объема настоящего раскрытия. В силу этого нижеприведенное подробное описание не должно рассматриваться в ограничивающем смысле, и объем настоящего раскрытия задается только посредством прилагаемой формулы изобретения. Следует понимать, что признаки различных примеров, описанных в данном документе, могут комбинироваться, частично или полностью, между собой, если прямо не указано иное.[0013] In the following detailed description, reference should be made to the accompanying drawings, which form a part of this document, and which show, by way of illustration, specific examples in which the disclosure may be practiced. It should be understood that other examples may be used, and that structural or logical changes may be made without departing from the scope of this disclosure. As such, the following detailed description is not to be construed in a limiting sense, and the scope of the present disclosure is only defined by the appended claims. It should be understood that the features of the various examples described herein may be combined, in part or in full, with each other, unless expressly indicated otherwise.

[0014] Матрицы выброса текучей среды, к примеру термографические струйные (TIJ) матрицы, могут представлять собой узкие и длинные фрагменты кремния. Площадь кремния, используемая матрицей, связана с затратами на матрицу таким образом, что любая функциональность, которая может удаляться из матрицы, должна удаляться или модифицироваться, чтобы иметь несколько целей, если это возможно. Энергонезависимое запоминающее устройство (NVM) может использоваться на матрице, чтобы переносить информацию из матрицы в принтер, такую как тепловое поведение, смещения, информация региона, цветовая карта, число сопел и т.д. Помимо этого, NVM также может использоваться для того, чтобы переносить информацию из принтера в матрицу, к примеру, измеритель расхода чернил, информация работоспособности сопел и т.д. Запоминающие устройства могут состоять из элементов хранения данных, считывающих/записывающих мультиплексоров и схем активации/адресации. Для небольших запоминающих устройств, схемы, не связанные с хранением данных, могут составлять большой процент от общей площади, используемой посредством запоминающего устройства, что обуславливает то, что небольшие запоминающие устройства являются очень неэффективными в отношении площади.[0014] Fluid ejection arrays, such as thermographic inkjet (TIJ) arrays, may be narrow and long pieces of silicon. The area of silicon used by the die is related to die cost such that any functionality that can be removed from the die must be removed or modified to serve multiple purposes if possible. A non-volatile memory (NVM) may be used on the matrix to transfer information from the matrix to the printer, such as thermal behavior, offsets, region information, color map, number of nozzles, and so on. In addition, the NVM can also be used to transfer information from the printer to the matrix, such as ink meter, nozzle health information, etc. The storage devices may consist of data storage elements, read/write multiplexers, and activation/addressing circuits. For small storage devices, non-storage circuitry can make up a large percentage of the total area used by the storage device, causing small storage devices to be very space inefficient.

[0015] Соответственно, в данном документе раскрываются интегральные схемы (например, матрицы выброса текучей среды), включающие в себя запоминающие ячейки, соответствующие устройствам активации текучей среды. Идентичная схемная логика используется для того, чтобы либо активировать выбранные устройства активации текучей среды, либо осуществлять доступ к выбранным соответствующим запоминающим ячейкам на основе принимаемых адресов и данных сопел. Данные, сохраненные в каждой запоминающей ячейке, могут считываться из интегральной схемы через единственную контактную площадку. Запоминающие ячейки могут распределяться по длине интегральной схемы рядом с соответствующими устройствами активации текучей среды.[0015] Accordingly, this document discloses integrated circuits (eg, fluid ejection matrices) including memory cells corresponding to fluid activation devices. The same circuit logic is used to either activate selected fluid activation devices or access selected appropriate memory locations based on received addresses and nozzle data. The data stored in each storage cell can be read from the integrated circuit through a single pad. The memory cells may be distributed along the length of the integrated circuit adjacent to the respective fluid activation devices.

[0016] При использовании в данном документе, сигнал "высоким с логическим уровнем" представляет собой логическую "единицу" или сигнал "включения" либо сигнал, имеющий напряжение, примерно равное логической электроэнергии, подаваемой в интегральную схему (например, приблизительно между 1,8 В и 15 В, к примеру, 5,6 В). При использовании в данном документе, сигнал "низким с логическим уровнем" представляет собой логический "нуль" или сигнал "выключения" либо сигнал, имеющий напряжение, примерно равное возврату через землю логической электроэнергии для логической электроэнергии, подаваемой в интегральную схему (например, приблизительно 0 В).[0016] As used herein, a "logic high" signal is a logic "one" or "on" signal, or a signal having a voltage approximately equal to the logic power supplied to the integrated circuit (e.g., between approximately 1.8 V and 15 V, for example, 5.6 V). As used herein, a "low to logic" signal is a logic "zero" or "off" signal, or a signal having a voltage approximately equal to the logic power return through ground for the logic power supplied to the integrated circuit (e.g., approximately 0 AT).

[0017] Фиг. 1A является блок-схемой, иллюстрирующей один пример интегральной схемы 100 для возбуждения множества устройств активации текучей среды. Интегральная схема 100 включает в себя множество устройств 102₀-102_N активации текучей среды, где "N" является любым подходящим числом устройств активации текучей среды. Интегральная схема 100 также включает в себя множество запоминающих ячеек 104₀-104_N, схему 106 выбора, управляющую логику 108 и конфигурационную логику 110. Каждое устройство 102₀-102_N активации текучей среды электрически соединяется с управляющей логикой 108 через тракт 101₀-101_N передачи сигналов, соответственно. Каждая запоминающая ячейка 104₀-104_N электрически соединяется с управляющей логикой 108 через тракт 103₀-103_N передачи сигналов, соответственно. Управляющая логика 108 электрически соединяется со схемой 106 выбора через тракт 107 передачи сигналов и с конфигурационной логикой 110 через тракт 109 передачи сигналов.[0017] FIG. 1A is a block diagram illustrating one example of an integrated circuit 100 for driving a plurality of fluid activation devices. The integrated circuit 100 includes a plurality of fluid activation devices 102 ₀ -102 _N , where "N" is any suitable number of fluid activation devices. Integrated circuit 100 also includes a plurality of memory cells 104 ₀ -104 _N , selection circuit 106, control logic 108, and configuration logic 110. Each fluid activation device 102 ₀ -102 _N is electrically coupled to control logic 108 via path 101 ₀ -101 _N signaling, respectively. Each storage cell 104 ₀ -104 _N is electrically connected to the control logic 108 via a signaling path 103 ₀ -103 _N , respectively. The control logic 108 is electrically connected to the selection circuit 106 via a signaling path 107 and to the configuration logic 110 via a signaling path 109 .

[0018] В одном примере, каждое устройство 102₀-102_N активации текучей среды включает в себя сопло или насос текучей среды, чтобы выбрасывать капли текучей среды. Каждая запоминающая ячейка 104₀-104_N соответствует устройству 102₀-102_N активации текучей среды, соответственно. В одном примере, каждая запоминающая ячейка 104₀-104_N включает в себя энергонезависимую запоминающую ячейку (например, транзистор с плавающим затвором, программируемую ячейку с плавкой перемычкой и т.д.). Схема 106 выбора выбирает устройства 102₀-102_N активации текучей среды и запоминающие ячейки 104₀-104_N, соответствующие выбранным устройствам 102₀-102_N активации текучей среды. Схема 106 выбора может включать в себя декодер адресов, логику активации и/или другие подходящие логические схемы для выбора устройств 102₀-102_N активации текучей среды и соответствующих запоминающих ячеек 104₀-104_N в ответ на сигнал адреса и сигнал данных сопел. Конфигурационная логика 110 активирует или деактивирует доступ ко множеству запоминающих ячеек 104₀-104_N. Конфигурационная логика 110 может включать в себя запоминающее устройство или другие подходящие логические схемы для активации или деактивации доступа ко множеству запоминающих ячеек 104₀-104_N.[0018] In one example, each fluid activation device 102 ₀ -102 _N includes a fluid nozzle or pump to eject fluid droplets. Each storage cell 104 ₀ -104 _N corresponds to a fluid activation device 102 ₀ -102 _N , respectively. In one example, each memory cell 104 ₀ -104 _N includes a non-volatile memory cell (eg, a floating gate transistor, a programmable fusible link cell, etc.). The selection circuit 106 selects fluid activation devices 102 ₀ -102 _N and memory cells 104 ₀ -104 _N corresponding to the selected fluid activation devices 102 ₀ -102 _N . The selection circuit 106 may include an address decoder, activation logic, and/or other suitable logic for selecting the fluid activation devices 102 ₀ -102 _N and corresponding memories 104 ₀ -104 _N in response to the address signal and the nozzle data signal. The configuration logic 110 activates or deactivates access to a plurality of storage cells 104 ₀ -104 _N . Configuration logic 110 may include storage or other suitable logic to enable or disable access to multiple storage cells 104 ₀ -104 _N .

[0019] Управляющая логика 108 либо активирует выбранные устройства 102₀-102_N активации текучей среды, либо осуществляет доступ к запоминающим ячейкам 104₀-104_N, соответствующим выбранным устройствам активации текучей среды, на основе состояния конфигурационной логики 110. Управляющая логика 108 может включать в себя микропроцессор, специализированную интегральную схему (ASIC) или другие подходящие логические схемы для управления работой интегральной схемы 100. Хотя схема 106 выбора, управляющая логика 108 и конфигурационная логика 110 проиллюстрированы как отдельные блоки на фиг. 1A, в других примерах, схема 106 выбора, управляющая логика 108 и/или конфигурационная логика 110 могут комбинироваться в единый блок или в другое число блоков.[0019] The control logic 108 either activates the selected fluid activation devices 102 ₀ -102 _N or accesses the memories 104 ₀ -104 _N corresponding to the selected fluid activation devices based on the state of the configuration logic 110. The control logic 108 may include includes a microprocessor, an application specific integrated circuit (ASIC), or other suitable logic circuits for controlling the operation of the integrated circuit 100. Although the selection circuit 106, control logic 108 and configuration logic 110 are illustrated as separate blocks in FIG. 1A, in other examples, selection circuit 106, control logic 108, and/or configuration logic 110 may be combined into a single block or other number of blocks.

[0020] Фиг. 1B является блок-схемой, иллюстрирующей другой пример интегральной схемы 120 для возбуждения множества устройств активации текучей среды. Интегральная схема 120 включает в себя множество устройств 102₀-102_N активации текучей среды, множество запоминающих ячеек 104₀-104_N, схему 106 выбора и управляющую логику 108. Помимо этого, интегральная схема 120 включает в себя схему 130 записи, датчик 132 и конфигурационный регистр 136. В одном примере, конфигурационная логика 110 интегральной схемы 100 по фиг. 1A включает в себя конфигурационный регистр 136.[0020] FIG. 1B is a block diagram illustrating another example of an integrated circuit 120 for driving a plurality of fluid activation devices. The integrated circuit 120 includes a plurality of fluid activation devices 102 ₀ -102 _N , a plurality of memory cells 104 ₀ -104 _N , a selection circuit 106, and control logic 108. In addition, the integrated circuit 120 includes a recording circuit 130, a sensor 132, and configuration register 136. In one example, configuration logic 110 of integrated circuit 100 of FIG. 1A includes configuration register 136.

[0021] В этом примере, схема 106 выбора включает в себя декодер 122 адресов и логику 124 активации. Декодер 122 адресов принимает адреса и данные через интерфейс 126 данных. Декодер 122 адресов электрически соединяется с логикой 124 активации. Логика 124 активации принимает сигнал запуска через интерфейс 128 запуска. Каждая запоминающая ячейка 104₀-104_N электрически соединяется со схемой 130 записи через интерфейс 134 считывания. Датчик 132 электрически соединяется с управляющей логикой 108 через тракт 131 передачи сигналов и с интерфейсом 134 считывания.[0021] In this example, the selection circuit 106 includes an address decoder 122 and activation logic 124. The address decoder 122 receives addresses and data via the data interface 126 . Address decoder 122 is electrically coupled to activation logic 124 . Activation logic 124 receives a trigger signal via trigger interface 128 . Each storage cell 104 ₀ -104 _N is electrically connected to the write circuit 130 via a read interface 134 . Sensor 132 is electrically coupled to control logic 108 via signal path 131 and to readout interface 134 .

[0022] Декодер 122 адресов выбирает устройства 102₀-102_N активации текучей среды и запоминающие ячейки 104₀-104_N, соответствующие выбранным устройствам 102₀-102_N активации текучей среды, в ответ на адрес. Адрес может приниматься через интерфейс 126 данных. Логика 124 активации активирует выбранные устройства 102₀-102_N активации текучей среды и запоминающие ячейки 104₀-104_N, соответствующие выбранным устройствам 102₀-102_N активации текучей среды, на основе сигнала данных и сигнала запуска. Сигнал данных может включать в себя данные сопел, указывающие то, какое устройство(а) активации текучей среды для предоставленного адреса должно выбираться. Сигнал данных может приниматься через интерфейс 126 данных. Сигнал запуска указывает то, когда выбранные устройства активации текучей среды должны активироваться (т.е. запускаться), либо то, когда к соответствующим запоминающим ячейкам должен осуществляться доступ. Сигнал запуска может приниматься через интерфейс 128 запуска. Каждый из интерфейса 126 данных, интерфейса 128 запуска и интерфейса 134 считывания может представлять собой контактную площадку, штырьковый вывод, контактный столбик, провод или другой подходящий электрический интерфейс для передачи сигналов в и/или из интегральной схемы 120. Каждый из интерфейсов 126, 128 и 134 может электрически соединяться с системой выброса текучей среды (например, ведущим печатающим оборудованием, таким как система 500 выброса текучей среды, которая описывается ниже со ссылкой на фиг. 7).[0022] The address decoder 122 selects fluid activation devices 102 ₀ -102 _N and storage cells 104 ₀ -104 _N corresponding to the selected fluid activation devices 102 ₀ -102 _N in response to the address. The address may be received via data interface 126 . The activation logic 124 activates the selected fluid activation devices 102 ₀ -102 _N and the storage cells 104 ₀ -104 _N corresponding to the selected fluid activation devices 102 ₀ -102 _N based on the data signal and the trigger signal. The data signal may include nozzle data indicating which fluid activation device(s) for the provided address should be selected. The data signal may be received via the data interface 126 . The trigger signal indicates when the selected fluid activation devices are to be activated (ie, triggered) or when the corresponding memories are to be accessed. The trigger signal may be received via trigger interface 128 . Each of data interface 126, trigger interface 128, and read interface 134 may be a pad, pin, bollard, wire, or other suitable electrical interface for transmitting signals to and/or from integrated circuit 120. Each of interfaces 126, 128, and 134 may be electrically coupled to a fluid ejection system (eg, leading printing equipment such as fluid ejection system 500, which is described below with reference to FIG. 7).

[0023] Конфигурационный регистр 136 сохраняет данные для того, чтобы активировать или деактивировать доступ ко множеству запоминающих ячеек 104₀-104_N. Управляющая логика 108 либо активирует выбранные устройства 102₀-102_N активации текучей среды, либо осуществляет доступ к запоминающим ячейкам 104₀-104_N, соответствующим выбранным устройствам 102₀-102_N активации текучей среды, на основе данных, сохраненных в конфигурационном регистре 136. В одном примере, конфигурационный регистр 136 также сохраняет данные для того, чтобы активировать доступ для записи или доступ для считывания ко множеству запоминающих ячеек 104₀-104_N. В другом примере, конфигурационный регистр 136 также сохраняет данные для того, чтобы активировать или деактивировать датчик 132.[0023] The configuration register 136 stores data in order to enable or disable access to the plurality of storage cells 104 ₀ -104 _N . The control logic 108 either activates the selected fluid activation devices 102 ₀ -102 _N or accesses the memory cells 104 ₀ -104 _N corresponding to the selected fluid activation devices 102 ₀ -102 _N based on the data stored in the configuration register 136. In one example, the configuration register 136 also stores data in order to enable write access or read access to the plurality of storage cells 104 ₀ -104 _N . In another example, configuration register 136 also stores data in order to enable or disable sensor 132.

[0024] Конфигурационный регистр 136 может представлять собой запоминающее устройство (например, энергонезависимое запоминающее устройство, сдвиговый регистр и т.д.) и может включать в себя любое подходящее число битов (например, 4-24 бита, к примеру, 12 битов). В определенных примерах, конфигурационный регистр 136 также может сохранять конфигурационные данные для тестирования интегральной схемы 120, обнаружения трещин внутри подложки интегральной схемы 120, активации таймеров интегральной схемы 120, задания аналоговых задержек интегральной схемы 120, признания допустимыми операций интегральной схемы 120 либо для конфигурирования других функций интегральной схемы 120.[0024] Configuration register 136 may be a storage device (eg, non-volatile storage device, shift register, etc.) and may include any suitable number of bits (eg, 4-24 bits, eg, 12 bits). In certain examples, configuration register 136 may also store configuration data for testing integrated circuit 120, detecting cracks within an integrated circuit 120 substrate, activating integrated circuit 120 timers, setting integrated circuit 120 analog delays, validating integrated circuit 120 operations, or configuring other functions. integrated circuit 120.

[0025] Данные, сохраненные в запоминающих ячейках 104₀-104_N, могут считываться через интерфейс 134 считывания, когда к выбранным запоминающим ячейкам 104₀-104_N осуществлен доступ посредством управляющей логики 108. Помимо этого, схема 130 записи может записывать данные в выбранные запоминающие ячейки, когда к выбранным запоминающим ячейкам 104₀-104_N осуществлен доступ посредством управляющей логики 108. Датчик 132 может представлять собой прибор с p-n-переходом (например, тепловой диод), резистивное устройство (например, детектор трещин) или другое подходящее устройство для считывания состояния интегральной схемы 120. Датчик 132 может считываться через интерфейс 134 считывания.[0025] The data stored in the memory cells 104 ₀ -104 _N can be read via the read interface 134 when the selected memory cells 104 ₀ -104 _N are accessed by the control logic 108. In addition, the write circuit 130 can write data to the selected memory cells when the selected memory cells 104 ₀ -104 _N are accessed by control logic 108. Sensor 132 may be a p-n junction device (eg, a thermal diode), a resistive device (eg, a crack detector), or other suitable device for reading the state of the integrated circuit 120. The sensor 132 can be read through the interface 134 reading.

[0026] Фиг. 2 является принципиальной схемой, иллюстрирующей один пример схемы 200 для возбуждения множества устройств активации текучей среды или осуществления доступа к соответствующим запоминающим ячейкам. В одном примере, схема 200 представляет собой часть интегральной схемы 100 по фиг. 1A или интегральной схемы 120 по фиг. 1B. Схема 200 иллюстрирует одну группу 16 устройств активации текучей среды и соответствующую группу 16 запоминающих ячеек. Интегральная схема, к примеру, интегральная схема 100 по фиг. 1A или интегральная схема 120 по фиг. 1B, может включать в себя любое подходящее число групп устройств активации текучей среды и соответствующих запоминающих ячеек. Хотя группа из 16 устройств активации и соответствующих запоминающих ячеек проиллюстрирована на фиг. 2, в других примерах число устройств активации текучей среды и соответствующих запоминающих ячеек в каждой группе может варьироваться.[0026] FIG. 2 is a circuit diagram illustrating one example of a circuit 200 for driving a plurality of fluid activation devices or accessing respective memories. In one example, circuit 200 is part of integrated circuit 100 of FIG. 1A or integrated circuit 120 of FIG. 1b. Diagram 200 illustrates one group 16 of fluid activation devices and a corresponding group 16 of memory cells. An integrated circuit, such as integrated circuit 100 of FIG. 1A or integrated circuit 120 of FIG. 1B may include any suitable number of groups of fluid activation devices and corresponding memory cells. Although a group of 16 activation devices and corresponding memories is illustrated in FIG. 2, in other examples, the number of fluid activation devices and corresponding memory cells in each group may vary.

[0027] Схема 200 включает в себя множество устройств 202₀-202₁₅ активации текучей среды, множество запоминающих ячеек 204₀-204₁₅, декодер адресов, включающий в себя логические вентили 222₀-222₁₅, логику активации, включающую в себя логические вентили 227 и 224₀-224₁₅, схему записи, включающую в себя регулятор 230 напряжения записи в запоминающее устройство, транзисторы 238 и 240 и контактную (т.е. считывания) площадку 241. Первый ввод логического вентиля 227 принимает данные сопел через тракт 226 передачи сигналов данных сопел. Второй ввод логического вентиля 227 принимает сигнал запуска через тракт 228 передачи сигналов запуска. Вывод логического вентиля 227 электрически соединяется с первым вводом каждого логического вентиля 224₀-224₁₅ через тракт 229 передачи сигналов. Ввод каждого логического вентиля 222₀-222₁₅ принимает сигнал адреса через тракт 221 передачи сигналов адреса. Вывод каждого логического вентиля 222₀-222₁₅ электрически соединяется со вторым вводом каждого логического вентиля 224₀-224₁₅ через тракт 223₀-223₁₅ передачи сигналов, соответственно. Вывод каждого логического вентиля 224₀-224₁₅ электрически соединяется с устройством 202₀-202₁₅ активации текучей среды и с запоминающей ячейкой 204₀-204₁₅ через тракт 225₀-225₁₅ передачи сигналов, соответственно.[0027] Circuit 200 includes a plurality of fluid activation devices 202 ₀ -202 ₁₅ , a plurality of memory cells 204 ₀ -204 ₁₅ , an address decoder including logic gates 222 ₀ -222 ₁₅ , activation logic including logic gates 227 and 224 ₀ -224 ₁₅ , a write circuit including a memory write voltage regulator 230, transistors 238 and 240, and pad 241. The first input of logic gate 227 receives nozzle data via transmission path 226 nozzle data signals. The second input of logic gate 227 receives a trigger signal via trigger path 228 . The output of the logic gate 227 is electrically connected to the first input of each logic gate 224 ₀ -224 ₁₅ through the path 229 signaling. The input of each logic gate 222 ₀ -222 ₁₅ receives an address signal via the address signaling path 221 . The output of each logic gate 222 ₀ -222 ₁₅ is electrically connected to the second input of each logic gate 224 ₀ -224 ₁₅ through the path 223 ₀ -223 ₁₅ signaling, respectively. The output of each logic gate 224 ₀ -224 ₁₅ is electrically connected to the fluid activation device 202 ₀ -202 ₁₅ and to the memory cell 204 ₀ -204 ₁₅ via signaling path 225 ₀ -225 ₁₅ , respectively.

[0028] Каждое устройство 202₀-202₁₅ активации текучей среды включает в себя логический вентиль 208, транзистор 210 и запускающий резистор 212. Хотя устройство 202₀ активации текучей среды проиллюстрировано и описано в данном документе, другие устройства 202₁-202₁₅ активации текучей среды включают в себя аналогичную схему. Первый ввод логического вентиля 208 электрически соединяется с трактом 225₀ передачи сигналов. Второй ввод (инвертированный) логического вентиля 208 принимает сигнал активации запоминающего устройства через тракт 207 передачи сигналов активации запоминающего устройства. Вывод логического вентиля 208 электрически соединяется с затвором транзистора 210 через тракт 209 передачи сигналов. Одна сторона тракта "исток-сток" транзистора 210 электрически соединяется с общим или заземляющим узлом 214. Другая сторона тракта "исток-сток" транзистора 210 электрически соединяется с одной стороной запускающего резистора 212 через тракт 211 передачи сигналов. Другая сторона запускающего резистора 212 электрически соединяется с узлом 215 питающего напряжения (например, VPP).[0028] Each fluid activation device 202 ₀ -202 ₁₅ includes a logic gate 208, a transistor 210, and a trigger resistor 212. Although the fluid activation device 202 ₀ is illustrated and described herein, other fluid activation devices 202 ₁ -202 ₁₅ environments include a similar schema. The first input of the logic gate 208 is electrically connected to the path 225 ₀ signaling. The second input (inverted) of logic gate 208 receives a memory activation signal via a memory activation signaling path 207 . The output of logic gate 208 is electrically connected to the gate of transistor 210 via signal path 209 . One side of the source-drain path of transistor 210 is electrically coupled to common or ground node 214. The other side of the source-drain path of transistor 210 is electrically coupled to one side of trigger resistor 212 via signal path 211. The other side of the trigger resistor 212 is electrically connected to the power supply node 215 (eg, VPP).

[0029] Каждая запоминающая ячейка 204₀-204₁₅ включает в себя транзисторы 216 и 218 и транзистор 220 с плавающим затвором. Хотя запоминающая ячейка 204₀ проиллюстрирована и описана в данном документе, другие запоминающие ячейки 204₁-204₁₅ включают в себя аналогичную схему. Затвор транзистора 216 электрически соединяется с трактом 225₀ передачи сигналов. Одна сторона тракта "исток-сток" транзистора 216 электрически соединяется с общим или заземляющим узлом 214. Другая сторона тракта "исток-сток" транзистора 216 электрически соединяется с одной стороной тракта "исток-сток" транзистора 218 через тракт 217 передачи сигналов. Затвор транзистора 218 принимает сигнал активации запоминающего устройства через тракт 207 передачи сигналов активации запоминающего устройства. Другая сторона тракта "исток-сток" транзистора 218 электрически соединяется с одной стороной тракта "исток-сток" транзистора 220 с плавающим затвором через тракт 219 передачи сигналов. Другая сторона тракта "исток-сток" транзистора 220 с плавающим затвором электрически соединяется с регулятором 230 напряжения записи в запоминающее устройство и одной стороной тракта "исток-сток" транзистора 238 через тракт 234 передачи сигналов.[0029] Each memory cell 204 ₀ -204 ₁₅ includes transistors 216 and 218 and a floating gate transistor 220. While memory cell 204 ₀ is illustrated and described herein, other memory cells 204 ₁ -204 ₁₅ include similar circuitry. The gate of transistor 216 is electrically connected to signal path ₂₂₅₀ . One side of the source-drain path of transistor 216 is electrically coupled to common or ground node 214. The other side of the source-drain path of transistor 216 is electrically coupled to one side of the source-drain path of transistor 218 via signal path 217. The gate of transistor 218 receives a memory activation signal via a memory activation signaling path 207 . The other side of the source-drain path of transistor 218 is electrically connected to one side of the source-drain path of floating gate transistor 220 via signal path 219. The other side of the source-drain path of the floating gate transistor 220 is electrically connected to the memory write voltage regulator 230 and one side of the source-drain path of the transistor 238 via the signal path 234.

[0030] Регулятор 230 напряжения записи в запоминающее устройство принимает сигнал записи в запоминающее устройство через тракт 232 передачи сигналов записи в запоминающее устройство. Затвор транзистора 238 и затвор транзистора 240 принимают сигнал считывания из запоминающего устройства через тракт 236 передачи сигналов считывания из запоминающего устройства. Другая сторона тракта "исток-сток" транзистора 238 электрически соединяется с одной стороной тракта "исток-сток" транзистора 240 через тракт 239 передачи сигналов. Другая сторона тракта "исток-сток" транзистора 240 электрически соединяется с площадкой 241 считывания.[0030] The memory write voltage controller 230 receives the memory write signal via the memory write signal path 232 . The gate of transistor 238 and the gate of transistor 240 receive a read memory signal via a read memory signal path 236 . The other side of the source-drain path of transistor 238 is electrically connected to one side of the source-drain path of transistor 240 via signal path 239. The other side of the path "source-drain" of the transistor 240 is electrically connected to the site 241 reading.

[0031] Сигнал данных сопел на тракте 226 передачи сигналов данных сопел, сигнал запуска на тракте 228 передачи сигналов запуска и сигнал адреса на тракте 221 передачи сигналов адреса используются для того, чтобы активировать устройство 202₀-202₁₅ активации текучей среды или соответствующую запоминающую ячейку 204₀-204₁₅. Сигнал активации запоминающего устройства на тракте 207 передачи сигналов активации запоминающего устройства определяет то, активируется или нет устройство 202₀-202₁₅ активации текучей среды, либо то, осуществляется или нет к соответствующей запоминающей ячейке 204₀-204₁₅ доступ. В ответ на сигнал активации запоминающего устройства с высоким логическим уровнем, транзистор 218 включается, чтобы обеспечивать доступ к запоминающим ячейкам 204₀-204₁₅. Помимо этого, в ответ на сигнал активации запоминающего устройства с высоким логическим уровнем, логический вентиль 208 выводит сигнал с низким логическим уровнем, чтобы выключать транзистор 210 для того, чтобы предотвращать запуск устройств 202₀-202₁₅ активации текучей среды в ответ на сигнал запуска, передаваемый в тракты 225₀-225₁₅ передачи сигналов. В ответ на сигнал активации запоминающего устройства с низким логическим уровнем, транзистор 218 выключается, чтобы деактивировать доступ к запоминающим ячейкам 204₀-204₁₅. Помимо этого, в ответ на сигнал активации запоминающего устройства с низким логическим уровнем, логический вентиль 208 обеспечивает возможность сигналам запуска, передаваемым в тракты 225₀-225₁₅ передачи сигналов, запускать устройства 202₀-202₁₅ активации текучей среды. В одном примере, сигнал активации запоминающего устройства основан на бите данных, сохраненном в конфигурационном регистре, таком как конфигурационный регистр 136 по фиг. 1B. В другом примере, сигнал активации запоминающего устройства основан на бите данных, принимаемом посредством схемы 200, наряду с адресом и данными сопел, которые используются посредством конфигурационной логики, такой как конфигурационная логика 110 по фиг. 1A, для того, чтобы активировать или деактивировать запоминающие ячейки 204₀-204₁₅.[0031] The nozzle data signal on the nozzle data signal path 226, the trigger signal on the trigger signal path 228, and the address signal on the address signal path 221 are used to activate the fluid activation device 202 ₀ -202 ₁₅ or a corresponding storage cell 204 ₀ -204 ₁₅ . The memory activation signal on the memory activation signaling path 207 determines whether or not the fluid activation device 202 ₀ -202 ₁₅ is activated, or whether or not the corresponding storage cell 204 ₀ -204 ₁₅ is accessed. In response to the memory enable signal high, transistor 218 turns on to allow access to memory cells 204 ₀ -204 ₁₅ . In addition, in response to the memory activation signal high, the logic gate 208 outputs a logic low signal to turn off the transistor 210 in order to prevent the fluid activation devices 202 ₀ -202 ₁₅ from starting in response to the start signal, transmitted in paths 225 ₀ -225 ₁₅ signaling. In response to the memory enable signal low, transistor 218 turns off to disable access to memory cells 204 ₀ -204 ₁₅ . In addition, in response to a memory activation signal low, logic gate 208 enables trigger signals transmitted to signal paths 225 ₀ -225 ₁₅ to trigger fluid activation devices 202 ₀ -202 ₁₅ . In one example, the storage device activation signal is based on a data bit stored in a configuration register, such as configuration register 136 of FIG. 1b. In another example, the memory activation signal is based on a data bit received by circuit 200 along with address and nozzle data that are used by configuration logic such as configuration logic 110 of FIG. 1A in order to activate or deactivate the memory cells 204 ₀ -204 ₁₅ .

[0032] Сигнал данных сопел указывает то, должны ли выбираться устройства 202₀-202₁₅ активации текучей среды или соответствующие запоминающие ячейки 204₀-204₁₅. В одном примере, сигнал данных сопел включает в себя сигнал с высоким логическим уровнем, чтобы выбирать устройства 202₀-202₁₅ активации текучей среды или соответствующие запоминающие ячейки 204₀-204₁₅ и сигнал с низким логическим уровнем, чтобы отменять выбор устройств 202₀-202₁₅ активации текучей среды или соответствующих запоминающих ячеек 204₀-204₁₅. В ответ на сигнал данных сопел с высоким логическим уровнем, логический вентиль 227 передает сигнал с высоким логическим уровнем в тракт 229 передачи сигналов в ответ на сигнал запуска с высоким логическим уровнем. В ответ на сигнал данных сопел с низким логическим уровнем или сигнал запуска с низким логическим уровнем, логический вентиль 227 передает сигнал с низким логическим уровнем в тракт 229 передачи сигналов.[0032] The nozzle data signal indicates whether the fluid activation devices 202 ₀ -202 ₁₅ or the corresponding memory cells 204 ₀ -204 ₁₅ are to be selected. In one example, the nozzle data signal includes a logic high signal to select fluid activation devices 202 ₀ -202 ₁₅ or corresponding memories 204 ₀ -204 ₁₅ and a logic low signal to deselect devices 202 ₀ - 202 ₁₅ activation of the fluid or the corresponding memory cells 204 ₀ -204 ₁₅ . In response to the high nozzle data signal, the logic gate 227 transmits a high logic signal to the signal path 229 in response to the trigger high signal. In response to the nozzle data signal low or the start signal low, the logic gate 227 transmits a low signal to the signal path 229 .

[0033] Сигнал адреса выбирает одно из устройств 202₀-202₁₅ активации текучей среды или соответствующих запоминающих ячеек 204₀-204₁₅. В ответ на сигнал адреса, один из логических вентилей 222₀-222₁₅ передает сигнал с высоким логическим уровнем в соответствующий тракт 223₀-223₁₅ передачи сигналов. Другие логические вентили 222₀-222₁₅ передают сигнал с низким логическим уровнем в соответствующие тракты 223₀-223₁₅ передачи сигналов.[0033] The address signal selects one of the fluid activation devices 202 ₀ -202 ₁₅ or corresponding memory cells 204 ₀ -204 ₁₅ . In response to the address signal, one of the logic gates 222 ₀ -222 ₁₅ transmits a logic high signal to the corresponding signaling path 223 ₀ -223 ₁₅ . Other logic gates 222 ₀ -222 ₁₅ transmit a logic low signal to the respective signaling paths 223 ₀ -223 ₁₅ .

[0034] Каждый логический вентиль 224₀-224₁₅ передает сигнал с высоким логическим уровнем в соответствующий тракт 225₀-225₁₅ передачи сигналов в ответ на сигнал с высоким логическим уровнем на тракте 229 передачи сигналов и сигнал с высоким логическим уровнем на соответствующем тракте 223₀-223₁₅ передачи сигналов. Каждый логический вентиль 224₀-224₁₅ передает сигнал с низким логическим уровнем в соответствующий тракт 225₀-225₁₅ передачи сигналов в ответ на сигнал с низким логическим уровнем на тракте 229 передачи сигналов или сигнал с низким логическим уровнем на соответствующем тракте 223₀-223₁₅ передачи сигналов. Соответственно, в ответ на сигнал активации запоминающего устройства с низким логическим уровнем и сигнал с высоким логическим уровнем на тракте 225₀-225₁₅ передачи сигналов, соответствующее устройство 202₀-202₁₅ активации текучей среды запускается посредством активации соответствующего запускающего резистора 212. В ответ на сигнал активации запоминающего устройства с высоким логическим уровнем и сигнал с высоким логическим уровнем на тракте 225₀-225₁₅ передачи сигналов, соответствующая запоминающая ячейка 204₀-204₁₅ выбирается для доступа.[0034] Each logic gate 224 ₀ -224 ₁₅ transmits a logic high signal to the corresponding signaling path 225 ₀ -225 ₁₅ in response to a logic high signal on the signaling path 229 and a logic high signal on the corresponding signaling path 223 ₀ -223 ₁₅ signaling. Each logic gate 224 ₀ -224 ₁₅ transmits a logic low signal to the corresponding signaling path 225 ₀ -225 ₁₅ in response to a logic low signal on the signaling path 229 or a logic low signal on the corresponding path 223 ₀ -223 ₁₅ signaling. Accordingly, in response to the memory enable signal low and the signal high on the signaling path 225 ₀ -225 ₁₅ , the corresponding fluid activation device 202 ₀ -202 ₁₅ is triggered by activating the corresponding trigger resistor 212. In response to a storage high activation signal and a logic high signal on the signaling path 225 ₀ -225 ₁₅ , the corresponding storage cell 204 ₀ -204 ₁₅ is selected for access.

[0035] С запоминающей ячейкой 204₀-204₁₅, выбранной для доступа, регулятор 230 напряжения записи в запоминающее устройство может активироваться посредством сигнала записи в запоминающее устройство на тракте 232 передачи сигналов записи в запоминающее устройство таким образом, чтобы прикладывать напряжение к тракту 234 передачи сигналов, чтобы записывать бит данных в транзистор 220 с плавающим затвором. Помимо этого, с запоминающей ячейкой 204₀-204₁₅, выбранной для доступа, транзисторы 238 и 240 могут включаться в ответ на сигнал считывания из запоминающего устройства на тракте 236 передачи сигналов считывания из запоминающего устройства. С включенными транзисторами 238 и 240, бит данных, сохраненный в транзисторе 220 с плавающим затвором, может считываться через площадку 241 считывания (например, посредством ведущего печатающего оборудования, соединенного с площадкой 241 считывания). В одном примере, сигнал записи в запоминающее устройство и сигнал считывания из запоминающего устройства основаны на данных, сохраненных в конфигурационном регистре, таком как конфигурационный регистр 136 по фиг. 1B. В другом примере, сигнал записи в запоминающее устройство и сигнал считывания из запоминающего устройства основаны на данных, принимаемых посредством схемы 200, наряду с адресом и данными сопел, которые используются посредством конфигурационной логики, такой как конфигурационная логика 110 по фиг. 1A, для того, чтобы активировать сигнал считывания или сигнал записи.[0035] With the memory cell 204 ₀ -204 ₁₅ selected for access, the memory write voltage regulator 230 may be activated by a memory write signal on the memory write signal path 232 so as to apply a voltage to the transfer path 234 signals to write a bit of data to the floating gate transistor 220. In addition, with memory cell 204 ₀ -204 ₁₅ selected for access, transistors 238 and 240 may turn on in response to a read memory signal on read memory signal path 236 . With transistors 238 and 240 turned on, the bit of data stored in the floating gate transistor 220 can be read out via the read pad 241 (eg, by means of a host printing equipment connected to the read pad 241). In one example, the memory write signal and the memory read signal are based on data stored in a configuration register, such as configuration register 136 of FIG. 1b. In another example, the memory write signal and the memory read signal are based on data received by circuit 200 along with address and nozzle data that are used by configuration logic such as configuration logic 110 of FIG. 1A in order to activate a read signal or a write signal.

[0036] Фиг. 3A является блок-схемой, иллюстрирующей один пример интегральной схемы 300 для того, чтобы осуществлять доступ к запоминающему устройству, ассоциированному с устройством выброса текучей среды. В этом примере, устройства активации текучей среды могут быть расположены на интегральной схеме, отдельной от запоминающего устройства. Интегральная схема 300 включает в себя множество запоминающих ячеек 304₀-304_N, декодер 322 адресов, логику 324 активации и конфигурационную логику 310. Каждая запоминающая ячейка 304₀-304_N электрически соединяется с логикой 324 активации через тракт 303₀-303_N передачи сигналов, соответственно. Логика 324 активации электрически соединяется с декодером 322 адресов, с конфигурационной логикой 310 через тракт 309 передачи сигналов и принимает сигнал запуска через интерфейс 328 запуска. Декодер 322 адресов принимает сигнал данных через интерфейс 326 данных. Каждый из интерфейса 326 данных и интерфейса 328 запуска может представлять собой контактную площадку, штырьковый вывод, контактный столбик, провод или другой подходящий электрический интерфейс для передачи сигналов в и/или из интегральной схемы 300. Каждый из интерфейсов 326 и 328 может электрически соединяться с системой выброса текучей среды (например, с ведущим печатающим оборудованием).[0036] FIG. 3A is a block diagram illustrating one example of an integrated circuit 300 for accessing a storage device associated with a fluid ejection device. In this example, the fluid activation devices may be located on an integrated circuit separate from the storage device. The integrated circuit 300 includes a plurality of storage cells 304 ₀ -304 _N , an address decoder 322, an activation logic 324, and a configuration logic 310. Each storage cell 304 ₀ -304 _N is electrically coupled to the activation logic 324 via a signaling path 303 ₀ -303 _N , respectively. Activation logic 324 electrically couples to address decoder 322, to configuration logic 310 via signaling path 309, and receives a trigger signal via trigger interface 328. The address decoder 322 receives the data signal via the data interface 326 . Each of data interface 326 and trigger interface 328 may be a pad, pin, bollard, wire, or other suitable electrical interface for passing signals to and/or from integrated circuit 300. Each of interfaces 326 and 328 may be electrically coupled to the system. ejection of fluid (for example, with leading printing equipment).

[0037] В одном примере, каждая запоминающая ячейка 304₀-304_N включает в себя энергонезависимую запоминающую ячейку (например, транзистор с плавающим затвором, программируемую ячейку с плавкой перемычкой и т.д.). Декодер 322 адресов выбирает запоминающие ячейки 304₀-304_N в ответ на адрес, который может приниматься через интерфейс 326 данных. Логика 324 активации активирует выбранные запоминающие ячейки 304₀-304_N на основе сигнала данных в интерфейсе 326 данных и сигнала запуска в интерфейсе 328 запуска. Конфигурационная логика 310 активирует или деактивирует доступ ко множеству запоминающих ячеек 304₀-304_N.[0037] In one example, each memory cell 304 ₀ -304 _N includes a non-volatile memory cell (eg, a floating gate transistor, a programmable fusible link cell, etc.). Address decoder 322 selects storage cells 304 ₀ -304 _N in response to an address that can be received via data interface 326 . The activation logic 324 activates the selected storage cells 304 ₀ -304 _N based on the data signal at the data interface 326 and the trigger signal at the trigger interface 328 . The configuration logic 310 activates or deactivates access to the plurality of storage cells 304 ₀ -304 _N .

[0038] Фиг. 3B является блок-схемой, иллюстрирующей другой пример интегральной схемы 320 для того, чтобы осуществлять доступ к запоминающему устройству, ассоциированному с устройством выброса текучей среды. Интегральная схема 320 включает в себя множество запоминающих ячеек 304₀-304_N, декодер 322 адресов и логику 324 активации. Помимо этого, интегральная схема 320 включает в себя схему 330 записи и конфигурационный регистр 336. В одном примере, конфигурационная логика 310 интегральной схемы 300 по фиг. 3A включает в себя конфигурационный регистр 336. Каждая запоминающая ячейка 304₀-304_N электрически соединяется со схемой 330 записи через интерфейс 334 считывания.[0038] FIG. 3B is a block diagram illustrating another example of an integrated circuit 320 for accessing a storage device associated with a fluid ejection device. The integrated circuit 320 includes a plurality of storage cells 304 ₀ -304 _N , an address decoder 322, and activation logic 324 . In addition, the integrated circuit 320 includes a write circuit 330 and a configuration register 336. In one example, the configuration logic 310 of the integrated circuit 300 of FIG. 3A includes a configuration register 336. Each storage cell 304 ₀ -304 _N is electrically coupled to a write circuit 330 via a read interface 334.

[0039] Конфигурационный регистр 336 может сохранять данные для того, чтобы активировать или деактивировать доступ ко множеству запоминающих ячеек 304₀-304_N. Помимо этого, конфигурационный регистр 336 может сохранять данные для того, чтобы активировать доступ для записи или доступ для считывания ко множеству запоминающих ячеек 304₀-304_N. Интерфейс 334 считывания предоставляет один интерфейс, соединенный с каждой из множества запоминающих ячеек 304₀-304_N, чтобы соединять с одиночным контактом ведущего печатающего оборудования. В одном примере, интерфейс 334 считывания включает в себя одну контактную площадку.[0039] The configuration register 336 may store data in order to enable or disable access to the plurality of storage cells 304 ₀ -304 _N . In addition, the configuration register 336 may store data in order to enable write access or read access to the plurality of storage cells 304 ₀ -304 _N . The read interface 334 provides one interface connected to each of the plurality of memory cells 304 ₀ -304 _N to connect to a single pin of the host printing equipment. In one example, read interface 334 includes one pad.

[0040] Данные, сохраненные в запоминающих ячейках 304₀-304_N, могут считываться через интерфейс 334 считывания, когда к выбранным запоминающим ячейкам 304₀-304_N осуществлен доступ посредством декодера 322 адресов и логики 324 активации. Помимо этого, схема 330 записи может записывать данные в выбранные запоминающие ячейки 304₀-304_N, когда к выбранным запоминающим ячейкам 304₀-304_N осуществлен доступ посредством декодера 322 адресов и логики 324 активации.[0040] The data stored in the storage cells 304 ₀ -304 _N can be read via the read interface 334 when the selected storage cells 304 ₀ -304 _N are accessed by the address decoder 322 and activation logic 324 . In addition, the write circuit 330 may write data to the selected storage cells 304 ₀ -304 _N when the selected storage cells 304 ₀ -304 _N are accessed by the address decoder 322 and activation logic 324 .

[0041] Фиг. 4A иллюстрирует один пример матрицы 400 выброса текучей среды, и фиг. 4B иллюстрирует укрупненный вид концов матрицы 400 выброса текучей среды. В одном примере, матрица 400 выброса текучей среды включает в себя интегральную схему 100 по фиг. 1A, интегральную схему 120 по фиг. 1B или схему 200 по фиг. 2. Матрица 400 включает в себя первую колонку 402 контактных площадок, вторую колонку 404 контактных площадок и колонку 406 устройств 408 активации текучей среды. Вторая колонка 404 контактных площадок совмещается с первой колонкой 402 контактных площадок и находится на расстоянии (т.е. вдоль оси Y) от первой колонки 402 контактных площадок. Колонка 406 устройств 408 активации текучей среды располагается продольно к первой колонке 402 контактных площадок и второй колонке 404 контактных площадок. Колонка 406 устройств 408 активации текучей среды также размещается между первой колонкой 402 контактных площадок и второй колонкой 404 контактных площадок. В одном примере, устройства 408 активации текучей среды представляют собой сопла или насосы текучей среды, которые выбрасывают капли текучей среды.[0041] FIG. 4A illustrates one example of a fluid release matrix 400, and FIG. 4B illustrates an enlarged view of the ends of the fluid ejection matrix 400. In one example, the fluid ejection matrix 400 includes the integrated circuit 100 of FIG. 1A, integrated circuit 120 of FIG. 1B or circuit 200 of FIG. 2. Matrix 400 includes a first pad column 402, a second pad column 404, and a column 406 of fluid activation devices 408. The second column 404 of pads is aligned with the first column 402 of pads and is at a distance (ie, along the Y axis) from the first column 402 of pads. Column 406 devices 408 activation of the fluid is located longitudinally to the first column 402 pads and the second column 404 pads. Column 406 devices 408 activation of the fluid is also placed between the first column 402 pads and the second column 404 pads. In one example, fluid activation devices 408 are fluid nozzles or pumps that eject fluid droplets.

[0042] В одном примере, первая колонка 402 контактных площадок включает в себя шесть контактных площадок. Первая колонка 402 контактных площадок может включать в себя следующие контактные площадки по порядку: контактная площадка 410 данных, контактная площадка 412 синхросигналов, контактная площадка 414 возврата через землю логической электроэнергии, контактная площадка 416 многоцелевых сигналов ввода-вывода (т.е. считывания), первая контактная площадка 418 подачи электроэнергии высокого напряжения и первая контактная площадка 420 возврата через землю электроэнергии высокого напряжения. Следовательно, первая колонка 402 контактных площадок включает в себя контактную площадку 410 данных в верхней части первой колонки 402, первую контактную площадку 420 возврата через землю электроэнергии высокого напряжения в нижней части первой колонки 402 и первую контактную площадку 418 подачи электроэнергии высокого напряжения непосредственно выше первой контактной площадки 420 возврата через землю электроэнергии высокого напряжения. Хотя контактные площадки 410, 412, 414, 416, 418 и 420 проиллюстрированы в конкретном порядке, в других примерах контактные площадки могут быть размещены в другом порядке.[0042] In one example, the first pad column 402 includes six pads. The first pad column 402 may include the following pads in order: data pad 410, clock pad 412, logic power ground return pad 414, multipurpose I/O (i.e., read) pad 416, a first high voltage power supply pad 418 and a first high voltage ground return pad 420 . Therefore, the first pad column 402 includes a data pad 410 at the top of the first column 402, a first high voltage ground return pad 420 at the bottom of the first column 402, and a first high voltage power supply pad 418 immediately above the first pad. high voltage ground return pads 420. Although the pads 410, 412, 414, 416, 418, and 420 are illustrated in a specific order, the pads may be placed in a different order in other examples.

[0043] В одном примере, вторая колонка 404 контактных площадок включает в себя шесть контактных площадок. Вторая колонка 404 контактных площадок может включать в себя следующие контактные площадки по порядку: вторая контактная площадка 422 возврата через землю электроэнергии высокого напряжения, вторая контактная площадка 424 подачи электроэнергии высокого напряжения, контактная площадка 426 логического сброса, контактная площадка 428 подачи логической электроэнергии, контактная площадка 430 режима и контактная площадка 432 запуска. Следовательно, вторая колонка 404 контактных площадок включает в себя вторую контактную площадку 422 возврата через землю электроэнергии высокого напряжения в верхней части второй колонки 404, вторую контактную площадку 424 подачи электроэнергии высокого напряжения непосредственно ниже второй контактной площадки 422 возврата через землю электроэнергии высокого напряжения и контактную площадку 432 запуска в нижней части второй колонки 404. Хотя контактные площадки 422, 424, 426, 428, 430 и 432 проиллюстрированы в конкретном порядке, в других примерах контактные площадки могут быть размещены в другом порядке.[0043] In one example, the second pad column 404 includes six pads. The second pad column 404 may include the following pads in order: second high voltage ground return pad 422, second high voltage power supply pad 424, logic reset pad 426, logic power supply pad 428, pad 430 mode and pad 432 start. Therefore, the second pad column 404 includes a second high voltage ground return pad 422 at the top of the second column 404, a second high voltage supply pad 424 just below the second high voltage ground return pad 422, and a pad 432 starts at the bottom of the second column 404. Although the pads 422, 424, 426, 428, 430, and 432 are illustrated in a specific order, the pads may be placed in a different order in other examples.

[0044] Контактная площадка 410 данных (например, интерфейс 126 данных по фиг. 1B) может использоваться для того, чтобы вводить последовательные данные в матрицу 400 для выбора устройств активации текучей среды (например, через схему 106 выбора по фиг. 1B), битов запоминающего устройства (например, через схему 106 выбора по фиг. 1B), термических датчиков, режимов конфигурирования (например, через конфигурационный регистр 136 по фиг. 1B) и т.д. Контактная площадка 410 данных также может использоваться для того, чтобы выводить последовательные данные из матрицы 400 считывания битов запоминающего устройства, режимов конфигурирования, информации состояния и т.д. Контактная площадка 412 синхросигналов может использоваться для того, чтобы вводить синхросигнал в матрицу 400 для того, чтобы перемещать последовательные данные на контактной площадке 410 данных в матрицу или перемещать последовательные данные из матрицы в контактную площадку 410 данных. Контактная площадка 414 возврата через землю логической электроэнергии предоставляет тракт возврата через землю для логической электроэнергии (например, приблизительно 0 В), подаваемой в матрицу 400. В одном примере, контактная площадка 414 возврата через землю логической электроэнергии электрически соединяется с полупроводниковой (например, кремниевой) подложкой 440 матрицы 400. Контактная площадка 416 многоцелевых сигналов ввода-вывода (например, интерфейс 134 считывания по фиг. 1B или площадка 241 считывания по фиг. 2) может использоваться для аналоговых считывающих и/или цифровых тестовых режимов матрицы 400. В одном примере, контактная площадка 416 многоцелевых сигналов ввода-вывода может электрически соединяться с каждой запоминающей ячейкой 104₀-104_N, схемой 130 записи и датчиком 132 по фиг. 1B.[0044] The data pad 410 (eg, data interface 126 of FIG. 1B) can be used to enter serial data into the matrix 400 to select fluid activation devices (eg, via the selection circuit 106 of FIG. 1B), bits storage device (for example, through the selection circuit 106 of Fig. 1B), thermal sensors, configuration modes (for example, through the configuration register 136 of Fig. 1B), etc. The data pad 410 can also be used to output serial data from the memory bit read matrix 400, configuration modes, status information, and so on. The clock pad 412 may be used to input a clock signal into the array 400 in order to move serial data on the data pad 410 into the matrix, or to move serial data from the matrix to the data pad 410. Logic power ground return pad 414 provides a ground return path for logic power (e.g., approximately 0 V) supplied to matrix 400. In one example, logic power ground return pad 414 is electrically coupled to a semiconductor (e.g., silicon) substrate 440 of matrix 400. Multipurpose I/O pad 416 (e.g., read interface 134 of FIG. 1B or read pad 241 of Fig. 2) may be used for analog read and/or digital test modes of matrix 400. In one example, multi-purpose input/output signal pad 416 may be electrically connected to each memory cell 104 ₀ -104 _N , recording circuit 130, and sensor 132 of FIG. 1b.

[0045] Первая контактная площадка 418 подачи электроэнергии высокого напряжения и вторая контактная площадка 424 подачи электроэнергии высокого напряжения могут использоваться для того, чтобы подавать высокое напряжение (например, приблизительно 32 В) в матрицу 400. Первая контактная площадка 420 возврата через землю электроэнергии высокого напряжения и вторая контактная площадка 422 возврата через землю электроэнергии высокого напряжения могут использоваться для того, чтобы предоставлять возврат через землю электроэнергии (например, приблизительно 0 В) для подачи электроэнергии высокого напряжения. Контактные площадки 420 и 422 возврата через землю электроэнергии высокого напряжения непосредственно электрически не соединяются с полупроводниковой подложкой 440 матрицы 400. Конкретный порядок контактных площадок с контактными площадками 418 и 424 подачи электроэнергии высокого напряжения и контактными площадками 420 и 422 возврата через землю электроэнергии высокого напряжения в качестве крайних внутренних контактных площадок может улучшать доставку электроэнергии в матрицу 400. Наличие контактных площадок 420 и 422 возврата через землю электроэнергии высокого напряжения в нижней части первой колонки 402 и в верхней части второй колонки 404, соответственно, может повышать надежность для изготовления и может улучшать защиту от коротких замыканий вследствие попадания чернил.[0045] The first high voltage power supply pad 418 and the second high voltage power supply pad 424 may be used to supply a high voltage (eg, approximately 32 V) to the array 400. The first high voltage power ground return pad 420 and the second ground return pad 422 of high voltage power may be used to provide a ground return of power (eg, approximately 0 V) for high voltage power supply. The high voltage ground return pads 420 and 422 are not directly electrically connected to the semiconductor substrate 440 of the matrix 400. the innermost pads can improve the delivery of electrical power to the die 400. The presence of high voltage ground return pads 420 and 422 at the bottom of the first column 402 and at the top of the second column 404, respectively, can improve reliability for manufacturing and can improve protection against short circuits due to ink ingress.

[0046] Контактная площадка 426 логического сброса может использоваться в качестве ввода логического сброса, чтобы управлять рабочим состоянием матрицы 400. Контактная площадка 428 подачи логической электроэнергии может использоваться для того, чтобы подавать логическую электроэнергию (например, приблизительно между 1,8 В и 15 В, к примеру, 5,6 В) в матрицу 400. Контактная площадка 430 режима может использоваться в качестве логического ввода, чтобы управлять доступом, чтобы активировать/деактивировать режимы конфигурирования (т.е. функциональные режимы) матрицы 400. Контактная площадка 432 запуска (например, интерфейс 128 запуска по фиг. 1B) может использоваться в качестве логического ввода, чтобы запирать загружаемые данные из контактной площадки 410 данных и активировать устройства активации текучей среды или запоминающие элементы матрицы 400.[0046] The logic reset pad 426 may be used as a logic reset input to control the operating state of the array 400. The logic power supply pad 428 may be used to supply logic power (for example, between approximately 1.8 V and 15 V , for example, 5.6 V) to the matrix 400. The mode pad 430 may be used as a logical input to control access to enable/disable the configuration modes (i.e., functional modes) of the matrix 400. The trigger pad 432 ( for example, the trigger interface 128 of Figure 1B) can be used as a logic input to latch download data from the data pad 410 and activate the fluid activation devices or matrix 400 storage elements.

[0047] Матрица 400 включает в себя удлиненную подложку 440, имеющую длину 442 (вдоль оси Y), толщину 444 (вдоль оси Z) и ширину 446 (вдоль оси X). В одном примере, длина 442 в по меньшей мере двадцать раз превышает ширину 446. Ширина 446 может составлять 1 мм или меньше, и толщина 444 может составлять меньше 500 микронов. Устройства 408 активации текучей среды (например, логика активации текучей среды) и контактные площадки 410-432 предоставляются на удлиненной подложке 440 и размещаются по длине 442 удлиненной подложки. Устройства 408 активации текучей среды имеют длину 452 охвата, меньшую длины 442 удлиненной подложки 440. В одном примере, длина 452 охвата составляет по меньшей мере 1,2 см. Контактные площадки 410-432 могут электрически соединяться с логикой активации текучей среды. Первая колонка 402 контактных площадок может быть размещена около первого продольного конца 448 удлиненной подложки 440. Вторая колонка 404 контактных площадок может быть размещена около второго продольного конца 450 удлиненной подложки 440 напротив первого продольного конца 448.[0047] The matrix 400 includes an elongated substrate 440 having a length 442 (along the Y axis), a thickness 444 (along the Z axis), and a width 446 (along the X axis). In one example, the length 442 is at least twenty times the width 446. The width 446 may be 1 mm or less, and the thickness 444 may be less than 500 microns. Fluid activation devices 408 (eg, fluid activation logic) and pads 410-432 are provided on an elongated substrate 440 and are placed along the length 442 of the elongated substrate. The fluid activation devices 408 have a wrap length 452 less than the length 442 of the elongate substrate 440. In one example, the wrap length 452 is at least 1.2 cm. The first column of pads 402 may be located near the first longitudinal end 448 of the elongated substrate 440. The second column of pads 404 may be located near the second longitudinal end 450 of the elongated substrate 440 opposite the first longitudinal end 448.

[0048] Фиг. 5A иллюстрирует укрупненный вид центрального участка матрицы 400a выброса текучей среды, в качестве дополнительного примера матрицы 400 выброса текучей среды по фиг. 4A и 4B. Как описано выше со ссылкой на фиг. 4A и 4B, матрица 400a выброса текучей среды включает в себя множество сопел 408, размещенных в колонке вдоль длины удлиненной подложки 440. Помимо этого, матрица 400 выброса текучей среды включает в себя множество запоминающих ячеек, размещенных в группах 460 рядом с множеством сопел 408. Как проиллюстрировано на фиг. 5B, каждая группа 460 запоминающих ячеек может включать в себя первую запоминающую ячейку 462₀ и вторую запоминающую ячейку 462₁. Каждая запоминающая ячейка 462 соответствует соплу 408. Как описано выше, логика активации текучей среды матрицы 400 выброса текучей среды либо выбрасывает текучую среду из выбранных сопел 408, либо осуществляет доступ к запоминающим ячейкам 462, соответствующим выбранным соплам 408.[0048] FIG. 5A illustrates an enlarged view of the central portion of the fluid release matrix 400a, as a further example of the fluid release matrix 400 of FIG. 4A and 4B. As described above with reference to FIG. 4A and 4B, the fluid ejection matrix 400a includes a plurality of nozzles 408 arranged in a column along the length of the elongated substrate 440. In addition, the fluid ejection matrix 400 includes a plurality of storage cells arranged in groups 460 adjacent to the plurality of nozzles 408. As illustrated in FIG. 5B, each memory cell group 460 may include a first memory cell 462 ₀ and a second memory cell 462 ₁ . Each memory cell 462 corresponds to a nozzle 408. As described above, the fluid activation logic of the fluid ejection matrix 400 either ejects the fluid from the selected nozzles 408 or accesses the memory cells 462 corresponding to the selected nozzles 408.

[0049] В одном примере, каждое сопло 408 из множества сопел имеет соответствующую запоминающую ячейку 462. В другом примере, каждое второе сопло 408 из множества сопел имеет соответствующую запоминающую ячейку 462. В другом примере, множество запоминающих ячеек могут включать в себя единственную запоминающую ячейку 462, соответствующую каждому соплу 408. В другом примере, множество запоминающих ячеек включают в себя по меньшей мере две запоминающих ячейки 462, соответствующие каждому соплу 408. Множество запоминающих ячеек 462 могут быть размещено во множестве групп 460, причем каждая группа 460 включает в себя по меньшей мере две запоминающих ячейки 462. Множество групп 460 разнесены друг от друга вдоль удлиненной подложки 440.[0049] In one example, each nozzle 408 of the plurality of nozzles has a corresponding memory cell 462. In another example, every second nozzle 408 of the plurality of nozzles has a corresponding memory cell 462. In another example, the plurality of memory cells may include a single memory cell 462 corresponding to each nozzle 408. In another example, the plurality of memory cells include at least two memory cells 462 corresponding to each nozzle 408. The plurality of memory cells 462 may be placed in a plurality of groups 460, with each group 460 including at least two storage cells 462. A plurality of groups 460 are spaced apart from each other along an elongated substrate 440.

[0050] Фиг. 6A иллюстрирует укрупненный вид центрального участка матрицы 400b выброса текучей среды, в качестве дополнительного примера матрицы 400 выброса текучей среды по фиг. 4A и 4B. Матрица 400b выброса текучей среды включает в себя множество сопел 408a, размещенных в первой колонке вдоль удлиненной подложки 440, и множество сопел 408b, размещенных во второй колонке вдоль удлиненной подложки 440. Первая колонка находится рядом со второй колонкой. Сопла 408a в первой колонке могут смещаться относительно сопел 408b во второй колонке. Помимо этого, матрица 400b выброса текучей среды включает в себя множество запоминающих ячеек, размещенных в группах 470 рядом с множеством сопел 408a и 408b. Группы 470 разнесены друг от друга вдоль удлиненной подложки 440.[0050] FIG. 6A illustrates an enlarged view of the central portion of the fluid release matrix 400b, as a further example of the fluid release matrix 400 of FIG. 4A and 4B. The fluid ejection matrix 400b includes a plurality of nozzles 408a placed in a first column along an elongated substrate 440 and a plurality of nozzles 408b placed in a second column along an elongated substrate 440. The first column is adjacent to the second column. Nozzles 408a in the first column may be displaced relative to nozzles 408b in the second column. In addition, the fluid ejection matrix 400b includes a plurality of memory cells arranged in groups 470 adjacent to the plurality of nozzles 408a and 408b. Groups 470 are spaced apart along elongated substrate 440.

[0051] Как проиллюстрировано на фиг. 6B, каждая группа 470 может включать в себя шесть запоминающих ячеек, размещенных в трех банках 482₁-482₃. Первый банк 482₁ включает в себя первую запоминающую ячейку 472_1-0 и вторую запоминающую ячейку 472_1-1. Второй банк 482₂ включает в себя первую запоминающую ячейку 472_2-0 и вторую запоминающую ячейку 472_2-1. Третий банк 482₃ включает в себя первую запоминающую ячейку 472_3-0 и вторую запоминающую ячейку 472_3-1. Каждый банк 482₁-482₃ может выбираться в ответ на сигнал активации банка в тракте 480₁-480₃ передачи сигналов активации банков, соответственно.[0051] As illustrated in FIG. 6B, each group 470 may include six memories arranged in three banks 482 ₁ -482 ₃ . The first bank 482 ₁ includes a first memory 472 _1-0 and a second memory 472 _1-1 . The second bank 482 ₂ includes a first memory 472 _2-0 and a second memory 472 _2-1 . The third bank 482 ₃ includes a first memory 472 _3-0 and a second memory 472 _3-1 . Each bank 482 ₁ -482 ₃ may be selected in response to a bank activation signal in the bank activation signaling path 480 ₁ -480 ₃ , respectively.

[0052] В одном примере, множество запоминающих ячеек включают в себя три запоминающих ячейки 472, соответствующие каждому соплу 408a и/или 408b. Первая запоминающая ячейка (например, запоминающая ячейка 472_1-0), соответствующая каждому соплу, размещается в первом банке (например, в банке 482₁) запоминающих ячеек, вторая запоминающая ячейка (например, запоминающая ячейка 472_2-0) соответствующая каждому соплу, размещается во втором банке (например, в банке 482₂) запоминающих ячеек, и третья запоминающая ячейка (например, запоминающая ячейка 472_3-0) соответствующая каждому соплу, размещается в третьем банке (например, в банке 482₃) запоминающих ячеек. Логика активации текучей среды либо выбрасывает текучую среду из выбранных сопел 408a и/или 408b, либо осуществляет доступ к запоминающим ячейкам 472, соответствующим выбранным соплам и выбранному банку запоминающих ячеек.[0052] In one example, the plurality of memory cells include three memory cells 472 corresponding to each nozzle 408a and/or 408b. The first memory cell (for example, memory cell 472 _1-0 ) corresponding to each nozzle is located in the first bank (for example, in bank 482 ₁ ) of memory cells, the second memory cell (for example, memory cell 472 _2-0 ) corresponding to each nozzle, is placed in a second bank (eg, bank 482 ₂ ) of storage cells, and a third storage cell (eg, storage cell 472 _3-0 ) corresponding to each nozzle is placed in a third bank (eg, bank 482 ₃ ) of storage cells. The fluid activation logic either ejects fluid from the selected nozzles 408a and/or 408b or accesses the memory cells 472 corresponding to the selected nozzles and the selected memory cell bank.

[0053] В одном примере, сигналы активации банка один, банка два и банка три основаны на данных, сохраненных в конфигурационном регистре, таком как конфигурационный регистр 136 по фиг. 1B. В другом примере, сигналы активации банка один, банка два и банка три основаны на данных, принимаемых посредством матрицы 400b выброса текучей среды, наряду с адресом и данными сопел, которые используются посредством конфигурационной логики, такой как конфигурационная логика 110 по фиг. 1A, для того, чтобы активировать выбранный банк 482₁-482₃.[0053] In one example, bank one, bank two, and bank three activation signals are based on data stored in a configuration register, such as configuration register 136 of FIG. 1b. In another example, bank one, bank two, and bank three activation signals are based on data received by fluid ejection matrix 400b along with address and nozzle data that are used by configuration logic such as configuration logic 110 of FIG. 1A, in order to activate the selected bank 482 ₁ -482 ₃ .

[0054] Фиг. 7 является блок-схемой, иллюстрирующей один пример системы 500 выброса текучей среды. Система 500 выброса текучей среды включает в себя блок выброса текучей среды, такой как блок 502 печатающих головок, и блок подачи текучей среды, такой как блок 510 подачи чернил. В проиллюстрированном примере, система 500 выброса текучей среды также включает в себя блок 504 обслуживающей станции, блок 516 каретки, блок 518 транспортировки носителей для печати и электронный контроллер 520. Хотя нижеприведенное описание предоставляет примеры систем и блоков для обращения с текучими средами относительно чернил, раскрытые системы и блоки также являются применимыми к обращению с текучими средами, отличными от чернил.[0054] FIG. 7 is a block diagram illustrating one example of a fluid ejection system 500. The fluid ejection system 500 includes a fluid ejection unit, such as a printhead unit 502, and a fluid supply unit, such as an ink supply unit 510. In the illustrated example, the fluid ejection system 500 also includes a service station unit 504, a carriage unit 516, a print media transport unit 518, and an electronic controller 520. Although the following description provides examples of systems and units for handling ink-related fluids, the disclosed the systems and units are also applicable to the handling of fluids other than inks.

[0055] Блок 502 печатающих головок включает в себя по меньшей мере одну печатающую головку или матрицу 400 выброса текучей среды, описанную выше и проиллюстрированную со ссылкой на фиг. 4A и 4B, которая выбрасывает капли чернил или текучей среды через множество отверстий или сопел 408. В одном примере, капли направляются к носителю, к примеру, к носителям 524 для печати, с тем чтобы печатать на носителях 524 для печати. В одном примере, носители 524 для печати включают в себя любой тип подходящего листового материала, такого как бумага, стопка карточек, диапозитивы, майлар, ткань и т.п. В другом примере, носители 524 для печати включают в себя носители для трехмерной печати, такие как порошковая подушка, либо носители для биопечати и/или тестирования при изыскании новых лекарственных средств, такие как резервуар или контейнер. В одном примере, сопла 408 размещаются в по меньшей мере одной колонке или массиве таким образом, что надлежащим образом упорядоченный выброс чернил из сопел 408 приводит к тому, что знаки, символы и/или другие графические элементы или изображения печатаются на носителях 524 для печати по мере того, как блок 502 печатающих головок и носители 524 для печати перемещаются относительно друг друга.[0055] The print head assembly 502 includes at least one print head or fluid ejection matrix 400 described above and illustrated with reference to FIG. 4A and 4B, which ejects drops of ink or fluid through a plurality of holes or nozzles 408. In one example, the drops are directed towards a medium, such as print media 524, so as to be printed on print media 524. In one example, print media 524 includes any type of suitable sheet material such as paper, card stock, transparencies, mylar, fabric, and the like. In another example, print media 524 includes 3D printable media such as a powder pad or bioprinting and/or drug discovery testing media such as a reservoir or container. In one example, nozzles 408 are arranged in at least one column or array such that properly ordered ejection of ink from nozzles 408 results in characters, characters, and/or other graphics or images being printed on print media 524. as the print head assembly 502 and print media 524 move relative to each other.

[0056] Блок 510 подачи чернил подает чернила в блок 502 печатающих головок и включает в себя резервуар 512 для хранения чернил. В связи с этим, в одном примере, чернила протекают из резервуара 512 в блок 502 печатающих головок. В одном примере, блок 502 печатающих головок и блок 510 подачи чернил размещаются вместе в струйном или жидкостно-струйном печатающем картридже или печатающем элементе. В другом примере, блок 510 подачи чернил является отдельным от блока 502 печатающих головок и подает чернила в блок 502 печатающих головок через интерфейсное соединение 513, такое как подводящая трубка и/или клапан.[0056] The ink supply unit 510 supplies ink to the print head unit 502 and includes an ink storage tank 512. In this regard, in one example, ink flows from reservoir 512 to print head assembly 502. In one example, the printhead unit 502 and the ink supply unit 510 are housed together in an inkjet or liquid inkjet print cartridge or print element. In another example, the ink supply unit 510 is separate from the print head unit 502 and supplies ink to the print head unit 502 through an interface connection 513 such as a supply tube and/or valve.

[0057] Блок 516 каретки позиционирует блок 502 печатающих головок относительно блока 518 транспортировки носителей для печати, и блок 518 транспортировки носителей для печати позиционирует носители 524 для печати относительно блока 502 печатающих головок. Таким образом, зона 526 печати задается рядом с соплами 408 в области между блоком 502 печатающих головок и носителями 524 для печати. В одном примере, блок 502 печатающих головок представляет собой блок печатающих головок сканирующего типа таким образом, что блок 516 каретки перемещает блок 502 печатающих головок относительно блока 518 транспортировки носителей для печати. В другом примере, блок 502 печатающих головок представляет собой блок печатающих головок несканирующего типа таким образом, что блок 516 каретки закрепляет блок 502 печатающих головок в предписанной позиции относительно блока 518 транспортировки носителей для печати.[0057] The carriage unit 516 positions the print head unit 502 relative to the print media transport unit 518, and the print media transport unit 518 positions the print media 524 relative to the print head unit 502. Thus, a print area 526 is defined adjacent to the nozzles 408 in the region between the print head unit 502 and the print media 524. In one example, the printhead assembly 502 is a scan-type printhead assembly such that the carriage assembly 516 moves the printhead assembly 502 relative to the print media transport assembly 518. In another example, the printhead assembly 502 is a non-scanning type printhead assembly such that the carriage assembly 516 secures the printhead assembly 502 in a prescribed position relative to the print media transport assembly 518.

[0058] Блок 504 обслуживающей станции предоставляет сбор излишков чернил, вытирание, закупоривание и/или заправку блока 502 печатающих головок, чтобы поддерживать функциональность блока 502 печатающих головок и, более конкретно, сопла 408. Например, блок 504 обслуживающей станции может включать в себя резиновое лезвие или вытиратель, который периодически проходит по блоку 502 печатающих головок, чтобы вытирать и очищать сопла 408 от лишних чернил. Помимо этого, блок 504 обслуживающей станции может включать в себя заглушку, которая закрывает блок 502 печатающих головок, чтобы защищать сопла 408 от высыхания в течение периодов неиспользования. Помимо этого, блок 504 обслуживающей станции может включать в себя контейнер для сбора излишков чернил, в который блок 502 печатающих головок выбрасывает чернила в ходе сбора излишков чернил, чтобы обеспечивать то, что резервуар 512 поддерживает надлежащий уровень давления и текучести, и обеспечивать то, что сопла 408 не засоряются или не дают утечку. Функции блока 504 обслуживающей станции могут включать в себя относительное движение между блоком 504 обслуживающей станции и блоком 502 печатающих головок.[0058] The service station unit 504 provides for collecting excess ink, wiping, plugging, and/or refilling the printhead block 502 to maintain the functionality of the printhead block 502 and, more specifically, the nozzle 408. For example, the service station block 504 may include a rubber a blade or wiper that periodically passes over the print head assembly 502 to wipe and clear excess ink from the nozzles 408. In addition, the service station unit 504 may include a plug that covers the printhead unit 502 to protect the nozzles 408 from drying out during periods of non-use. In addition, the service station unit 504 may include an excess ink collection container into which the print head assembly 502 ejects ink during collection of excess ink to ensure that the reservoir 512 maintains the proper level of pressure and fluidity, and to ensure that nozzles 408 do not clog or leak. The functions of the service station unit 504 may include relative movement between the service station unit 504 and the printhead unit 502.

[0059] Электронный контроллер 520 обменивается данными с блоком 502 печатающих головок через тракт 503 связи, блоком 504 обслуживающей станции через тракт 505 связи, блоком 516 каретки через тракт 517 связи и блоком 518 транспортировки носителей для печати через тракт 519 связи. В одном примере, когда блок 502 печатающих головок устанавливается в блоке 516 каретки, электронный контроллер 520 и блок 502 печатающих головок могут обмениваться данными через блок 516 каретки через тракт 501 связи. Электронный контроллер 520 также может обмениваться данными с блоком 510 подачи чернил таким образом, что, в одной реализации, подача новых (или используемых) чернил может обнаруживаться.[0059] The electronic controller 520 communicates with the printhead unit 502 via the communication path 503, the service station unit 504 via the communication path 505, the carriage unit 516 via the communication path 517, and the print media transport unit 518 via the communication path 519. In one example, when the printhead assembly 502 is installed in the carriage assembly 516, the electronic controller 520 and the printhead assembly 502 may communicate via the carriage assembly 516 via the communication path 501. The electronic controller 520 can also communicate with the ink supply unit 510 such that, in one implementation, the supply of new (or used) ink can be detected.

[0060] Электронный контроллер 520 принимает данные 528 из ведущей системы, такой как компьютер, и может включать в себя запоминающее устройство для временного сохранения данных 528. Данные 528 могут отправляться в систему 500 выброса текучей среды вдоль электронного, инфракрасного, оптического или другого тракта передачи информации. Данные 528 представляют, например, документ и/или файл, который должен печататься. В связи с этим, данные 528 формируют задание печати для системы 500 выброса текучей среды и включают в себя по меньшей мере одну команду задания печати и/или параметр команды.[0060] Electronic controller 520 receives data 528 from a host system, such as a computer, and may include a temporary data storage device 528. Data 528 may be sent to fluid ejection system 500 along an electronic, infrared, optical, or other transmission path. information. Data 528 represents, for example, the document and/or file to be printed. In this regard, the data 528 forms a print job for the fluid ejection system 500 and includes at least one print job command and/or command parameter.

[0061] В одном примере, электронный контроллер 520 предоставляет управление блоком 502 печатающих головок, включающее в себя управление согласно временной синхронизации для выброса капель чернил из сопел 408. В связи с этим, электронный контроллер 520 задает рисунок выбрасываемых капель чернил, которые формируют знаки, символы и/или другие графические элементы или изображения на носителях 524 для печати. Управление согласно временной синхронизации и в силу этого рисунок выбрасываемых капель чернил определяется посредством команд задания печати и/или параметров команд. В одном примере, логические и возбуждающие схемы, формирующие участок электронного контроллера 520, расположены на блоке 502 печатающих головок. В другом примере, логические и возбуждающие схемы, формирующие участок электронного контроллера 520, расположены за пределами блока 502 печатающих головок.[0061] In one example, the electronic controller 520 provides control of the print head unit 502 including timing control for ejection of ink droplets from the nozzles 408. In this regard, the electronic controller 520 sets the pattern of ejected ink droplets that form indicia, characters and/or other graphics or images on print media 524. Control according to the timing and thereby the pattern of ejected ink droplets is determined by the print job commands and/or command parameters. In one example, the logic and driver circuits that form the portion of the electronic controller 520 are located on the block 502 of the printheads. In another example, the logic and drive circuits that form the portion of the electronic controller 520 are located outside of the print head assembly 502.

[0062] Хотя конкретные примеры проиллюстрированы и описаны в данном документе, множество альтернативных и/или эквивалентных реализаций могут использоваться вместо показанных и описанных конкретных примеров, без отступления от объема настоящего раскрытия. Эта заявка имеет намерение охватывать все адаптации или варьирования конкретных примеров, поясненных в данном документе. Следовательно, подразумевается, что это раскрытие ограничено только формулой изобретения и ее эквивалентами.[0062] While specific examples are illustrated and described herein, many alternative and/or equivalent implementations may be used in place of the specific examples shown and described, without departing from the scope of this disclosure. This application is intended to cover all adaptations or variations of the specific examples explained herein. Therefore, this disclosure is intended to be limited only by the claims and their equivalents.

Claims (26)

1. Интегральная схема для возбуждения множества устройств активации текучей среды, причем интегральная схема содержит:1. An integrated circuit for driving a plurality of fluid activation devices, the integrated circuit comprising: множество запоминающих ячеек, причем каждая запоминающая ячейка соответствует устройству активации текучей среды;a plurality of memory cells, each memory cell corresponding to a fluid activation device; схему выбора для выбора устройств активации текучей среды и запоминающих ячеек, соответствующих выбранным устройствам активации текучей среды;a selection circuit for selecting fluid activation devices and storage cells corresponding to the selected fluid activation devices; конфигурационную логику для активации или деактивации доступа ко множеству запоминающих ячеек; иconfiguration logic for activating or deactivating access to the plurality of storage cells; and управляющую логику для либо активации выбранных устройств активации текучей среды, либо осуществления доступа к запоминающим ячейкам, соответствующим выбранным устройствам активации текучей среды, на основе состояния конфигурационной логики.control logic for either activating the selected fluid activation devices or accessing the memory locations corresponding to the selected fluid activation devices based on the state of the configuration logic. 2. Интегральная схема по п. 1, в которой схема выбора содержит декодер адресов для выбора устройств активации текучей среды и запоминающих ячеек, соответствующих выбранным устройствам активации текучей среды, в ответ на адрес.2. The integrated circuit of claim 1, wherein the selection circuitry comprises an address decoder for selecting fluid activation devices and memory cells corresponding to the selected fluid activation devices in response to the address. 3. Интегральная схема по п. 1 или 2, в которой схема выбора содержит логику активации для активации выбранных устройств активации текучей среды и запоминающих ячеек, соответствующих выбранным устройствам активации текучей среды, на основе сигнала данных и сигнала запуска.3. An integrated circuit according to claim 1 or 2, wherein the selection circuitry comprises activation logic for activating selected fluid activation devices and memory cells corresponding to the selected fluid activation devices based on a data signal and a trigger signal. 4. Интегральная схема по любому из пп. 1-3, дополнительно содержащая:4. Integrated circuit according to any one of paragraphs. 1-3, additionally containing: схему записи, соединенную с множеством запоминающих ячеек.a recording circuit connected to the plurality of storage cells. 5. Интегральная схема по любому из пп. 1-4, в которой конфигурационная логика содержит конфигурационный регистр, сохраняющий данные для того, чтобы активировать или деактивировать доступ ко множеству запоминающих ячеек, и5. Integrated circuit according to any one of paragraphs. 1-4, wherein the configuration logic comprises a configuration register storing data to enable or disable access to a plurality of storage cells, and при этом управляющая логика выполнена с возможностью либо активации выбранных устройств активации текучей среды, либо осуществления доступа к запоминающим ячейкам, соответствующим выбранным устройствам активации текучей среды, на основе данных, сохраненных в конфигурационном регистре.wherein the control logic is configured to either activate the selected fluid activation devices or access the memory locations corresponding to the selected fluid activation devices based on data stored in the configuration register. 6. Интегральная схема по п. 5, в которой конфигурационный регистр сохраняет данные для того, чтобы активировать доступ для записи или доступ для считывания ко множеству запоминающих ячеек.6. The integrated circuit of claim 5, wherein the configuration register stores data to enable write access or read access to the plurality of storage cells. 7. Интегральная схема по п. 5 или 6, дополнительно содержащая:7. An integrated circuit according to claim 5 or 6, further comprising: датчик,sensor, при этом конфигурационный регистр сохраняет данные для того, чтобы активировать или деактивировать датчик.while the configuration register stores data in order to activate or deactivate the sensor. 8. Интегральная схема по любому из пп. 1-7, содержащая:8. Integrated circuit according to any one of paragraphs. 1-7 containing: удлиненную подложку, имеющую длину, толщину и ширину, причем длина в по меньшей мере двадцать раз превышает ширину, при этом на удлиненной подложке обеспечено:an elongated substrate having a length, a thickness and a width, wherein the length is at least twenty times greater than the width, wherein the elongated substrate is provided with: множество устройств активации текучей среды, размещенных в колонке вдоль длинны удлиненной подложки, иa plurality of fluid activation devices placed in the column along the length of the elongated support, and множество запоминающих ячеек, размещенных рядом с множеством устройств активации текучей среды, причем каждая запоминающая ячейка соответствует устройству активации текучей среды.a plurality of storage cells positioned adjacent to a plurality of fluid activation devices, each storage cell corresponding to a fluid activation device. 9. Интегральная схема по п. 8, в которой каждое второе устройство активации текучей среды из множества устройств активации текучей среды имеет соответствующую запоминающую ячейку.9. The integrated circuit of claim 8, wherein every second fluid activation device of the plurality of fluid activation devices has a corresponding memory cell. 10. Интегральная схема по любому из пп. 8 или 9, в которой множество запоминающих ячеек содержит единственную запоминающую ячейку, соответствующую каждому устройству активации текучей среды.10. Integrated circuit according to any one of paragraphs. 8 or 9, wherein the plurality of storage cells comprises a single storage cell corresponding to each fluid activation device. 11. Интегральная схема по любому из пп. 8-10, в которой множество запоминающих ячеек размещены во множестве групп, причем каждая группа включает в себя по меньшей мере две запоминающих ячейки, и множество групп разнесены друг от друга.11. Integrated circuit according to any one of paragraphs. 8-10, wherein a plurality of storage cells are arranged in a plurality of groups, each group including at least two memory cells, and the plurality of groups are spaced apart from each other. 12. Интегральная схема по п. 8, в которой множество запоминающих ячеек содержит по меньшей мере две запоминающих ячейки, соответствующие каждому устройству активации текучей среды.12. The integrated circuit of claim 8, wherein the plurality of memory cells comprises at least two memory cells corresponding to each fluid activation device. 13. Интегральная схема по п. 12, в которой первая запоминающая ячейка, соответствующая каждому устройству активации текучей среды, размещена в первом банке запоминающих ячеек, и вторая запоминающая ячейка, соответствующая каждому устройству активации текучей среды, размещена во втором банке запоминающих ячеек.13. The integrated circuit of claim 12, wherein the first memory cell corresponding to each fluid activation device is located in the first memory cell bank, and the second memory cell corresponding to each fluid activation device is located in the second memory cell bank. 14. Интегральная схема по п. 8, в которой множество запоминающих ячеек содержит три запоминающих ячейки, соответствующие каждому устройству активации текучей среды.14. The integrated circuit of claim 8, wherein the plurality of memory cells comprises three memory cells corresponding to each fluid activation device. 15. Интегральная схема по п. 14, в которой первая запоминающая ячейка, соответствующая каждому устройству активации текучей среды, размещена в первом банке запоминающих ячеек, вторая запоминающая ячейка, соответствующая каждому устройству активации текучей среды, размещена во втором банке запоминающих ячеек, и третья запоминающая ячейка, соответствующая каждому устройству активации текучей среды, размещена в третьем банке запоминающих ячеек.15. The integrated circuit of claim 14, wherein the first memory cell corresponding to each fluid activation device is located in the first memory cell bank, the second memory cell corresponding to each fluid activation device is located in the second memory cell bank, and the third memory a cell corresponding to each fluid activation device is located in the third memory cell bank.

Images