RU2778376C1

RU2778376C1 - Crystal for the print head

Info

Publication number: RU2778376C1
Application number: RU2021121231A
Authority: RU
Inventors: Скотт Э. ЛИНН; Джеймс Майкл ГАРДНЕР; Майкл У. КАМБИ
Original assignee: Хьюлетт-Паккард Дивелопмент Компани, Л.П.
Filing date: 2019-02-06
Publication date: 2022-08-18

Abstract

FIELD: printing.

SUBSTANCE: provided in the examples is a matrix for the print head. The matrix includes a series of arrays of fluid activators. The data unit is linked with each of the set of arrays of fluid activators. The matrix includes an interface containing a data pad and a clock pad, wherein the data bit value present on the data pad is loaded into a first data block corresponding to the first array of fluid activators at the leading edge of clock signal and loaded into a second data block corresponding to the second array of fluid activators at the trailing edge of clock signal.

EFFECT: creation of a matrix for use in a print head.

16 cl, 24 dwg, 1 tbl

Description

ПРЕДПОСЫЛКИ ИЗОБРЕТЕНИЯBACKGROUND OF THE INVENTION

[0001] Система печати в качестве одного примера системы выброса текучей среды может включать в себя печатающую головку, источник чернил, который подает жидкие чернила в печатающую головку, и электронный контроллер, который управляет печатающей головкой. Печатающая головка выбрасывает капли текучей среды для печати через множество активаторов текучей среды или дюз на носитель печати. Печатающие головки могут включать в себя тепловые или пьезоэлектрические печатающие головки, изготовленные на полупроводниковых пластинах или кристаллах интегральной схемы. Сначала изготавливаются приводная электроника и управляющие элементы, затем добавляются столбцы нагревательных резисторов, и, наконец, добавляются структурные слои, например, сформированные из эпоксидной смолы с возможностью формирования фотоизображений, и обрабатываются с формированием микроструйных эжекторов или генераторов капель. В некоторых примерах микроструйные эжекторы располагаются в по меньшей мере одном столбце или матрице, благодаря чему выброс чернил из дюз в надлежащем порядке вызывает печать знаков или других изображений на носителе печати, когда печатающая головка и носитель печати перемещаются относительно друг друга. Другие системы выброса текучей среды включают в себя системы трехмерной печати или другие системы высокоточного распределения текучей среды, например, для естественнонаучных, лабораторных, криминалистических или фармацевтических применений. Подходящие текучие среды могут включать в себя чернила, агенты печати или любую другую текучую среду, используемые этими системами выброса текучей среды.[0001] The printing system, as one example of a fluid ejection system, may include a print head, an ink source that supplies liquid ink to the print head, and an electronic controller that controls the print head. The print head ejects drops of printable fluid through a plurality of fluid activators or nozzles onto the print media. The printheads may include thermal or piezoelectric printheads fabricated on semiconductor wafers or integrated circuit chips. First, the drive electronics and control elements are made, then the heating resistor columns are added, and finally the structural layers are added, for example formed from photoimaging epoxy resin, and processed to form microfluidic ejectors or droplet generators. In some examples, the micro-jet ejectors are located in at least one column or array, whereby ejection of ink from the nozzles in the proper order causes characters or other images to be printed on the print media when the print head and print media move relative to each other. Other fluid ejection systems include 3D printing systems or other high precision fluid distribution systems, such as for life science, laboratory, forensic or pharmaceutical applications. Suitable fluids may include ink, printing agents, or any other fluid used by these fluid ejection systems.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙBRIEF DESCRIPTION OF THE DRAWINGS

[0002] Некоторые примеры описаны в нижеследующем подробном описании и со ссылкой на чертежи, на которых:[0002] Some examples are described in the following detailed description and with reference to the drawings, in which:

[0003] фиг. 1A - вид части матрицы, используемой для головки струйной печати уровня техники; [0003] FIG. 1A is a view of a portion of a die used for a prior art ink jet head;

[0004] фиг. 1B - увеличенный вид участка матрицы;[0004] FIG. 1B is an enlarged view of a portion of the die;

[0005] фиг. 2A - вид примера матрицы, используемой для печатающей головки;[0005] FIG. 2A is a view of an example of a matrix used for a print head;

[0006] фиг. 2B - увеличенный вид участка матрицы;[0006] FIG. 2B is an enlarged view of a portion of the die;

[0007] фиг. 3A - чертеж примера печатающей головки, включающей в себя матрицу с черными чернилами, которая установлена в заливочном компаунде;[0007] FIG. 3A is a drawing of an example of a printhead including a black ink matrix that is mounted in a potting compound;

[0008] фиг. 3B - чертеж примера печатающей головки, включающей в себя три матрицы, которые можно использовать для чернил трех цветов;[0008] FIG. 3B is a drawing of an example of a printhead including three dies that can be used for three ink colors;

[0009] фиг. 3C показывает виды в разрезе печатающих головок, включающих в себя установленные матрицы, через сплошные секции и через секции, имеющие отверстия для подачи текучей среды;[0009] FIG. 3C shows sectional views of printheads including mounted dies, through solid sections and through sections having fluid ports;

[0010] фиг. 4 - пример картриджа принтера, который включает в себя печатающую головку, описанную со ссылкой на фиг. 3B; [0010] FIG. 4 is an example of a printer cartridge that includes the print head described with reference to FIG. 3B;

[0011] фиг. 5 - принципиальная схема примера набора из четырех примитивов, называемого четверным примитивом;[0011] FIG. 5 is a schematic diagram of an example of a set of four primitives, called a quadruple primitive;

[0012] фиг. 6 - чертеж примера компоновки схемы матрицы, показывающий упрощение, которого можно достичь с помощью единичного набора схемы активатора текучей среды;[0012] FIG. 6 is a drawing of an example matrix circuit layout showing the simplification that can be achieved with a single fluid activator circuit set;

[0013] фиг. 7 - чертеж примера компоновочного плана схемы, показывающий серию зон матрицы для матрицы цветных чернил;[0013] FIG. 7 is an exemplary circuit layout drawing showing a series of matrix areas for a color ink matrix;

[0014] фиг. 8 - принципиальная схема примера декодирования адреса на матрице;[0014] FIG. 8 is a schematic diagram of an example of address decoding on a matrix;

[0015] фиг. 9 - принципиальная схема примера другой реализации декодирования адреса на матрице;[0015] FIG. 9 is a schematic diagram of an example of another implementation of matrix address decoding;

[0016] фиг. 10 - принципиальная схема примера другой реализации декодирования адреса на матрице;[0016] FIG. 10 is a schematic diagram of an example of another implementation of matrix address decoding;

[0017] фиг. 11 - чертеж примера матрицы черных чернил, показывающий формирование межсоединений от адресных линий к логической схеме;[0017] FIG. 11 is a drawing of an example of a black ink matrix showing the formation of interconnections from the address lines to the logic circuit;

[0018] фиг. 12 - чертеж примера матрицы черных чернил, показывающий смещение в порядке адресов примитивов между столбцами активаторов текучей среды на каждой стороне массива отверстий для подачи текучей среды в соответствии с примером;[0018] FIG. 12 is a drawing of an example black ink matrix showing the offset in primitive address order between columns of fluid activators on each side of an array of fluid holes according to the example;

[0019] фиг. 13 - пример блок-схемы матрицы;[0019] FIG. 13 is an example block diagram of a matrix;

[0020] фиг. 14 - чертеж примера матрицы, показывающий интерфейсные площадки и позиции логических схем, используемые для загрузки данных и сигналов управления в матрицу;[0020] FIG. 14 is a drawing of an example matrix showing interface pads and logic circuit positions used to load data and control signals into the matrix;

[0021] фиг. 15 - принципиальная схема примера последовательной загрузки данных в хранилище данных;[0021] FIG. 15 is a schematic diagram of an example of sequential loading of data into a data warehouse;

[0022] фиг. 16 - блок-схема примера логической функции для возбуждения единичного активатора текучей среды в примитиве;[0022] FIG. 16 is a block diagram of an example logic function for driving a single fluid activator in a primitive;

[0023] фиг. 17 - пример принципиальной схемы битов памяти, затеняющих блоки примитивов в хранилище данных;[0023] FIG. 17 is an example of a schematic diagram of memory bits shading blocks of primitives in a data store;

[0024] фиг. 18 - пример блок-схемы регистра конфигурации, регистра конфигурации памяти и регистра состояния;[0024] FIG. 18 is an example block diagram of a configuration register, a memory configuration register, and a status register;

[0025] фиг. 19 - схематичный чертеж примера матрицы, показывающий шину регистрации для считывания и программирования битов памяти и осуществления доступа к тепловым датчикам;[0025] FIG. 19 is a schematic drawing of an example matrix showing a registration line for reading and programming memory bits and accessing thermal sensors;

[0026] фиг. 20 - блок-схема примера переключателя защиты от высокого напряжения, используемого для защиты низковольтной МОП-схемы от повреждения высоким напряжением; [0026] FIG. 20 is a block diagram of an example of a high voltage protection switch used to protect a low voltage MOS circuit from high voltage damage;

[0027] фиг. 21 - блок-схема примера регулятора напряжения памяти;[0027] FIG. 21 is a block diagram of an example of a memory voltage regulator;

[0028] фиг. 22A - блок-схема последовательности операций процесса примера способа формирования компонента печатающей головки;[0028] FIG. 22A is a flowchart of an example of a method for forming a print head component;

[0029] фиг. 22B - блок-схема последовательности операций процесса формирования компонентов с помощью слоев по этапу 2204 в способе;[0029] FIG. 22B is a flowchart of the process of forming components with layers according to step 2204 in the method;

[0030] фиг. 22C - блок-схема последовательности операций процесса комбинированного способа, демонстрирующая формируемые слои и структуры;[0030] FIG. 22C is a flow chart of the combined process showing the layers and structures formed;

[0031] фиг. 23 - блок-схема последовательности операций процесса способа загрузки данных в компонент печатающей головки; и[0031] FIG. 23 is a flowchart of a method for loading data into a print head component; and

[0032] фиг. 24 - блок-схема последовательности операций процесса по примеру способа записи бита памяти в компонент печатающей головки.[0032] FIG. 24 is a flowchart of an example of a method for writing a memory bit to a printhead component.

ПОДРОБНОЕ ОПИСАНИЕ КОНКРЕТНЫХ ПРИМЕРОВDETAILED DESCRIPTION OF SPECIFIC EXAMPLES

[0033] Печатающие головки формируются с использованием активаторов текучей среды, таких как микроструйные эжекторы и микроструйные насосы. Активаторы текучей среды могут основываться на терморезисторах или пьезоэлектрических технологиях, которые обеспечивают выброс капли из сопла или перемещение небольшого объема текучей среды из нагнетательной камеры. Активаторы текучей среды формируются с использованием длинных, узких кусков кремния, называемых здесь матрицами или компонентами печати. В описанных здесь примерах микроструйный эжектор используется в качестве эжектора для сопла в матрице, используемой для печати и других применений. Например, печатающие головки можно использовать как устройства выброса текучей среды в применениях двухмерной и трехмерной печати и других системах высокоточного распределения текучей среды, включая фармацевтические, лабораторные, медицинские, естественнонаучные и криминалистические применения. Хотя это раскрытие может относиться к струйным и чернильным применениям, раскрытые здесь принципы относятся к любым применениям приведения в движение текучей среды или выброса текучей среды, не ограниченной чернилами.[0033] Printheads are formed using fluid activators such as microjet ejectors and microjet pumps. Fluid activators may be based on thermistors or piezoelectric technologies that eject a droplet from a nozzle or move a small volume of fluid from an injection chamber. Fluid activators are formed using long, narrow pieces of silicon, referred to here as dies or print components. In the examples described here, a microjet ejector is used as an ejector for a nozzle in a matrix used for printing and other applications. For example, printheads can be used as fluid ejection devices in 2D and 3D printing applications and other high precision fluid distribution systems, including pharmaceutical, laboratory, medical, natural science, and forensic applications. While this disclosure may apply to inkjet and ink applications, the principles disclosed herein apply to any fluid propulsion or ejection applications not limited to ink.

[0034] Стоимость печатающих головок часто определяется количеством кремния, используемого в матрицах, поскольку стоимость матрицы и процесса изготовления увеличиваются пропорционально суммарному количеству кремния, используемого в кристалле (матрице). Соответственно, более дешевые печатающие головки можно формировать, перемещая функционал из матрицы в другие интегральные схемы, что позволяет использовать более мелкие матрицы.[0034] The cost of print heads is often determined by the amount of silicon used in the matrices, since the cost of the matrix and the manufacturing process increase in proportion to the total amount of silicon used in the chip (matrix). Accordingly, cheaper printheads can be formed by moving functionality from the die to other integrated circuits, allowing smaller dies to be used.

[0035] Многие современные матрицы имеют паз для подачи чернил в середине матрицы для подачи чернил в активаторы текучей среды. Обычно паз для подачи чернил привносит барьер для переноса сигналов с одной стороны матрицы на другую сторону матрицы, что часто требует дублирования схемы на обеих сторонах матрицы, что приводит к дополнительному увеличению размера матрицы. В этой конфигурации активаторы текучей среды с одной стороны паза, которая может называться левой или западной, имеют схемы шин адресации и питания, независимые от активаторов текучей среды с противоположной стороны паза для подачи чернил, которая может называться правой или восточной.[0035] Many modern matrices have an ink supply slot in the middle of the matrix for supplying ink to fluid activators. Typically, the ink slot introduces a barrier to transfer signals from one side of the sensor to the other side of the sensor, which often requires redundant circuitry on both sides of the sensor, further increasing the size of the sensor. In this configuration, the fluid actuators on one side of the slot, which may be referred to as the left or west side, have address and power bus circuits independent of the fluid actuators on the opposite side of the ink supply slot, which may be referred to as the right or east.

[0036] Описанные здесь примеры обеспечивают новый подход к подаче текучей среды в активаторы текучей среды капельных эжекторов. В этом подходе паз для подачи чернил заменяется массивом отверстий для подачи текучей среды, расположенных вдоль матрицы, вблизи активаторов текучей среды. Массив отверстий для подачи текучей среды, расположенных вдоль матрицы, может называться здесь зоной подачи. В результате сигналы могут маршрутизироваться через зону подачи между отверстиями для подачи текучей среды, например, от логической схемы, расположенной с одной стороны отверстий для подачи текучей среды, на схемы питания для печати, такие как полевые транзисторы (FET), расположенные с противоположной стороны отверстий для подачи текучей среды. Здесь это называется маршрутизацией через паз. Схема для маршрутизации сигналов включает в себя дорожки, обеспеченные в слоях между соседними отверстиями для подачи чернил или текучей среды.[0036] The examples described herein provide a new approach to supplying fluid to drip ejector fluid activators. In this approach, the ink slot is replaced with an array of fluid ports located along the die near the fluid activators. The array of fluid supply holes located along the matrix may be referred to herein as the supply zone. As a result, signals can be routed through the delivery zone between the fluid ports, for example, from logic circuitry located on one side of the fluid ports, to print power circuits such as field-effect transistors (FETs) located on the opposite side of the ports. for fluid supply. Here it is called routing through the groove. The signal routing circuitry includes tracks provided in layers between adjacent ink or fluid ports.

[0037] Как использовано здесь, первая сторона матрицы и вторая сторона матрицы обозначают длинные края матрицы, выровненные с отверстиями для подачи текучей среды, которые располагаются вблизи или в центре матрицы. Дополнительно, как использовано здесь, активаторы текучей среды располагаются на передней поверхности матрицы, а чернила или текучая среда подаются в отверстия для подачи текучей среды из паза на задней поверхности матрицы. Соответственно, ширина матрицы измеряется от края первой стороны матрицы до края второй стороны матрицы. Подобным образом толщина матрицы измеряется от передней поверхности матрицы до задней поверхности матрицы.[0037] As used herein, the first side of the die and the second side of the die refer to the long edges of the die aligned with the fluid ports that are located near or in the center of the die. Additionally, as used herein, fluid activators are located on the front surface of the matrix, and ink or fluid is supplied to the fluid supply holes from a slot on the rear surface of the matrix. Accordingly, the width of the matrix is measured from the edge of the first side of the matrix to the edge of the second side of the matrix. Similarly, the thickness of the die is measured from the front face of the die to the back face of the die.

[0038] Маршрутизация через паз обеспечивает возможность устранения дублирующей схемы на матрице, что может уменьшить ширину матрицы, например, на 150 микрон (мкм) или более. В некоторых примерах это может обеспечить матрицу шириной примерно 450 мкм или примерно 360 мкм, или менее. В некоторых примерах устранение дублирующей схемы благодаря маршрутизации через паз можно использовать для увеличения размера схемы на матрице, например, для повышения производительности в более значимых применениях. В этих примерах мощные FET (силовые полевые транзисторы), схемные дорожки, дорожки питания и подобное могут увеличиваться в размере. Это позволяет обеспечить матрицы, способные выдавать более тяжелые капли. Соответственно, в некоторых примерах матрицы могут быть менее чем примерно 500 мкм или менее чем примерно 750 мкм, или менее чем примерно 1000 мкм в ширину.[0038] Routing through the slot allows for the elimination of redundant circuitry on the array, which can reduce the width of the array by, for example, 150 microns (μm) or more. In some instances, this may provide a matrix with a width of about 450 microns, or about 360 microns, or less. In some instances, the elimination of redundant circuitry through slot routing can be used to increase the size of the circuitry on the die, for example, to improve performance in higher value applications. In these examples, power FETs (power field effect transistors), circuit traces, power traces, and the like can grow in size. This makes it possible to provide matrices capable of delivering heavier droplets. Accordingly, in some examples, the matrices may be less than about 500 microns, or less than about 750 microns, or less than about 1000 microns in width.

[0039] Толщина матрицы от передней поверхности до задней поверхности также уменьшается за счет эффективного использования отверстий для подачи текучей среды. Предыдущие матрицы, которые используют пазы для подачи чернил, могут иметь толщину более чем примерно 675 мкм, тогда как матрицы с отверстиями для подачи текучей среды могут иметь толщину менее чем примерно 400 мкм. Длина матриц может составлять примерно 10 миллиметров (мм), примерно 20 мм или примерно 20 мм, в зависимости от числа активаторов текучей среды, используемых для конструкции. Длина матриц включает в себя пространство для схемы на каждом конце матрицы, соответственно активаторы текучей среды занимают часть длины матрицы. Например, для матрицы черных чернил длиной примерно 20 мм активаторы текучей среды могут занимать примерно 13 мм, что является длиной захвата (прогона). Длина захвата является шириной диапазона печати или выброса текучей среды, формируемого при перемещении печатающей головки по носителю печати.[0039] The thickness of the matrix from the front surface to the back surface is also reduced due to the efficient use of the fluid holes. Previous dies that use ink feed slots may have a thickness of greater than about 675 microns, while dies with fluid ports may have a thickness of less than about 400 microns. The length of the dies may be about 10 millimeters (mm), about 20 mm, or about 20 mm, depending on the number of fluid activators used for the structure. The length of the dies includes space for circuitry at each end of the dies, so the fluid activators occupy a portion of the length of the dies. For example, for a black ink matrix about 20 mm long, the fluid activators may take up about 13 mm, which is the grip (run) length. The grip length is the width of the print range or fluid ejection generated as the print head moves across the print media.

[0040] Дополнительно, маршрутизация через паз позволяет совмещать подобные устройства для повышенной эффективности и улучшенной компоновки. Маршрутизация через паз оптимизирует подачу питания, позволяя левому и правому столбцам активаторов текучей среды совместно использовать схемы маршрутизации питания и заземления. Однако более узкая матрица может быть хрупче, чем более широкая матрица. Соответственно матрица может устанавливаться в полимерном заливочном компаунде, который имеет паз с обратной стороны, позволяющий чернилам течь в отверстия для подачи текучей среды. В некоторых примерах заливочным компаундом является эпоксидная смола, хотя это может быть акрил, поликарбонат, полифениленсульфид и пр.[0040] Additionally, slot routing allows similar devices to be combined for increased efficiency and improved packaging. Slot routing optimizes power delivery by allowing the left and right fluid activator columns to share power and ground routing patterns. However, a narrower matrix may be more brittle than a wider matrix. Accordingly, the die can be mounted in a resin potting compound that has a groove on the back to allow ink to flow into the fluid ports. In some examples, the potting compound is an epoxy resin, although it may be acrylic, polycarbonate, polyphenylene sulfide, etc.

[0041] Маршрутизация через паз также позволяет оптимизировать компоновку схемы. Например, высоковольтная и низковольтная области могут быть изолированы с противоположных сторон отверстий для подачи текучей среды, обеспечивая улучшение надежности и форм-фактора матриц. Разделение высоковольтной и низковольтной областей может уменьшать или устранять паразитные напряжения, перекрестные помехи и другие явления, которые негативно влияют на надежность матрицы. Дополнительно, единичная копия адресных данных переносится на логические блоки, которые декодируют значение адреса уникальным образом для каждой стороны массива отверстий для подачи текучей среды.[0041] Routing through the slot also allows for circuit layout optimization. For example, the high and low voltage regions can be isolated on opposite sides of the fluid ports, providing improved reliability and die form factor. Separating the high and low voltage regions can reduce or eliminate stray voltages, crosstalk, and other phenomena that negatively impact matrix reliability. Additionally, a single copy of the address data is transferred to logic blocks that decode the address value in a unique manner for each side of the array of fluid ports.

[0042] Для удовлетворения ограничений по текучим средам и минимизации влияний течения текучей среды на множественные активаторы текучей среды, таких как жидкостные перекрестные помехи, которые могут отрицательно влиять на качество изображения, декодирование адреса смещается для активаторов текучей среды на каждой соответствующей стороне массива отверстий для подачи текучей среды. Декодирование адреса может индивидуализироваться под каждую группу активаторов текучей среды или примитивов в ходе изготовления матрицы, например, на окончательном этапе в ходе процесса изготовления. Другие индивидуальные настройки можно использовать для определения тех активаторов текучей среды, которые подлежат возбуждению, по значениям на адресных линиях.[0042] To meet fluid constraints and minimize the effects of fluid flow on multiple fluid activators, such as liquid crosstalk, which can adversely affect image quality, address decoding is offset for fluid activators on each respective side of the supply port array. fluid. The address decoding may be individualized for each group of fluid activators or primitives during the fabrication of the matrix, for example, at a final stage during the fabrication process. Other individual settings can be used to determine which fluid activators are to be excited from the values on the address lines.

[0043] Матрица, используемая для печатающей головки, как описано здесь, использует резисторы для нагрева текучей среды в микроструйном эжекторе, вызывающие выброс капель за счет теплового расширения. Однако матрицы не ограничиваются активаторами текучей среды теплового действия и могут использовать пьезоэлектрические активаторы текучей среды, подача в которые осуществляется из отверстий для подачи текучей среды.[0043] The matrix used for the printhead as described herein uses resistors to heat the fluid in the microjet ejector causing droplets to be ejected by thermal expansion. However, the dies are not limited to thermal fluid activators, and may use piezoelectric fluid activators fed from fluid ports.

[0044] Дополнительно, матрицу можно использовать для формирования активаторов текучей среды для других применений, помимо печатающей головки, таких как микроструйные насосы, используемые в аналитическом оборудовании. В этом примере в активаторы текучей среды из отверстий для подачи текучей среды могут подаваться испытательные растворы или другие текучие среды вместо чернил. Соответственно в различных примерах отверстия для подачи текучей среды и чернила можно использовать для обеспечения жидкостных материалов, которые могут выбрасываться или нагнетаться путем выброса капель за счет теплового расширения или пьезоэлектрической активации.[0044] Additionally, the matrix can be used to form fluid activators for applications other than the printhead, such as microjet pumps used in analytical equipment. In this example, fluid activators may be supplied with test solutions or other fluids instead of ink from the fluid ports. Accordingly, in various examples, fluid orifices and ink can be used to provide liquid materials that can be ejected or injected by ejection of droplets due to thermal expansion or piezoelectric activation.

[0045] Помимо эффективности, обеспеченной за счет перекрестной маршрутизации сигналов от одной стороны к другой, описанные здесь матрицы позволяют переносить логические схемы из матрицы на внешнюю микросхему (чип) или другую опорную схему. В различных примерах внешняя микросхема представляет собой специализированную интегральную схему (ASIC), встроенную в принтер. Дополнительно, разные цвета делятся между отдельными матрицами вместо того, чтобы объединять множественные цвета на одной матрице, что обеспечивает гидравлические трубопроводы более низкой стоимости для подачи чернил и других текучих сред в матрицы. Вынос цикла теплового управления за пределы микросхемы также обеспечивает гораздо более сложное поведение тепловой системы без увеличения затрат, такое как, помимо прочего, способность производить и усреднять множественные измерения, использовать относительные контрольные точки, обеспечивать регистрацию с более высоким тепловым разрешением и увеличивать число датчиков или зон регистрации на отдельных матрицах и цветах. Связывание битов памяти с декодирующей логикой для обращения к активаторам текучей среды обеспечивает создание больших массивов памяти (запоминающих устройств) при низких издержках.[0045] In addition to the efficiency provided by cross-routing signals from one side to the other, the matrices described here allow the transfer of logic circuits from the matrix to an external microcircuit (chip) or other reference circuit. In various examples, the external chip is an application specific integrated circuit (ASIC) built into the printer. Additionally, different colors are shared between individual dies instead of combining multiple colors on a single dies, which provides lower cost hydraulic piping to supply ink and other fluids to the dies. Moving the thermal management loop off-chip also allows for much more complex thermal behavior without increasing cost, such as, but not limited to, the ability to take and average multiple measurements, use relative setpoints, provide higher thermal resolution logging, and increase the number of sensors or zones. registration on individual matrices and colors. Associating memory bits with decoding logic to access fluid activators enables the creation of large memory arrays (storage devices) at low cost.

[0046] В некоторых примерах биты памяти считываются с помощью шины регистрации, которая также используется для внешних аналоговых измерений, таких как тепловые измерения, для дополнительного снижения стоимости. Поскольку шина регистрации совместно используется различными датчиками, такими как тепловые датчики, дефектоскопические датчики, и битами памяти на матрице, схема защиты от высокого напряжения препятствует повреждению низковольтных устройств, подключенных к сенсорной шине при записи в память. В некоторых примерах для записи битов памяти без необходимости в дополнительном электрическом интерфейсе от внешней схемы используется генератор напряжения на кристалле или регулятор напряжения памяти.[0046] In some examples, the memory bits are read using a logging bus, which is also used for external analog measurements, such as thermal measurements, to further reduce cost. Since the registration bus is shared by various sensors such as thermal sensors, flaw detectors, and memory bits on the matrix, the high voltage protection circuit prevents low voltage devices connected to the sensor bus from being damaged when writing to the memory. In some examples, an on-chip voltage generator or memory voltage regulator is used to write memory bits without the need for additional electrical interface from an external circuit.

[0047] Фиг. 1A представляет собой вид части матрицы 100, используемой для головки струйной печати уровня техники. Матрица 100 включает в себя все схемы для работы активаторов 102 текучей среды по обе стороны от паза 104 для подачи чернил. Соответственно все электрические соединения вынесены на площадки 106, расположенные на каждом конце матрицы 100. Фиг. 1B представляет собой увеличенный вид участка матрицы 100. Как можно видеть на этом увеличенном виде, паз 104 подачи чернил занимает достаточно много места в центре матрицы 100, увеличивая ширину 108 матрицы 100.[0047] FIG. 1A is a view of a part of the matrix 100 used for the prior art inkjet head. Matrix 100 includes all circuitry for operating fluid activators 102 on either side of ink slot 104. Accordingly, all electrical connections are placed on pads 106 located at each end of matrix 100. FIG. 1B is an enlarged view of a portion of the die 100. As can be seen in this enlarged view, the ink feed slot 104 takes up a fair amount of space in the center of the die 100 to increase the width 108 of the die 100.

[0048] Фиг. 2A представляет собой пример матрицы 200, используемой для печатающей головки. По сравнению с матрицей 100 по фиг. 1A, матрица 200 имеет эффективную и новую компоновку схемы, в которой отдельные блоки схемы могут иметь больше функций, позволяя матрице 200 быть сравнительно узкой и/или эффективной, как описано здесь. В этой конструкции некоторый функционал предоставляется матрице внешней схемой, такой как специализированная интегральная схема (ASIC) 200.[0048] FIG. 2A is an example of a matrix 200 used for a print head. Compared to the matrix 100 of FIG. 1A, matrix 200 has an efficient and novel circuit layout in which individual circuit blocks can have more functions, allowing matrix 200 to be relatively narrow and/or efficient as described herein. In this design, some functionality is provided to the matrix by an external circuit, such as an application specific integrated circuit (ASIC) 200.

[0049] В этом примере матрица 200 использует отверстия 204 для подачи текучей среды, чтобы подавать текучую среду, такую как чернила, активаторам 206 текучей среды для выброса с помощью терморезисторов 208. Как описано здесь, маршрутизация через паз позволяет маршрутизировать схему по кремниевым перемычкам (мостикам) 210 между отверстиями 204 для подачи текучей среды и поперек продольной оси 212 матрицы 200. В одном примере это также обеспечивает возможность сравнительно небольшой ширины 214 матрицы 200, например, менее чем примерно 420 мкм, менее чем примерно 500 мкм или менее чем примерно 750 мкм, или менее чем примерно 1000 мкм, например, от примерно 330 мкм до примерно 460 мкм. Небольшая ширина матрицы 200 может уменьшать затраты, например, за счет снижения количества кремния, используемого в матрице 200.[0049] In this example, die 200 uses fluid ports 204 to supply fluid, such as ink, to fluid activators 206 for ejection via thermistors 208. As described here, slot routing allows circuitry to be routed across silicon bridges ( bridges) 210 between the fluid ports 204 and across the longitudinal axis 212 of the matrix 200. In one example, this also allows the width 214 of the matrix 200 to be relatively small, such as less than about 420 microns, less than about 500 microns, or less than about 750 microns, or less than about 1000 microns, for example, from about 330 microns to about 460 microns. The small width of the die 200 can reduce costs, for example, by reducing the amount of silicon used in the die 200.

[0050] Как описано здесь, матрица 200 также включает в себя сенсорную схему для операций и диагностики. В некоторых примерах матрица 200 включает в себя тепловые датчики 216, например, расположенные вдоль продольной оси матрицы вблизи одного конца матрицы, в середине матрицы и вблизи противоположного конца матрицы. В некоторых примерах для улучшения теплового управления используется больше тепловых датчиков 216.[0050] As described here, the matrix 200 also includes touch circuitry for operations and diagnostics. In some examples, the array 200 includes thermal sensors 216, for example, located along the longitudinal axis of the array near one end of the array, in the middle of the array, and near the opposite end of the array. In some examples, more thermal sensors 216 are used to improve thermal management.

[0051] Фиг. 3A-3C представляют собой чертежи печатающих головок, сформованных путем установки матриц 302 и 304 в полимерной опоре 310, сформированной из заливочного компаунда. В некоторых примерах матрицы 302 и 304 слишком узки для непосредственного присоединения тел перьев или жидкостной маршрутизации чернил или других текучих сред из сосудов для текучих сред. Соответственно матрицы 302 и 304 можно устанавливать в полимерной опоре 310, сформированной из заливочного компаунда, такого как эпоксидная смола и пр. Полимерная опора 310 имеет пазы 314, которые обеспечивают открытый участок, позволяющий текучей среде течь из сосуда для текучей среды в отверстия 204 для подачи текучей среды на задней поверхности матриц 302 и 304.[0051] FIG. 3A-3C are drawings of printheads formed by mounting dies 302 and 304 in a resin support 310 formed from potting compound. In some examples, dies 302 and 304 are too narrow for direct attachment of pen bodies or fluid routing of ink or other fluids from fluid receptacles. Accordingly, matrices 302 and 304 may be mounted in a polymeric support 310 formed from potting compound such as epoxy, etc. fluid on the back surface of the matrices 302 and 304.

[0052] Фиг. 3A представляет собой чертеж примера печатающей головки, включающей в себя матрицу 302 черных чернил, которая установлена в заливочном компаунде. В матрице 302 черных чернил по фиг. 3A видны две линии активаторов текучей среды 320, причем в каждую группу из двух перемежающихся активаторов текучей среды 320 подача осуществляется из одного из отверстий 204 для подачи текучей среды вдоль матрицы 302 черных чернил. Каждый из активаторов текучей среды 320 представляет собой отверстие в камеру для текучей среды над терморезистором. Активация терморезистора заставлять текучую среду выходить через активаторы текучей среды 320, таким образом каждая комбинация терморезистора, камеры для текучей среды и сопла представляет активатор текучей среды, в частности, микроструйный эжектор. Можно отметить, что отверстия 204 для подачи текучей среды не изолированы друг от друга, что позволяет чернилам вытекать из отверстий 204 для подачи текучей среды в близлежащие отверстия 204 для подачи текучей среды, обеспечивая более высокий расход для активных активаторов текучей среды.[0052] FIG. 3A is a drawing of an example of a printhead including a black ink matrix 302 that is mounted in a potting compound. In the black ink array 302 of FIG. 3A, two lines of fluid activators 320 are visible, with each group of two intermittent fluid activators 320 supplied from one of the fluid supply ports 204 along the black ink matrix 302. Each of the fluid activators 320 is an opening into the fluid chamber above the thermistor. Activating the thermistor causes fluid to exit through fluid activators 320, thus each combination of thermistor, fluid chamber, and nozzle represents a fluid activator, specifically a microjet ejector. It can be noted that the fluid ports 204 are not isolated from each other, allowing ink to flow from the fluid ports 204 into nearby fluid ports 204, providing higher flow rates for active fluid activators.

[0053] Фиг. 3B представляет собой чертеж примера печатающей головки, включающей в себя три матрицы 304, которые можно использовать для чернил трех цветов. Например, одну матрицу 304 цветных чернил можно использовать для голубых чернил, другую матрицу 304 цветных чернил можно использовать для пурпурных чернил, а последнюю матрицу 304 цветных чернил можно использовать для желтых чернил. Чернила каждого цвета поступают в соответствующий паз 314 матриц 304 цветных чернил из отдельного сосуда для цветных чернил. Хотя на этом чертеже показаны только три матрицы 304 цветных чернил в опоре, для формирования матрицы CMYK может быть включена четвертая матрица, такая как матрица 302 черных чернил. Подобным образом можно использовать другие конфигурации матрицы. Линии (каналы) 316 связи могут внедряться в полимерную опору 310 для сопряжения с матрицами 304 цветных чернил. Как описано здесь, некоторые из линий 316 связи, такие как адресные линии, шина регистрации и линия возбуждения, среди прочих, могут совместно использоваться матрицами 304 цветных чернил. Линии 316 связи также включают в себя отдельные линии данных для обеспечения отдельных сигналов управления для активации массивов активаторов текучей среды или примитивов.[0053] FIG. 3B is a drawing of an example of a printhead including three matrices 304 that can be used for three ink colors. For example, one color ink matrix 304 can be used for cyan ink, another color ink matrix 304 can be used for magenta ink, and the last color ink matrix 304 can be used for yellow ink. The ink of each color enters the corresponding slot 314 of the color ink arrays 304 from a separate color ink container. Although only three color ink matrices 304 are shown in the support in this figure, a fourth matrix, such as black ink matrix 302, may be included to form the CMYK matrix. Other matrix configurations can be used in a similar manner. Lines (channels) 316 communication can be embedded in the polymer support 310 to interface with the matrix 304 color ink. As described here, some of the communication lines 316, such as address lines, a registration bus, and a drive line, among others, may be shared by the color ink matrices 304. Communication lines 316 also include separate data lines for providing separate control signals for activating arrays of fluid activators or primitives.

[0054] Фиг. 3C представляет собой виды в разрезе печатающих головок, включающих в себя установленные матрицы 302 и 304, через сплошные секции 322 и через секции 324, имеющие отверстия 204 для подачи текучей среды. Это показывает, что отверстия 204 для подачи текучей среды сообщаются с пазами 314, чтобы чернила могли вытекать из пазов 314 через установленные матрицы 302 и 304. Как описано здесь, структуры на фиг. 3A - 3C не ограничиваются чернилами, но могут использоваться для обеспечения системы подача текучей среды в активаторы текучей среды в матрицах.[0054] FIG. 3C are sectional views of printheads including arrays 302 and 304 mounted, through solid sections 322, and through sections 324 having fluid ports 204. This shows that the fluid holes 204 communicate with the slots 314 so that ink can flow from the slots 314 through the installed dies 302 and 304. As described here, the structures in FIG. 3A-3C are not limited to inks, but may be used to provide a system for supplying fluid to fluid activators in matrices.

[0055] Фиг. 4 представляет собой пример картриджа 400 принтера, который включает в себя печатающую головку, описанную со ссылкой на фиг. 3B. Установленные матрицы 304 цветных чернил образуют площадку 402. Как описано здесь, площадка 402 включает в себя множественные кремниевые матрицы и полимерный монтажный компаунд, такой как заливочный компаунд на основе эпоксидной смолы. Корпус 404 удерживает сосуды для чернил, используемые для питания установленных на площадке 402 матриц 304 цветных чернил. Гибкое соединение 406, такое как гибкая схема, удерживает контакты или площадки 408 принтера, используемые для сопряжения с картриджем 400 принтера. Описанная здесь конструкция схемы позволяет использовать меньше площадок 408 в картридже 400 принтера по сравнению с картриджами принтеров уровня техники. Например, применение совместно используемой шины регистрации, которая мультиплексируется между всеми матрицами 304 цветных чернил, присутствующими в картридже 400 принтера, позволяет использовать единичную площадку 408 для одной или более функций регистрации, включая регистрацию температуры, дефектоскопию, а также для считывания из памяти. Дополнительно, единичные площадки совместно используются матрицами для каждого из тактового сигнала, сигнала режима и сигнала возбуждения.[0055] FIG. 4 is an example of a printer cartridge 400 that includes the print head described with reference to FIG. 3b. The installed color ink matrices 304 form pad 402. As described herein, pad 402 includes multiple silicon matrices and a polymeric mounting compound, such as an epoxy potting compound. The housing 404 holds the ink receptacles used to supply the color ink matrices 304 mounted on the deck 402 . A flexible connection 406, such as a flexible circuit, holds contacts or pads 408 of the printer used to mate with the printer cartridge 400. The circuit design described herein allows the use of fewer pads 408 in the printer cartridge 400 compared to prior art printer cartridges. For example, the use of a shared registration bus that is multiplexed between all color ink matrices 304 present in a printer cartridge 400 allows a single pad 408 to be used for one or more registration functions, including temperature registration, flaw detection, and memory readout. Additionally, single pads are shared by matrices for each of the clock signal, mode signal, and drive signal.

[0056] Фиг. 5 представляет собой принципиальную схему 500 примера набора из четырех примитивов, называемого четверным примитивом. Как описано здесь, примитив представляет собой группу активаторов текучей среды, которые совместно используют набор адресных линий. Для облегчения объяснения примитивов и совместно используемой адресации, примитивы с правой части принципиальной схемы 500 обозначены как восточные, например, северо-восточные (NE) и юго-восточные (SE). Примитивы с левой части схемы 500 обозначены как западные, например, северо-западные (NW) и юго-западные (SW). В этом примере каждый активатор 502 текучей среды разблокируется с помощью FET, обозначенного Fx, где x составляет от 1 до 32, и при этом FET соединяет TIJ-резистор (резистор струйного теплового выброса чернил) для активатора текучей среды 502 с высоковольтным источником питания (Vpp) и заземлением. Принципиальная схема 500 также показывает TIJ-резисторы, обозначенные Rx, где x также составляет от 1 до 32, которые соответствуют каждому активатору 502 текучей среды. Хотя активаторы текучей среды показаны на каждой стороне подачи чернил на принципиальной схеме 500, это виртуальная компоновка. В некоторых примерах матрица 304 цветных чернил, сформированная с использованием современных методов, будет иметь активаторы 502 текучей среды на той же стороне подачи чернил.[0056] FIG. 5 is a schematic diagram 500 of an example of a set of four primitives, referred to as a quadruple primitive. As described here, a primitive is a group of fluid activators that share a set of address lines. To facilitate the explanation of primitives and shared addressing, the primitives on the right side of the circuit diagram 500 are labeled east, such as northeast (NE) and southeast (SE). Primitives on the left side of diagram 500 are labeled western, such as northwest (NW) and southwest (SW). In this example, each fluid activator 502 is unlocked with a FET denoted Fx, where x is from 1 to 32, and the FET connects a TIJ resistor (thermal inkjet resistor) for the fluid activator 502 to a high voltage power supply (Vpp ) and grounding. Circuit diagram 500 also shows TIJ resistors, denoted Rx, where x is also from 1 to 32, which correspond to each fluid activator 502. Although fluid activators are shown on each side of the ink supply in circuit diagram 500, this is a virtual layout. In some examples, a color ink matrix 304 formed using current techniques will have fluid activators 502 on the same ink supply side.

[0057] В этом примере в каждом примитиве NE, NW, SE и SW, восемь адресов, обозначенных от 0 до 7, используются для выбора активатора текучей среды для возбуждения. В других примерах на каждый примитив приходится 16 адресов, и на каждый четверной примитив приходится 64 активатора текучей среды. Адреса используются совместно, причем адрес выбирает активатор текучей среды в каждой группе. В этом примере, если обеспечено четыре адреса, то активаторы 504 текучей среды, разблокируемые полевыми транзисторами (FET) F9, F10, F25 и F26, выбираются для возбуждения. В некоторых примерах порядки возбуждения могут смещаться, минимизируя жидкостные перекрестные помехи между разблокированными активаторами 504 текучей среды, как дополнительно описано со ссылкой на фиг. 12. Какой, при наличии, из этих активаторов 504 текучей среды возбуждать, зависит от отдельных вариантов выбора примитива, которые являются битовыми значениями, сохраненными в блоке данных, уникальном для каждого примитива. Сигнал возбуждения также переносится на каждый примитив. Активатор текучей среды в пределах примитива возбуждается, когда адресные данные, переносимые на этот примитив, выбирают активатор текучей среды для возбуждения, значение данных, загруженное в блок данных для этого примитива, указывает, что для этого примитива должно произойти возбуждение, и отправляется сигнал возбуждения.[0057] In this example, in each primitive NE, NW, SE, and SW, eight addresses, labeled 0 to 7, are used to select the fluid activator to drive. In other examples, there are 16 addresses per primitive and 64 fluid activators per quad primitive. The addresses are shared, with the address selecting the fluid activator in each group. In this example, if four addresses are provided, then the fluid activators 504 enabled by the FETs F9, F10, F25, and F26 are selected for driving. In some examples, firing orders can be shifted, minimizing fluid crosstalk between unlocked fluid activators 504, as further described with reference to FIG. 12. Which, if any, of these fluid activators 504 to fire depends on the individual primitive selections, which are bit values stored in a data block unique to each primitive. The excitation signal is also carried on each primitive. A fluid activator within a primitive is fired when the address data carried to that primitive selects a fluid activator to fire, the data value loaded in the data block for that primitive indicates that fire is to occur for that primitive, and a fire signal is sent.

[0058] В некоторых примерах пакет данных активатора текучей среды, именуемый здесь группой импульсов возбуждения (FPG), включает в себя стартовые биты, используемые для идентификации начала FPG, биты адреса, используемые для выбора активатора 502 текучей среды в данных каждого примитива, данные возбуждения для каждого примитива, данные, используемые для конфигурирования рабочих настроек, и стоповые биты FPG, используемые для идентификации окончания FPG. В других примерах FPG не имеет стартовых и стоповых битов, что повышает эффективность переноса данных. Это дополнительно рассмотрено со ссылкой на фиг. 15.[0058] In some examples, a fluid activator data packet, referred to here as a drive pulse group (FPG), includes start bits used to identify the start of an FPG, address bits used to select the fluid activator 502 in each primitive data, drive data for each primitive, the data used to configure the operating settings, and the FPG stop bits used to identify the end of the FPG. In other examples, the FPG has no start and stop bits, which increases the efficiency of data transfer. This is further discussed with reference to FIG. fifteen.

[0059] После загрузки FPG сигнал возбуждения отправляется на все группы примитивов, которые будут возбуждать все адресованные активаторы текучей среды. Например, для возбуждения всех активаторов текучей среды на печатающей головке FPG отправляется для каждого значения адреса, совместно с активацией всех примитивов в печатающей головке. Таким образом, будет создано восемь FPG, каждая из которых связана с уникальным адресом 0-7. Как описано здесь, адресацию, показанную на принципиальной схеме 500, можно модифицировать для решения вопросов жидкостных перекрестных помех, качества изображения и ограничений подачи питания. FPG также может использоваться для записи элемента памяти, связанного с каждым активатором текучей среды, например, вместо возбуждения активатора текучей среды.[0059] After loading the FPG, an excitation signal is sent to all groups of primitives that will excite all addressed fluid activators. For example, to fire all fluid activators on the printhead, an FPG is sent for each address value, along with the activation of all primitives in the printhead. Thus, eight FPGs will be created, each associated with a unique address 0-7. As described herein, the addressing shown in circuit diagram 500 can be modified to address issues of liquid crosstalk, image quality, and power supply limitations. The FPG may also be used to record the memory element associated with each fluid activator, for example, instead of driving the fluid activator.

[0060] Центральный участок 506 подачи текучей среды может представлять собой паз подачи чернил или отверстия для подачи текучей среды. Однако, если центральный участок 506 подачи текучей среды является пазом подачи чернил, логическая схема и адресные линии, такие как три адресные линии в этом примере, которые используются обеспечивающими адреса 0-7 для выбора активатора текучей среды с возбуждением в каждом примитиве, дублируются, поскольку дорожки не могут пересекать центральный участок 506 подачи текучей среды. Однако, если центральный участок 506 подачи текучей среды выполнен с отверстиями для подачи текучей среды, каждая сторона может совместно использовать схему, что упрощает логику.[0060] The central fluid supply portion 506 may be an ink supply slot or fluid supply holes. However, if the central fluid supply portion 506 is an ink supply slot, the logic circuitry and address lines, such as the three address lines in this example, which are used to provide addresses 0-7 for selecting the actuated fluid activator in each primitive, are duplicated because the tracks cannot cross the central section 506 of the fluid supply. However, if the central fluid supply portion 506 is provided with fluid supply holes, each side can share the circuit, which simplifies the logic.

[0061] Хотя активаторы 502 текучей среды в примитивах, описанных на фиг. 5, показаны в двух столбцах на противоположных сторонах матрицы, например, на каждой стороне центрального участка 506 подачи текучей среды, это виртуальные столбцы. Положение активаторов 502 текучей среды относительно центрального участка 506 подачи текучей среды зависит от конструкции матрицы, как описано на нижеследующих фигурах. В примере матрица 302 черных чернил имеет расположенные в шахматном порядке активаторы текучей среды на каждой стороне от отверстия для подачи текучей среды, причем расположенные в шахматном порядке активаторы текучей среды имеют одинаковый размер. В другом примере матрица 304 цветных чернил имеет линию активаторов текучей среды вниз матрицы, причем размер активаторов текучей среды на линии активаторов текучей среды перемежается между увеличенными активаторами текучей среды и уменьшенными активаторами текучей среды.[0061] Although the fluid activators 502 in the primitives described in FIG. 5 are shown in two columns on opposite sides of the die, for example on each side of the central fluid supply portion 506, these are virtual columns. The position of the fluid activators 502 relative to the central fluid supply portion 506 depends on the design of the matrix, as described in the following figures. In an example, the black ink array 302 has staggered fluid activators on each side of the fluid inlet, with the staggered fluid activators being the same size. In another example, the color ink matrix 304 has a line of fluid activators down the matrix, with the size of the fluid activators on the line of fluid activators punctuated between increased fluid activators and reduced fluid activators.

[0062] Фиг. 6 представляет собой чертеж примера компоновки 600 схемы матрицы, показывающий упрощение, которого можно достичь единичным набором схемы активатора текучей среды. В одном примере проиллюстрированная компоновка 600 связана с матрицей 302 черных чернил, где активатор текучей среды и массивы активаторов находятся по обе стороны отверстий 204 для подачи текучей среды. Однако компоновку 600 можно использовать либо для матрицы 302 черных чернил, либо для матрицы 304 цветных чернил.[0062] FIG. 6 is a drawing of an example matrix circuit layout 600 showing the simplification that can be achieved with a single set of fluid activator circuit. In one example, the illustrated arrangement 600 is associated with a black ink array 302 where a fluid activator and arrays of activators are on either side of the fluid ports 204. However, the arrangement 600 can be used for either the black ink matrix 302 or the color ink matrix 304.

[0063] В компоновке 600 низковольтные устройства и логика сгруппированы на низковольтной стороне 602 массива 604 отверстий для подачи текучей среды. Высоковольтные устройства, такие как устройства подачи питания для активаторов текучей среды, сгруппированы на высоковольтной стороне 606 массива 604 отверстий для подачи текучей среды. Поскольку все декодеры 608 адреса, в том числе декодеры, используемые мощными FET 610 для правых активаторов текучей среды, и декодеры, используемые мощными FET 612 для левых активаторов текучей среды, совмещены, единичная копия адресных данных 614 может маршрутизироваться на низковольтную сторону 602 массива 604 отверстий для подачи текучей среды. Адресные данные 614 включают в себя серию адресных линий, каждая из которых несет бит адресных данных 614. Затем сигналы управления маршрутизируются по массиву 604 отверстий для подачи текучей среды, включая перекрестные маршруты для сигналов 616 активации для мощных FET 610 для правых активаторов текучей среды и перекрестные маршруты для сигналов 618 активации для мощных FET 612 для левых активаторов текучей среды.[0063] In arrangement 600, low voltage devices and logic are grouped on the low voltage side 602 of an array 604 of fluid ports. High voltage devices, such as power supplies for fluid activators, are grouped on the high voltage side 606 of the array 604 of fluid holes. Because all address decoders 608, including the decoders used by power FETs 610 for right fluid actuators and the decoders used by power FETs 612 for left fluid actuators, are aligned, a single copy of address data 614 can be routed to the low voltage side 602 of hole array 604 for fluid supply. Address data 614 includes a series of address lines, each of which carries a bit of address data 614. Control signals are then routed through an array of fluid ports 604, including cross paths for activation signals 616 for power FETs 610 for right fluid activators and cross routes for activation signals 618 for power FETs 612 for left fluid activators.

[0064] Линии 620 электропитания соединяют левый массив 622 активаторов текучей среды с мощными FET 612 для активации выбранных активаторов текучей среды. Перекрестно маршрутизированные линии 624 электропитания перекрестно маршрутизируются по массиву 604 отверстий для подачи текучей среды для подключения мощных FET 610 для правых активаторов текучей среды и декодеров к правой матрице 626 активаторов текучей среды для активации выбранных активаторов текучей среды. Перекрестные маршруты 616, 618, 624 могут маршрутизироваться между отверстиями 202, 320 для подачи текучей среды или между поднаборами отверстий 202, 320 для подачи текучей среды.[0064] Power lines 620 connect the left fluid activator array 622 to power FETs 612 to activate selected fluid activators. Cross-routed power lines 624 are cross-routed through the array of fluid ports 604 to connect power FETs 610 for right fluid activators and decoders to the right fluid activator array 626 to activate selected fluid activators. Cross paths 616, 618, 624 may be routed between fluid ports 202, 320 or between subsets of fluid ports 202, 320.

[0065] Помимо декодеров 608 адреса, низковольтная сторона 602 массива 604 отверстий для подачи текучей среды также имеет другую низковольтную логику 628, включающую в себя безадресные средства управления, такие как возбуждающие сигналы, данные примитива, элементы памяти, регистрация температуры и пр. От этой низковольтной логики 628 сигналы 630 поступают на декодеры 608 адреса для объединения с сигналами адреса для выбора примитивов, подлежащих возбуждению. Низковольтная логика 628 также может использовать адресные данные 632 для выбора элементов памяти, датчиков и пр.[0065] In addition to the address decoders 608, the low voltage side 602 of the fluid hole array 604 also has other low voltage logic 628 including addressless controls such as drive signals, primitive data, memory elements, temperature logging, etc. From this low voltage logic 628 signals 630 are provided to address decoders 608 to be combined with address signals to select primitives to be driven. Low voltage logic 628 may also use address data 632 to select memory elements, sensors, etc.

[0066] Фиг. 7 представляет собой чертеж примера компоновочного плана схемы, показывающий серию зон матрицы для матрицы 304 цветных чернил. Одинаково обозначенные элементы описаны со ссылкой на фиг. 2, 6 и 7. В матрице 304 цветных чернил шина 702 несет линии управления, линии данных, адресные линии и линии (электро)питания для логической схемы 704 примитива, включая зону питания логики, которая включает в себя общую линию питания логики (Vdd) и общую линию заземления логики (Lgnd) для обеспечения напряжения питания от примерно 2,5 В до примерно 15 В для логической схемы. Шина 702 также включает в себя зону адресных линий, включающую в себя адресные линии, используемые для предоставления адреса для активатора текучей среды в каждой группе примитивов активаторов текучей среды. Как описано здесь, группа примитивов является группой или поднабором активаторов текучей среды из активаторов текучей среды на матрице 304 цветных чернил.[0066] FIG. 7 is an exemplary circuit layout drawing showing a series of matrix areas for the color ink matrix 304. Likely labeled elements are described with reference to FIG. 2, 6, and 7. In the color ink matrix 304, bus 702 carries control lines, data lines, address lines, and (power) lines for primitive logic 704, including a logic power zone that includes a common logic power line (Vdd) and a common logic ground (Lgnd) to provide a supply voltage of about 2.5 V to about 15 V for the logic circuit. Bus 702 also includes an address line zone including address lines used to provide an address for a fluid activator in each group of fluid activator primitives. As described herein, a group of primitives is a group or subset of fluid activators of the fluid activators on the matrix 304 color ink.

[0067] Зона адресной логики включает в себя схемы адресных линий, такие как логическая схема 704 примитива и схема 706 декодирования. Логическая схема 704 примитива соединяет адресные линии со схемой 706 декодирования для выбора активатора текучей среды в группе примитивов. Логическая схема 704 примитива также сохраняет биты данных, загруженные в примитив, по линиям данных. Биты данных включают в себя значения адреса для адресных линий и бит, связанный с каждым примитивом, который выбирает, возбуждает ли этот примитив адресованный активатор текучей среды или сохраняет данные.[0067] The address logic area includes address line circuits such as primitive logic circuit 704 and decoding circuit 706 . The primitive logic 704 connects the address lines to the decoding circuit 706 to select the fluid activator in the group of primitives. The primitive logic 704 also stores the data bits loaded into the primitive over the data lines. The data bits include address values for the address lines and a bit associated with each primitive that selects whether that primitive fires the addressed fluid activator or stores data.

[0068] Схема 706 декодирования выбирает активатор текучей среды для возбуждения или выбирает элемент памяти в области 708 памяти, который включает в себя биты или элементы памяти, для приема данных. Когда сигнал возбуждения принимается по линиям данных в шине 702, данные либо сохраняются в элемент памяти в области 708 памяти, либо используются для активации FET 710 или 712 в зоне схемы питания на высоковольтной стороне 606 матрицы 304 цветных чернил. Активация FET 710 или 712 подключает соответствующий TIJ-резистор 716 или 718 к совместно используемой шине 714 питания (Vpp). Шина 714 Vpp находится под напряжением от примерно 25 В до примерно 35 В. В этом примере дорожки включают в себя схему питания для питания TIJ-резисторов 716 или 718. Другую совместно используемую шину 720 питания можно использовать для обеспечения заземления TIJ-резисторов 716 или 718. В некоторых примерах шина 714 Vpp и вторая совместно используемая шина 720 питания могут меняться местами.[0068] The decoding circuit 706 selects a fluid activator to drive or selects a memory element in the memory region 708 that includes bits or memory elements to receive data. When a drive signal is received on the data lines on the bus 702, the data is either stored in a memory element in the memory area 708 or used to activate the FET 710 or 712 in the power circuit area on the high voltage side 606 of the color ink array 304. Activating FET 710 or 712 connects the corresponding TIJ resistor 716 or 718 to the shared power rail 714 (Vpp). The 714 Vpp rail is energized from about 25 V to about 35 V. In this example, the traces include a power circuit to power the TIJ resistors 716 or 718. Another shared power rail 720 can be used to provide ground for the TIJ resistors 716 or 718 In some examples, the 714 Vpp rail and the second shared power rail 720 may be interchanged.

[0069] Зона подача текучей среды включает в себя отверстия 204 для подачи текучей среды и дорожки между отверстиями 204 для подачи текучей среды. Для матрицы 304 цветных чернил можно использовать капли двух размеров, выбрасываемые терморезисторами, связанными с каждым активатором текучей среды. Капли большой массы (HWD) могут выбрасываться с использованием более крупного TIJ-резистора 716. Капли небольшой массы (LWD) могут выбрасываться с использованием меньшего TIJ-резистора 718. В некоторых примерах FET могут иметь одинаковый размер для TIJ-резисторов разных размеров, причем FET для меньших TIJ-резисторов 718 будет пропускать меньший ток. Электрически активаторы текучей среды LWD находятся в первом столбце, например, левом, как описано со ссылкой на фиг. 6. Активаторы текучей среды HWD электрически соединены во втором столбце, например, правом, как описано со ссылкой на фиг. 6. В этом примере физические активаторы текучей среды матрицы 304 цветных чернил представляют собой активаторы текучей среды LWD и активаторы текучей среды HWD, перемежающимися во встречно-гребенчатой структуре.[0069] The fluid supply zone includes openings 204 for supplying fluid and tracks between openings 204 for supplying fluid. For the color ink array 304, two drop sizes can be used, ejected by the thermistors associated with each fluid activator. High mass droplets (HWD) may be emitted using a larger TIJ resistor 716. Low mass droplets (LWD) may be emitted using a smaller TIJ resistor 718. In some examples, FETs may be the same size for different sizes of TIJ resistors, with the FET for smaller TIJ resistors, the 718 will carry less current. Electrically, the LWD fluid activators are in the first column, eg the left one, as described with reference to FIG. 6. The HWD fluid activators are electrically connected in the second column, eg the right one, as described with reference to FIG. 6. In this example, the physical fluid activators of the color ink matrix 304 are LWD fluid activators and HWD fluid activators interspersed in an inter-comb pattern.

[0070] Эффективность компоновки можно дополнительно повышать, изменяя размер соответствующих FET 710 и 712 для удовлетворения требований к мощности TIJ-резисторов 716 и 718. Соответственно, в этом примере размер соответствующих FET 710 и 712 определяется питанием TIJ-резистора 716 или 718. Более крупный TIJ-резистор 716 разблокируется более крупным FET 712, тогда как меньший TIJ-резистор 718 разблокируется меньшим FET 710. В других примерах FET 710 и 712 имеют одинаковый размер, хотя мощность, поступающая через FET 710, которые используются для запитывания меньших TIJ-резисторов 718, ниже.[0070] The layout efficiency can be further improved by resizing the respective FETs 710 and 712 to meet the power requirements of the TIJ resistors 716 and 718. Accordingly, in this example, the size of the respective FETs 710 and 712 is determined by the power supply of the TIJ resistor 716 or 718. Larger The TIJ resistor 716 is enabled by the larger FET 712, while the smaller TIJ resistor 718 is enabled by the smaller FET 710. In other examples, the FETs 710 and 712 are the same size, although the power coming through the FETs 710 that are used to power the smaller TIJ resistors 718 , below.

[0071] Аналогичный компоновочный план схемы можно использовать для матрицы 302 черных чернил. Однако, как описано здесь для примеров, FET для матрицы черных чернил могут быть одного размера, поскольку TIJ-резисторы и активаторы текучей среды имеют одинаковый размер.[0071] A similar circuit layout can be used for the black ink matrix 302. However, as described here for examples, the FETs for the black ink array can be the same size because the TIJ resistors and fluid activators are the same size.

[0072] Фиг. 8 представляет собой принципиальную схему, демонстрирующую пример декодирования адреса на матрице. Одинаково обозначенные элементы описаны со ссылкой на фиг. 6. Целью декодирования адреса является получение адресных данных 614 и выбор одного активатора текучей среды в примитиве для возбуждения. Декодирование адреса можно модифицировать для изменения порядка возбуждения активаторов в соответствии с последовательностью адресных данных, отправленных на примитив. Соответственно, порядок возбуждения оптимизируется в соответствии с ограничениями по текучей среде, электрическими и другими ограничениями системы для оптимизации качества изображения. Как описано здесь, примитивы на матрице могут группироваться в столбцы или массивы. В некоторых примерах примитивы в столбце или массиве используют один и тот же порядок декодирования адреса.[0072] FIG. 8 is a circuit diagram showing an example of matrix address decoding. Likely labeled elements are described with reference to FIG. 6. The purpose of address decoding is to obtain address data 614 and select one fluid activator in the primitive to drive. The address decoding can be modified to change the firing order of the activators according to the sequence of the address data sent to the primitive. Accordingly, the firing order is optimized according to fluid, electrical, and other system constraints to optimize image quality. As described here, primitives on a matrix can be grouped into columns or arrays. In some examples, the primitives in a column or array use the same address decoding order.

[0073] Декодирование адреса можно модифицировать с использованием конфигурируемых соединений 802 для приведения в соответствие с адресом, которые выбирают, какие адресные данные 614 используются декодирующей логикой в декодерах 608 адреса. Это может осуществляться в операции постпроизводства или постобработки, в которой между адресными линиями и декодирующей логикой по завершении начального изготовления матрицы формируются соединения или межсоединения (перемычки). Это дополнительно рассмотрено со ссылкой на фиг. 11. Помимо декодеров 608 адреса, другие возбуждающие сигналы 804 управления используются для активации логики 806 активатора текучей среды для выбора и возбуждения активатора текучей среды в примитиве.[0073] The address decoding can be modified using configurable connections 802 to match the address, which select which address data 614 is used by the decoding logic in the address decoders 608. This may be done in a post-production or post-processing operation in which connections or interconnects (jumpers) are formed between the address lines and the decoding logic upon completion of the initial fabrication of the matrix. This is further discussed with reference to FIG. 11. In addition to the address decoders 608, other driving control signals 804 are used to activate the fluid activator logic 806 to select and drive the fluid activator in the primitive.

[0074] В примере по фиг. 8 в ходе начального изготовления матрицы формируются другие соединения, такие как соединения, приводимые в соответствие между декодерами 608 адреса и логикой 806 активатора текучей среды, и устанавливаются соответствия (приводятся в соответствие) соединений 808 между логикой 806 активатора текучей среды и FET. В этом примере эти соединения, сформированные в ходе начального изготовления матрицы, не конфигурируются.[0074] In the example of FIG. 8, during initial fabrication of the matrix, other connections are formed, such as connections mapped between address decoders 608 and fluid activator logic 806, and connections 808 are mapped (matched) between fluid activator logic 806 and the FET. In this example, these connections, formed during the initial fabrication of the matrix, are not configured.

[0075] Фиг. 9 представляет собой принципиальную схему примера другой реализации декодирования адреса на матрице. Одинаково обозначенные элементы описаны со ссылкой на фиг. 6 и 8. В этом примере установление соответствия 902 адреса между адресными данными 614 и декодерами 608 адреса не является конфигурируемым. Дополнительно, установление соответствия адреса между декодерами 608 адреса и логикой 806 активатора текучей среды также не является конфигурируемым. Однако установление соответствия 904 адреса между логикой 806 активатора текучей среды и FET является конфигурируемым. В некоторых примерах это осуществляется в ходе стадии начального изготовления матрицы, например, путем маршрутизации дорожек от низковольтной логики активатора текучей среды к более отдаленным FET.[0075] FIG. 9 is a schematic diagram of an example of another implementation of matrix address decoding. Likely labeled elements are described with reference to FIG. 6 and 8. In this example, address mapping 902 between address data 614 and address decoders 608 is not configurable. Additionally, address mapping between address decoders 608 and fluid activator logic 806 is also not configurable. However, the address mapping 904 between the fluid activator logic 806 and the FET is configurable. In some instances, this is done during the initial fabrication step of the die, for example, by routing traces from the low voltage fluid activator logic to more distant FETs.

[0076] Установление соответствия соединений после декодеров 608 адреса может осуществляться другими методами. В одном примере соединения между декодерами 608 адреса и логикой 806 активатора текучей среды являются конфигурируемыми, например, отправляющими сигналы от отдельных блоков декодирования адреса на логические блоки активатора текучей среды, используемые для активации более отдаленных FET. Дополнительно, в некоторых примерах декодеры 608 адреса и логика 806 активатора текучей среды для примитива сгруппированы в единый логический блок, и соединения между сгруппированными логическими выходами и FET активаторов сконфигурированы для выбора порядка возбуждения.[0076] Mapping of connections after address decoders 608 may be performed by other methods. In one example, connections between address decoders 608 and fluid activator logic 806 are configurable, such as sending signals from individual address decoders to fluid activator logic used to activate more distant FETs. Additionally, in some examples, address decoders 608 and fluid activator logic 806 for a primitive are grouped into a single logical unit, and connections between the grouped logic outputs and activator FETs are configured to select the firing order.

[0077] Фиг. 10 представляет собой принципиальную схему примера другой реализации декодирования адреса на матрице. Одинаково обозначенные элементы описаны со ссылкой на фиг. 6, 8 и 9. В этом примере установление соответствия 902 адреса адресных данных 614 с декодерами 608 адреса не является конфигурируемым. Дополнительно, установление соответствия соединений 808 логики 806 активатора текучей среды с FET 1002 также не является конфигурируемым. Однако установление соответствия 1004 FET 1002 с активаторами 1006 текучей среды, например, терморезисторами, является конфигурируемым. В примерах установление соответствия 1004 осуществляется в ходе начального изготовления для установления соответствия FET 1002 с активаторами 1006 текучей среды, расположенными на большем расстоянии, например, с обходом более близких активаторов 1006 текучей среды.[0077] FIG. 10 is a schematic diagram of an example of another implementation of matrix address decoding. Likely labeled elements are described with reference to FIG. 6, 8, and 9. In this example, address mapping 902 of address data 614 to address decoders 608 is not configurable. Additionally, mapping connections 808 of fluid activator logic 806 to FET 1002 is also not configurable. However, mapping 1004 FET 1002 with fluid activators 1006, such as thermistors, is configurable. In the examples, mapping 1004 is performed during initial manufacturing to map FET 1002 to fluid activators 1006 located at a greater distance, such as bypassing closer fluid activators 1006.

[0078] Хотя примеры на фиг. 8-10 показывают три отдельных метода установления соответствия, в которых другие методы установления соответствия указаны как неконфигурируемые, методы не ограничиваются упомянутыми. Например, в ходе обработки можно использовать несколько методов установления соответствия. В некоторых примерах установление соответствия 904 адреса между логикой 806 активатора текучей среды и FET является конфигурируемым, как описано со ссылкой на фиг. 9, и установление соответствия соединений 802, которые выбирают, какие адресные данные 614 используются декодирующей логикой в декодерах 608 адреса, как описано со ссылкой на фиг. 8, также является конфигурируемым.[0078] Although the examples in FIG. 8-10 show three separate mapping methods, in which other mapping methods are indicated as non-configurable, the methods are not limited to those mentioned. For example, several matching methods can be used during processing. In some examples, address mapping 904 between fluid activator logic 806 and the FET is configurable, as described with reference to FIG. 9 and mapping connections 802 that select which address data 614 is used by the decoding logic in address decoders 608, as described with reference to FIG. 8 is also configurable.

[0079] Фиг. 11 представляет собой пример матрицы 302 черных чернил, демонстрирующий формирование межсоединений от адресных линий к логической схеме. Одинаково обозначенные элементы описаны со ссылкой на фиг. 3 и 6. На этом чертеже прямоугольник 1102 иллюстрирует соединение между адресными данными 614 и декодером 608 адреса. Как описано со ссылкой на фиг. 8, после начального изготовления адресные данные 614 не связаны с декодером 608 адреса, поскольку конфигурации маски межсоединений не завершена, как показано на увеличенном виде блока 1104. После завершения вторичной обработки, увеличенный вид блока 1106 демонстрирует завершенные межсоединения между декодером 608 адреса и адресными данными 614. Хотя фиг. 11 относится к матрице 302 черных чернил, подобные соединения между адресными данными 614 и декодером 608 адреса будут выполнены для матрицы 304 цветных чернил.[0079] FIG. 11 is an example of a black ink matrix 302 showing the formation of interconnects from the address lines to the logic circuit. Likely labeled elements are described with reference to FIG. 3 and 6. In this drawing, box 1102 illustrates the connection between address data 614 and address decoder 608. As described with reference to FIG. 8, after initial fabrication, the address data 614 is not associated with the address decoder 608 because the interconnect mask configuration is not completed, as shown in an enlarged view of block 1104. After secondary processing is completed, an enlarged view of block 1106 shows the completed interconnections between the address decoder 608 and the address data 614. Although FIG. 11 refers to the black ink matrix 302, similar connections between the address data 614 and the address decoder 608 will be made for the color ink matrix 304.

[0080] Фиг. 12 представляет собой чертеж примера матрицы 302 черных чернил, демонстрирующий смещение в порядке адресов примитивов между матрицами 622 и 626 активаторов текучей среды на каждой стороне массива 604 отверстий для подачи текучей среды, в соответствии с примером. Одинаково обозначенные элементы описаны со ссылкой на фиг. 3 и 6. Фиг. 12 показывает примитивы, каждый с 16-ю активаторами текучей среды, причем на каждой стороне массива 604 отверстий для подачи текучей среды присутствует один примитив. В этом примере смещение на восемь в порядках адресов между левым массивом 622 активаторов текучей среды и правым массивом 624 активаторов текучей среды реализовано с использованием конфигурируемых маской соединений между декодером 608 адреса и адресными данными 614. Это позволяет системе печати отправлять единичный набор адресных данных 614, который декодируется для активаторов текучей среды по обе стороны массива 604 отверстий для подачи текучей среды.[0080] FIG. 12 is a drawing of an example black ink array 302 showing the offset in primitive address order between the fluid activator arrays 622 and 626 on each side of the fluid aperture array 604, in accordance with the example. Likely labeled elements are described with reference to FIG. 3 and 6. FIG. 12 shows the primitives, each with 16 fluid activators, with one primitive present on each side of the array 604 of fluid ports. In this example, an offset of eight in address orders between the left fluid activator array 622 and the right fluid activator array 624 is implemented using mask-configurable connections between the address decoder 608 and address data 614. This allows the printing system to send a single set of address data 614 that decoded for fluid activators on either side of the array 604 of fluid holes.

[0081] Таким образом, на основании конфигурации соединений между адресными данными 614 и декодером 608 адреса адрес смещается на нужную величину. В результате менее проблематичны ограничения по текучей среде, например, в расходе текучей среды через массив 604 отверстий для подачи текучей среды на активаторы по обе стороны массива 604 отверстий для подачи текучей среды.[0081] Thus, based on the configuration of the connections between the address data 614 and the address decoder 608, the address is shifted by the desired amount. As a result, fluid restrictions are less problematic, such as in the flow of fluid through the array of fluid ports 604 to the actuators on either side of the array 604 of fluid ports.

[0082] Фиг. 13 представляет собой пример блок-схемы 1300 матрицы. В одном примере в матрицу включены элементы памяти и датчики, такие как тепловые датчики. Элементы памяти могут включать в себя блоки данных и биты памяти. В одном примере измерение температуры и система управления могут обеспечиваться вне матрицы, например, на главной ASIC печатающего устройств. Соответственно, внешняя схема управления, например, ASIC, может поддерживать множественные матрицы на совместно используемой шине регистрации. В одном примере это обеспечивает сравнительно простую конструкцию благодаря сравнительно небольшому количеству кремния в матрице и сравнительно низкие затраты.[0082] FIG. 13 is an example block diagram 1300 of a matrix. In one example, memory elements and sensors, such as thermal sensors, are included in the matrix. Memory elements may include blocks of data and bits of memory. In one example, the temperature measurement and control system may be provided off the die, such as on the printer's main ASIC. Accordingly, an external control circuit such as an ASIC may support multiple matrices on a shared registration bus. In one example, this provides a relatively simple design due to the relatively small amount of silicon in the matrix and relatively low cost.

[0083] Внешние соединения или (контактные) площадки 1302 используются для осуществления доступа к функциям матрицы. Площадки 1302 включают в себя площадку 1304 тактового сигнала, используемую для обеспечения тактового сигнала для загрузки данных. Как дополнительно описано здесь, данные на площадке 1306 данных загружаются в один столбец активаторов в хранилище 1308 данных, например, левый столбец, на переднем фронте тактового импульса (сигнала), и загружаются во второй столбец активаторов в хранилище 1308 данных, например, правый столбец, на заднем фронте тактового импульса. Каждый раз, когда новый набор битов данных загружается в первый и второй столбцы активаторов, предыдущий бит данных в этом положении сдвигается в новое положение, например, действуя как большой сдвиговый регистр. Это дополнительно описано со ссылкой на фиг. 15.[0083] Outer connections or pads 1302 are used to access matrix functions. Pads 1302 include a clock pad 1304 used to provide a clock signal for downloading data. As further described here, data in data pad 1306 is loaded into one column of activators in data store 1308, e.g. on the trailing edge of the clock pulse. Each time a new set of data bits is loaded into the first and second columns of activators, the previous data bit at that position is shifted to the new position, eg acting as a large shift register. This is further described with reference to FIG. fifteen.

[0084] Сигнал возбуждения подается через площадку 1310 возбуждения и используется либо для инициирования активатора текучей среды в матрице 1312 активаторов, которая была выбрана через биты адреса в потоке данных, либо для инициирования доступа к битам 1314 памяти, которые совместно используют адрес с соответствующим TIJ-резистором в матрице 1312 активаторов.[0084] The drive signal is applied through drive pad 1310 and is used to either trigger a fluid activator in an activator matrix 1312 that has been selected via address bits in the data stream, or to trigger access to memory bits 1314 that share an address with the corresponding TIJ- resistor in the matrix 1312 activators.

[0085] Матрица имеет регистры, которые можно использовать для конфигурирования параметров. Можно отметить, что, как использовано здесь, термин регистр включает в себя любое число конфигураций хранилища, включая сдвиговые регистры, триггеры и пр. Они включают в себя, например, регистр 1316 конфигурации, регистр 1318 конфигурации памяти и регистр 1320 состояния.[0085] The matrix has registers that can be used to configure parameters. It may be noted that, as used herein, the term register includes any number of storage configurations, including shift registers, flip-flops, and the like. These include, for example, configuration register 1316, memory configuration register 1318, and status register 1320.

[0086] В некоторых примерах регистры 1316 и 1318 конфигурации предназначены только для записи. Подтверждение битов, которые были записаны, производится по поведению матрицы. Исключение доступа для считывания к регистрам 1316 и 1318 уменьшает счетчик схемы и сохраняет некоторую площадь на матрице. Регистр 1318 конфигурации памяти является теневым регистром, запараллеливающим регистр 1316 конфигурации, но разблокируется только для записи, когда удовлетворены некоторые сложные условия, например, биты данных активатора текучей среды и биты данных регистра конфигурации заданы в определенном порядке, совместно с конкретными состояниями входной площадки. Регистр 1320 состояния используется для считывания данных для идентификации отказа матрицы или значения версии и также используется в целях испытания для тестирования интегральной схемы в ходе производства.[0086] In some examples, configuration registers 1316 and 1318 are write-only. The acknowledgment of the bits that have been written is made by the behavior of the matrix. Eliminating read access to registers 1316 and 1318 decrements the circuit counter and saves some area on the die. The memory configuration register 1318 is a shadow register paralleling the configuration register 1316, but is only unlocked for writing when some complex conditions are satisfied, for example, the fluid activator data bits and the configuration register data bits are set in a specific order, along with specific input pad states. The status register 1320 is used to read data to identify a matrix failure or revision value, and is also used for testing purposes to test the integrated circuit during manufacturing.

[0087] Помимо регистров 1316, 1318 и 1320, матрица имеет аналоговые блоки, включающие в себя, например, схему 1322 таймера, контроллер 1324 напряжения смещения задержки и регулятор 1326 напряжения памяти. Площадка 1328 режима используется для выбора различных режимов работы, таких как конфигурации загрузки с площадки 1306 данных в регистр 1316 конфигурации или в регистр 1318 конфигурации памяти. Площадку 1328 режима также можно использовать для выбора того, какие датчики подключаются к шине 1330 регистрации, которая считывается через площадку 1332 регистрации, включая, например, среди прочих, тепловые датчики или биты 1314 памяти. В некоторых примерах площадка 1334 NReset используется для приема сигнала сброса всех функциональных блоков матрицы, заставляющего их возвращаться к начальной конфигурации. Это может осуществляться, например, если схема 1322 таймера сообщает о проблеме от матрицы на внешнюю ASIC, например, из состояния ожидания.[0087] In addition to registers 1316, 1318, and 1320, the matrix has analog blocks including, for example, a timer circuit 1322, a delay bias voltage controller 1324, and a memory voltage regulator 1326. The mode pad 1328 is used to select various modes of operation, such as loading configurations from the data pad 1306 to the configuration register 1316 or to the memory configuration register 1318. The mode pad 1328 can also be used to select which sensors are connected to the registration bus 1330 that is read through the registration pad 1332, including, for example, thermal sensors or memory bits 1314, among others. In some examples, NReset pad 1334 is used to receive a reset signal for all matrix function blocks, causing them to return to their initial configuration. This can be done, for example, if the timer circuit 1322 reports a problem from the fabric to the external ASIC, for example, from an idle state.

[0088] Помимо вышеупомянутых площадок 1304, 1306, 1310, 1328, 1332 и 1334 сигнала, используются четыре площадки 1336, 1338, 1340 и 1342 питания для подачи питания на матрицу. Они включают в себя площадку 1336 Vdd и площадку 1338 Lgnd для подачи низковольтного питания на логическую схему. Площадка 1340 Vpp и площадка 1342 Pgnd обеспечивают высоковольтное питание для активации TIJ-резисторов матрицы 1312 активаторов и подачи питания на регулятор 1326 напряжения памяти, используемый для подачи более высокого напряжения для записи битов 1314 памяти. Регулятор 1326 напряжения памяти может предназначаться для одновременного программирования множественных битов 1314 памяти.[0088] In addition to the aforementioned signal pads 1304, 1306, 1310, 1328, 1332, and 1334, four power pads 1336, 1338, 1340, and 1342 are used to supply power to the matrix. They include a 1336 Vdd pad and a 1338 Lgnd pad for low voltage power supply to the logic circuit. The 1340 Vpp pad and the Pgnd pad 1342 provide high voltage power to activate the TIJ resistors of the activator array 1312 and energize the memory voltage regulator 1326 used to supply higher voltage to write the memory bits 1314. The memory voltage regulator 1326 may be configured to program multiple memory bits 1314 at the same time.

[0089] Фиг. 14 представляет собой чертеж примера матрицы 200, показывающий интерфейсные площадки и логические позиции, используемые для загрузки данных и сигналов управления в матрице. Для пояснения компоновки включена диаграмма 1400 сторон горизонта для указания заданного направления на передней поверхности матрицы. В частности, направление длины матрицы может указываться осью север-юг, тогда как направление ширины матрицы может указываться осью запад-восток (или лево-право). 12 интерфейсных площадок, описанных со ссылкой на фиг. 13, делятся и располагаются на каждом конце матрицы. Северные площадки 1402 представляют собой шесть площадок, расположенных на северном конце матрицы. Перемещающийся от верхнего или северного конца матрицы, север 1404 цифрового регулятора включает в себя логическую схему для декодирования последовательно загружаемых данных и их загрузки в регистры конфигурации или адреса. Секция, называемая севером 1406 конфигурация адресов, используется для отображения адресных данных в адресные линии, проходящие по длине матрицы. Большую часть матрицы занимает участок 1408, который включает в себя столбцовые примитивы, активаторы текучей среды и мощные FET. Биты памяти могут располагаться на севере 1404 цифрового регулятора или в секциях цифровой логики участка 1408.[0089] FIG. 14 is a drawing of an example matrix 200 showing the interface pads and logical positions used to load data and control signals into the matrix. To clarify the layout, a horizon chart 1400 is included to indicate a predetermined direction on the front face of the array. In particular, the direction of the length of the matrix may be indicated by a north-south axis, while the direction of the width of the matrix may be indicated by a west-east (or left-right) axis. The 12 interface pads described with reference to FIG. 13 are divided and placed at each end of the matrix. North sites 1402 are six sites located at the northern end of the matrix. Moving from the top or north end of the array, the digital governor north 1404 includes logic for decoding sequentially loaded data and loading it into the configuration or address registers. A section called a north 1406 address configuration is used to map address data into address lines that run the length of the array. Most of the matrix is occupied by region 1408, which includes column primitives, fluid activators, and power FETs. The memory bits may be located in the digital controller north 1404 or in the digital logic sections of area 1408.

[0090] Другой набор площадок располагается на юге в матрице. Южные площадки 1410 обеспечивают оставшуюся часть из 12 площадок, рассмотренных со ссылкой на фиг. 13. Они соседствуют с югом 1412 цифрового регулятора, который, как и север 1404 цифрового регулятора, используется для декодирования последовательно загружаемых данных и загрузки битов адреса в регистры адреса. Юг 1414 конфигурации адресов устанавливает соответствие этого набора битов адреса с другим набором адресных линий, проходящих по длине матрицы.[0090] Another set of sites is located south in the matrix. South sites 1410 provide the remainder of the 12 sites discussed with reference to FIG. 13. These are adjacent to digital controller south 1412, which, like digital controller north 1404, is used to decode serially loaded data and load address bits into address registers. The address configuration south 1414 maps this set of address bits to another set of address lines running the length of the matrix.

[0091] Фиг. 15 представляет собой принципиальную схему примера последовательной загрузки данных в хранилище 1308 данных. Одинаково обозначенные элементы описаны со ссылкой на фиг. 13. На принципиальной схеме значение бита данных (нуль или единица) помещается на линию 1502 данных. При переднем фронте тактового импульса бит данных загружается в первый блок 1504 данных левого столбца 1506 хранилища 1308 данных. Как использовано здесь, блок данных может означать элемент памяти, триггер или другие декодеры или хранилища, используемые для сохранения и/или сдвига битового значения. Затем другое значение данных придается линии 1502 данных. При заднем фронте тактового импульса новый бит данных загружается в первый блок данных 1508 правого столбца 1510 хранилища 1308 данных. По мере того, как каждый следующий бит данных загружается в столбцы 1506 и 1510 хранилища 1308 данных, предыдущие биты данных, сохраненные в блоках 1504 и 1508 данных, сдвигаются в следующие блоки 1512 и 1514 данных хранилища 1308 данных. Это продолжается, пока весь набор данных не будет загружен в хранилище 1308 данных.[0091] FIG. 15 is a schematic diagram of an example of sequential loading of data into data store 1308. Likely labeled elements are described with reference to FIG. 13. In the circuit diagram, the value of a data bit (zero or one) is placed on data line 1502. At the rising edge of the clock pulse, a bit of data is loaded into the first data block 1504 of the left column 1506 of the data store 1308. As used here, a data block may mean a memory element, flip-flop, or other decoders or stores used to store and/or shift a bit value. Then another data value is given to the data line 1502. When the falling edge of the clock pulse, a new bit of data is loaded into the first data block 1508 of the right column 1510 of the data store 1308. As each next data bit is loaded into columns 1506 and 1510 of data store 1308, the previous data bits stored in data blocks 1504 and 1508 are shifted into the next data blocks 1512 and 1514 of data store 1308. This continues until the entire data set has been loaded into the data store 1308.

[0092] Как описано здесь, загруженные данные называются группой импульсов возбуждения (FPG). После полной загрузки данных в хранилище 1308 данных начальные данные, называемые здесь головными данными 1516, находятся в окончательных блоках данных хранилища 1308 данных. В некоторых примерах головные данные 1516 включают в себя биты адреса и биты управления. В других примерах порядок битов изменяется, и головные данные 1516 включают в себя только биты адреса. Следующие данные, называемые здесь данными 1518 активатора текучей среды, включают в себя битовое значение в каждом блоке данных для каждого примитива. Битовое значение указывает, подлежит ли возбуждению активатор текучей среды в этом примитиве. В этом примере каждый примитив включает в себя 16 активаторов текучей среды, как описано со ссылкой на фиг. 12. В некоторых примерах существует 256 примитивов, хотя число примитивов зависит от конструкции матрицы. Например, некоторые матрицы могут включать в себя 128 примитивов, 512 примитивов, 1024 примитива или более. В этих примерах все количества примитивов представлены как степень двойки, но количество не ограничивается степенями двойки, и может включать в себя примерно 100 примитивов, примерно 200 примитивов, примерно 500 примитивов и пр. Последний набор данных, называемый здесь хвостовыми данными 1520, может включать в себя биты адреса и другие биты управления, такие как биты управления памятью, биты теплового управления и пр. В этом примере только 21 примитив показан на каждой стороне. Однако, как описано здесь, может быть включено любое количество примитивов.[0092] As described here, the downloaded data is referred to as a drive pulse group (FPG). After the data is fully loaded into the data store 1308, the initial data, referred to here as the head data 1516, resides in the final data blocks of the data store 1308. In some examples, head data 1516 includes address bits and control bits. In other examples, the order of the bits is reversed and the head data 1516 includes only the address bits. The following data, referred to here as fluid activator data 1518, includes a bit value in each data block for each primitive. The bit value indicates whether the fluid activator in this primitive is to be fired. In this example, each primitive includes 16 fluid activators as described with reference to FIG. 12. In some examples, there are 256 primitives, although the number of primitives depends on the design of the matrix. For example, some matrices may include 128 primitives, 512 primitives, 1024 primitives, or more. In these examples, all numbers of primitives are represented as a power of two, but the number is not limited to powers of two, and may include about 100 primitives, about 200 primitives, about 500 primitives, etc. The last data set, referred to herein as tail data 1520, may include address bits and other control bits such as memory control bits, thermal control bits, etc. In this example, only 21 primitives are shown on each side. However, as described here, any number of primitives may be included.

[0093] В примере данных FPG по таблице 1 адресные данные делятся между головными данными 1516 и хвостовыми данными 1520. Это позволяет делить схему адресации между севером 1404 цифрового регулятора и югом 1412 цифрового регулятора, описанными со ссылкой на фиг. 14. За счет включения информации управления как в головные данные, так и хвостовые данные FPG, схемы матрицы, которые считывают головную и хвостовую информацию, можно сегментировать, обеспечивая возможность, чтобы схемы могли быть распределенными, что в ряде случаев позволяет добиваться сравнительно узкого отпечатка (занимаемой площади) матрицы. Однако, в некоторых случаях адресация, биты теплового управления и другие биты управления могут находиться полностью в головных данных или хвостовых данных FPG, когда схема управления полностью располагается на одном конце матрицы.[0093] In the FPG data example of Table 1, address data is divided between head data 1516 and tail data 1520. This allows the addressing scheme to be divided between digital governor north 1404 and digital governor south 1412 described with reference to FIG. 14. By including control information in both the FPG head data and the tail data, the array circuits that read the head and tail information can be segmented, allowing the circuits to be distributed, which in some cases can achieve a relatively narrow footprint ( occupied area) of the matrix. However, in some cases, addressing, thermal control bits, and other control bits may reside entirely in the head data or tail data of the FPG when the control circuit is located entirely at one end of the matrix.

[0094] Таблица 1: Иллюстративные данные FPG[0094] Table 1: Exemplary FPG Data

Данные FPGFPG Data ТипType of Передний фронт тактового импульсаRising edge of the clock pulse Задний фронт тактового импульсаFalling edge of the clock pulse Головные данныеhead data бит заголовка 1header bit 1 бит заголовка 2header bit 2 бит заголовка 3header bit 3 бит заголовка 4header bit 4 бит заголовка 5header bit 5 бит заголовка 6header bit 6 бит заголовка 7header bit 7 бит заголовка 8header bit 8 Данные активатора текучей средыFluid activator data левый примитив [21]left primitive [21] правый примитив [21]right primitive [21] левый примитив [21]left primitive [21] правый примитив [21]right primitive [21] левый примитив [21]left primitive [21] правый примитив [21]right primitive [21] левый примитив [21]left primitive [21] правый примитив [21]right primitive [21] . . . . . . . . .. . . левый примитив [21]left primitive [21] правый примитив [21]right primitive [21] Хвостовые данныеtail data хвостовой бит 1tail bit 1 хвостовой бит 2tail bit 2 хвостовой бит 3tail bit 3 хвостовой бит 4tail bit 4

[0095] Таким образом, в нормальном режиме работы, в котором площадка 1328 режима, описанная со ссылкой на фиг. 13, имеет значение нуль, данные сдвигаются в блоки данных хранилища 1308 данных как на переднем фронте, так и заднем фронте тактовых импульсов, как описано здесь. В некоторых примерах площадка 1310 возбуждения переводится от 0 к 1 к 0 к 1 к 0 в качестве сигнала возбуждения для возбуждения активатора текучей среды. В этом примере два положительных импульса используются для обеспечения возможности того, чтобы другие последовательности импульсов управляли подогревом матрицы и доступом к памяти.[0095] Thus, in a normal mode of operation in which the mode pad 1328 described with reference to FIG. 13 is zero, data is shifted into data blocks of data store 1308 on both the rising edge and the falling edge of the clock, as described here. In some examples, drive pad 1310 translates from 0 to 1 to 0 to 1 to 0 as the drive signal to drive the fluid activator. In this example, two positive pulses are used to allow other pulse trains to control matrix heating and memory access.

[0096] Фиг. 16 представляет собой блок-схему примера логической функции 1600 для возбуждения единичного активатора текучей среды в примитиве. Со ссылкой также на фиг. 8-12 логическая функция 1600 показана здесь как логика 806 активатора текучей среды. Как описано здесь, примитивы могут включать в себя 16 активаторов текучей среды. Каждый примитив будет совместно использовать первые логические схемы 1602, тогда как каждый активатор текучей среды будет иметь вторые логические схемы 1604, связанные с логической функцией 1600.[0096] FIG. 16 is a block diagram of an example logic function 1600 for driving a single fluid activator in a primitive. With reference also to FIG. 8-12, logic function 1600 is shown here as fluid activator logic 806. As described here, the primitives may include 16 fluid activators. Each primitive will share first logic 1602, while each fluid activator will have second logic 1604 associated with logic function 1600.

[0097] Для первой логической схемы 1602 совместно используемой всеми активаторами текучей среды в примитиве сигнал 1606 возбуждения принимается от совместно используемой шины возбуждения, которая подключена ко всем примитивам в матрице. Совместно используемая шина возбуждения принимает сигнал 1606 возбуждения от площадки 1310 возбуждения, описанной со ссылкой на фиг. 13. Сигнал 1606 возбуждения генерируется во внешней ASIC. В этом примере сигнал 1606 возбуждения подается на аналоговый блок 1608 задержки, например, для настройки возбуждения примитива для синхронизации с другими примитивами. С каждым примитивом связан блок 1610 данных, как описано для данных 1518 активатора текучей среды по фиг. 15. Блок 1610 данных загружается из линии 1612 данных, идущей из блока данных для предыдущего примитива или контрольного значения. Как описано здесь, блок 1610 данных загружается на переднем фронте тактового импульса 1614 для примитива, расположенного в левом столбце, или на следующем фронте тактового импульса 1614 для примитива, расположенного в правом столбце. Данные 1616 из блока 1610 данных используются на элементе ИЛИ/И 1618 для обеспечения пропускания либо импульса 1620 подогрева, либо сигнала 1606 возбуждения в качестве импульса 1622 активации. В частности, если данные 1616 являются высоким логическим уровнем, то либо сигнал 1606 возбуждения, либо импульс 1620 подогрева проходит в качестве импульса 1622 активации.[0097] For the first logic 1602 shared by all fluid activators in a primitive, a drive signal 1606 is received from a shared drive bus that is connected to all primitives in the matrix. The shared drive bus receives the drive signal 1606 from the drive pad 1310 described with reference to FIG. 13. The excitation signal 1606 is generated in the external ASIC. In this example, the excitation signal 1606 is applied to the analog delay block 1608, for example, to adjust the excitation of the primitive to synchronize with other primitives. Associated with each primitive is a data block 1610, as described for fluid activator data 1518 of FIG. 15. Data block 1610 is loaded from data line 1612 from the data block for the previous primitive or control value. As described here, data block 1610 is loaded on the rising edge of clock 1614 for a primitive located in the left column, or on the next edge of clock 1614 for a primitive located in the right column. Data 1616 from data block 1610 is used at an OR/AND gate 1618 to allow either warm-up pulse 1620 or excitation signal 1606 to be passed as activation pulse 1622. In particular, if data 1616 is logic high, then either drive signal 1606 or warm-up pulse 1620 is passed as activation pulse 1622.

[0098] Во вторых логических схемах 1604, связанных с каждым активатором текучей среды, элемент И 1624 принимает импульс 1622 активации, который совместно используется элементами И для всех активаторов текучей среды в примитиве. Адресная линия 1626 исходит от декодера 608 адреса, описанного со ссылкой на фиг. 6. Когда и импульс 1622 активации, и адресная линия имеют высокое логическое значение, элемент И 1624 пропускает сигнал 1628 управления на мощный FET 1630. Мощный FET 1630 10 включается, позволяя току вытекать из Vpp 1632 на Pgnd 1634 через TIJ-резистор 1636. Сигнал 1606 возбуждения может обеспечивать сигнал достаточно долгое время, чтобы вызвать нагрев текучей среды в активаторе текучей среды, приводящий к выбросу капли. Напротив, импульс 1620 подогрева может быть более коротким, позволяя использовать TIJ-резистор 1636 для нагрева матрицы вблизи активатора текучей среды в примитиве.[0098] In the second logic 1604 associated with each fluid activator, an AND element 1624 receives an activation pulse 1622 that is shared by the AND elements for all fluid activators in the primitive. The address line 1626 comes from the address decoder 608 described with reference to FIG. 6. When both enable pulse 1622 and address line are logic high, AND gate 1624 passes control signal 1628 to power FET 1630. Power FET 1630 10 turns on, allowing current to flow from Vpp 1632 to Pgnd 1634 through TIJ resistor 1636. Signal The excitation 1606 can provide a signal long enough to cause the fluid in the fluid activator to heat up, causing the droplet to be ejected. Conversely, the warm-up pulse 1620 can be shorter, allowing the TIJ resistor 1636 to be used to heat the matrix near the fluid activator in the primitive.

[0099] Фиг. 17 представляет собой пример принципиальной схемы битов 1314 памяти, затеняющих блоки примитивов в хранилище 1308 данных. Одинаково обозначенные элементы описаны со ссылкой на фиг. 13 и 15. В этом примере биты памяти связаны только с левым столбцом 1506 данных активатора текучей среды, хотя другие примеры могут иметь биты памяти, связанные с обоими столбцами 1506 и 1510 хранилища 1308 данных. К битам 1314 памяти обращаются (адресуются) с помощью комбинации данных активатора текучей среды, адреса возбуждения и, в некоторых примерах, битов регистра конфигурации.[0099] FIG. 17 is an example of a schematic diagram of memory bits 1314 shadowing blocks of primitives in data store 1308. Likely labeled elements are described with reference to FIG. 13 and 15. In this example, memory bits are associated with only the left column 1506 of fluid activator data, although other examples may have memory bits associated with both columns 1506 and 1510 of data store 1308. Memory bits 1314 are accessed (addressed) with a combination of fluid activator data, drive address, and, in some examples, configuration register bits.

[0100] Головные данные 1516 и хвостовые данные 1520 не связаны с битами 1314 памяти. Однако с битами адреса могут быть связаны особые биты 1702 памяти для конфигурации матрицы. Биты памяти связаны с входными данными как переднего фронта, так и заднего фронта. Бит 1704 блокировки доступа к памяти можно использовать для предотвращения записи в некоторые или все биты 1314 памяти. В некоторых примерах особые биты 1702 памяти переносятся в энергонезависимые защелки 1706 после перехода в состояние сброса.[0100] Head data 1516 and tail data 1520 are not associated with memory bits 1314. However, specific memory bits 1702 for matrix configuration may be associated with the address bits. Memory bits are associated with both rising edge and falling edge input data. Memory access lock bit 1704 can be used to prevent writing to some or all of memory bits 1314 . In some examples, specific memory bits 1702 are transferred to non-volatile latches 1706 after entering the reset state.

[0101] Фиг. 18 представляет собой пример блок-схемы регистра 1316 конфигурации, регистра 1318 конфигурации памяти и регистра 1320 состояния. Одинаково обозначенные элементы описаны со ссылкой на фиг. 13. Как описано здесь, регистр 1316 конфигурации предназначен только для записи и использует особую конфигурацию для обеспечения записи. В одном примере регистр 1316 конфигурации разблокируется для записи, когда площадка 1328 режима находится на высоком уровне, данные находятся на высоком уровне, и при первом положительном фронте тактового сигнала. После разблокировки регистра 1316 конфигурации для записи дальнейшие тактовые импульсы будут сдвигать данные через регистр 1316 конфигурации.[0101] FIG. 18 is an example block diagram of a configuration register 1316, a memory configuration register 1318, and a status register 1320. Likely labeled elements are described with reference to FIG. 13. As described herein, configuration register 1316 is write-only and uses a specific configuration to enable writing. In one example, configuration register 1316 is unlocked for writing when mode pad 1328 is high, data is high, and on the first positive clock edge. After the configuration register 1316 is unlocked for writing, further clock pulses will shift the data through the configuration register 1316.

[0102] Регистр 1318 конфигурации памяти дополнительно защищен от записи с помощью особой последовательности битов в регистре 1316 конфигурации, сигналов управления и пакетных данных FPG. Например, задание бита 1802 конфигурации памяти в регистре 1316 конфигурации совместно с битом из данных 1804 активатора текучей среды разблокирует запись в регистр 1318 конфигурации памяти. Затем регистр 1318 конфигурации памяти может выдавать биты 1806 управления памятью в хранилище 1308 данных и биты 1314 памяти, например, разблокируя доступ к битам 1314 памяти. В некоторых примерах биты 1314 памяти, доступные для записи, выдаются из соответствующих блоков данных для данных 1518 активатора текучей среды, например, из блоков данных, имеющих те же самые адреса, что и выбранные биты 1314 памяти.[0102] The memory configuration register 1318 is further write-protected with a specific bit sequence in the configuration register 1316, control signals, and FPG packet data. For example, setting the memory configuration bit 1802 in the configuration register 1316 in conjunction with a bit from the fluid activator data 1804 unlocks the write to the memory configuration register 1318. The memory configuration register 1318 can then issue memory control bits 1806 to data store 1308 and memory bits 1314, such as unlocking access to memory bits 1314. In some examples, writable memory bits 1314 are derived from corresponding data blocks for fluid activator data 1518, such as data blocks having the same addresses as the selected memory bits 1314.

[0103] В некоторых примерах площадка 1310 возбуждения остается на высоком уровне, обеспечивая доступ к памяти. Когда площадка 1310 возбуждения падает до низкого уровня, биты в регистре 1318 конфигурации памяти, а также бит 1802 конфигурации памяти в регистре 1316 конфигурации очищаются. В дополнение к этому примеру можно использовать любое число методов, разблокирующих (разрешающих) доступ к регистру 1318 конфигурации памяти и к битам 1314 памяти.[0103] In some examples, drive pad 1310 remains high, allowing memory access. When the drive pad 1310 falls low, the bits in the memory configuration register 1318 as well as the memory configuration bit 1802 in the configuration register 1316 are cleared. In addition to this example, you can use any number of methods that unlock (allow) access to the register 1318 memory configuration and bits 1314 memory.

[0104] Регистр 1320 состояния может быть регистром только для считывания, где записана информация о матрице. В примере считывание регистра 1320 состояния разрешается, когда площадка 1328 режима находится на высоком уровне, значение данных на площадке 1306 данных находится на высоком уровне и на переднем фронте тактового сигнала. В этом примере площадка 1310 возбуждения затем переходит на высокий уровень, позволяя сдвигать данные из регистра состояния и считывать их через площадку 1306 данных, когда сигнал на площадке 1304 тактового сигнала растет и падает. В некоторых примерах регистр 1320 состояния включает в себя бит 1808 сбоя сторожевого таймера, который задан на высокий уровень, чтобы указать состояние ошибки, такой как ожидание. Другие биты в этом примере могут включать в себя биты 1810 версии, например, указывающие номер версии матрицы. В других примерах в регистре 1320 состояния используется больше битов, например, для указания других условий, для добавления битов к номеру версии или для предоставления другой информации о матрице.[0104] The status register 1320 may be a read-only register where matrix information is recorded. In the example, reading status register 1320 is enabled when mode pad 1328 is high, the data value in data pad 1306 is high, and on the rising edge of the clock signal. In this example, drive pad 1310 then goes high, allowing data to be shifted out of the status register and read through data pad 1306 as the clock pad 1304 rises and falls. In some examples, status register 1320 includes a watchdog failure bit 1808 that is set high to indicate an error condition, such as pending. Other bits in this example may include version bits 1810, such as indicating the version number of the matrix. In other examples, more bits are used in the status register 1320, for example, to indicate other conditions, to add bits to the version number, or to provide other information about the matrix.

[0105] Фиг. 19 представляет собой принципиальную схему примера матрицы 1900, показывающую шину 1330 регистрации для считывания и программирования битов памяти и осуществления доступа к тепловым датчикам. Одинаково обозначенные элементы описаны со ссылкой на фиг. 2 и 13. На принципиальной схеме проиллюстрировано разделение функций между ASIC 202 принтера 1902 и матрицей 1900 печатающей головки 1904.[0105] FIG. 19 is a schematic diagram of an example matrix 1900 showing a registration bus 1330 for reading and programming memory bits and accessing thermal sensors. Likely labeled elements are described with reference to FIG. 2 and 13. The schematic diagram illustrates the division of functions between the ASIC 202 of the printer 1902 and the matrix 1900 of the printhead 1904.

[0106] В некоторых примерах рассмотренные здесь матрицы используют архитектуру памяти на основе битов энергонезависимой памяти (NVM), которые являются однократно программируемыми (OTP). Биты памяти NVM записываются с использованием особой последовательности доступа, разблокируя регулятор 1326 напряжения памяти. Эта схема регулятора на матрице генерирует высокое напряжение, необходимое для программирования битов памяти, например, примерно 11 В. Однако структуры металл-оксид-полупроводник имеют максимальное рабочее напряжение от примерно 2,5 В до примерно 6 В. При превышении этого низкого напряжения устройства могут быть повреждены. Соответственно архитектура матрицы включает в себя высоковольтные устройства, способные обеспечивать высоковольтную изоляцию низковольтных устройств от напряжения режима записи, генерируемого на матрице.[0106] In some examples, the matrices discussed here use a memory architecture based on non-volatile memory (NVM) bits that are one time programmable (OTP). The NVM memory bits are written using a specific access sequence, unlocking the memory voltage regulator 1326 . This die-regulator circuit generates the high voltage required to program the memory bits, for example, about 11 V. However, metal-oxide-semiconductor structures have a maximum operating voltage of about 2.5 V to about 6 V. If this low voltage is exceeded, devices may be damaged. Accordingly, the matrix architecture includes high voltage devices capable of high voltage isolation of low voltage devices from the write mode voltage generated across the matrix.

[0107] Описанные здесь конструкции могут уменьшить количество внутренних соединений системы за счет обеспечения генерации напряжения на матрице в регуляторе 1326 напряжения памяти для записи битов памяти без дополнительных площадок электрического интерфейса. Дополнительно, схема защиты от высокого напряжения на матрице может предотвращать повреждение низковольтных устройств, подключенных к шине 1330 регистрации в ходе записи в память, что позволяет считывать биты памяти через площадку 1332 регистрации. Конструкция регулятора может быть сравнительно несложной, что может быть связано со сравнительно небольшой площадью отпечатка схемы.[0107] The designs described herein can reduce the number of internal system connections by allowing a voltage to be generated at the matrix in the memory voltage regulator 1326 to write memory bits without additional electrical interface pads. Additionally, the high-voltage protection circuit on the matrix can prevent damage to low-voltage devices connected to the registration bus 1330 during memory writing, which allows memory bits to be read through the registration pad 1332. The design of the regulator can be relatively simple, which may be due to the relatively small area of the circuit imprint.

[0108] В различных примерах шина 1330 регистрации подключена к термодиодным датчикам 1906, 1908 и 1910 через мультиплексор 1912 под управлением линий 1914 управления, заданных битовыми значениями, загруженными в управляющую логику 1913 матрицы, которая может включать в себя регистр 1316 конфигурации и регистр 1318 управления памятью, помимо других схем. Число термодиодных датчиков не ограничивается тремя, в других примерах может быть пять, семь или более, например, по одному тепловому датчику на примитив. Термодиодные датчики 1906, 1908 и 1910 используются для измерения температуры матрицы, например, на северном конце, южном конце и в середине. Линии 1914 управления от управляющей логики 1913 матрицы выбирают, какой из термодиодных датчиков 1906, 1908 или 1910 подключается к шине 1330 регистрации. Линии 1914 управления также могут использоваться для отмены выбора или отключения всех трех термодиодных датчиков 1906, 1908 и 1910 от шины 1330 регистрации, например, когда память, дефектоскопы или другие датчики подключены. В этом примере все линии 1914 управления могут быть заданы на нуль для отмены выбора термодиодных датчиков 1906, 1908 и 1910.[0108] In various examples, a registration bus 1330 is connected to the thermal diode sensors 1906, 1908, and 1910 via a multiplexer 1912 under the control of control lines 1914 given by bit values loaded into the matrix control logic 1913, which may include a configuration register 1316 and a control register 1318 memory, among other circuits. The number of thermal diode sensors is not limited to three, in other examples there may be five, seven or more, for example, one thermal sensor per primitive. Thermal diode sensors 1906, 1908 and 1910 are used to measure the temperature of the matrix, for example, at the north end, south end and in the middle. The control lines 1914 from the matrix control logic 1913 select which of the thermal diode sensors 1906, 1908 or 1910 is connected to the registration bus 1330. Control lines 1914 can also be used to deselect or disable all three thermal diode sensors 1906, 1908, and 1910 from registration bus 1330, such as when memory, flaw detectors, or other sensors are connected. In this example, all control lines 1914 can be set to zero to deselect the thermal diode sensors 1906, 1908, and 1910.

[0109] В дополнение к подключению к термодиодным датчикам 1906, 1908 и 1910 шина 1330 регистрации используется для считывания программируемых битов памяти через переключатель 1916 защиты от высокого напряжения, подключенный к шине 1918 памяти. В ходе процедуры считывания переключатель 1916 защиты от высокого напряжения активируется для подключения с возможностью обмена данными шины 1918 памяти к шине 1330 регистрации, например, через линию 1920 управления, заданную на битовое значение в управляющей логике 1913 матрицы, например, в регистре 1318 конфигурации памяти. Отдельные биты 1922 выбираются через линии 1924 разрешения бита и доступны через комбинации значений, присвоенных другим площадкам, например, разрешение бита может активироваться комбинацией бита режима памяти в регистре конфигурации, адресных данных примитива и импульса возбуждения.[0109] In addition to being connected to the thermal diode sensors 1906, 1908, and 1910, a registration bus 1330 is used to read programmable memory bits through a high voltage protection switch 1916 connected to the memory bus 1918. During the reading procedure, the high voltage protection switch 1916 is activated to communicatively connect the memory bus 1918 to the registration bus 1330, for example, through a control line 1920 set to a bit value in the matrix control logic 1913, for example, in the memory configuration register 1318. Individual bits 1922 are selected via bit enable lines 1924 and are available through combinations of values assigned to other pads, for example, a bit enable can be activated by a combination of a memory mode bit in a configuration register, a primitive address data, and a drive pulse.

[0110] Последовательность записи может использовать логику разрешения бита, объединенную с конкретной последовательностью, для блокировки переключателя 1916 защиты от высокого напряжения, что приводит к отключению шины 1918 памяти от шины 1330 регистрации. Линию 1926 управления от управляющей логики 1913 матрицы можно использовать для активации регулятора 1326 напряжения памяти. На регулятор 1326 напряжения памяти с площадки 1340 Vpp подается напряжение примерно 32 В. Затем регулятор 1326 напряжения памяти преобразует его в напряжение примерно 11 В и подает 11 В на шину 1918 памяти в ходе процедуры записи.[0110] The write sequence may use the bit enable logic associated with the specific sequence to disable the high voltage protection switch 1916, which causes the memory bus 1918 to be disconnected from the registration bus 1330. Line 1926 control from the control logic 1913 matrix can be used to activate the regulator 1326 memory voltage. The memory voltage regulator 1326 is supplied with a voltage of approximately 32 V from the 1340 Vpp pad. The memory voltage regulator 1326 then converts it to approximately 11 V and supplies 11 V to the memory bus 1918 during the write procedure.

[0111] По окончании процедуры записи регулятор 1326 напряжения памяти деактивируется, сбрасывая напряжение на шину 1918 памяти, которая затем может доводиться до потенциала заземления. Когда последовательность записи не активна, считывание из памяти может осуществляться путем задания битового значения в управляющей логике 1913 матрицы, например, в регистре 1318 управления памятью для разблокирования переключателя 1916 защиты от высокого напряжения и подключения шины 1918 памяти к шине 1330 регистрации. Поскольку шина 1330 регистрации является совместно используемой, мультиплексированной шиной, в ходе процедур считывания из памяти мультиплексор 1912 деактивируется, отключая термодиодные датчики 1906, 1908 и 1910 от шины 1330 регистрации. Подобным образом в ходе операций теплового считывания переключатель 1916 защиты от высокого напряжения отключается, отсоединяя шину 1918 памяти от шины 1330 регистрации.[0111] At the end of the write procedure, the memory voltage regulator 1326 is deactivated, de-energizing the memory bus 1918, which can then be brought to ground potential. When the write sequence is not active, reading from the memory can be performed by setting a bit value in the matrix control logic 1913, for example, in the memory control register 1318 to unlock the high voltage protection switch 1916 and connect the memory bus 1918 to the registration bus 1330. Because the registration bus 1330 is a shared, multiplexed bus, during memory read procedures, the multiplexer 1912 is deactivated, disconnecting the thermal diode sensors 1906, 1908, and 1910 from the registration bus 1330. Similarly, during thermal read operations, the high voltage protection switch 1916 is turned off, disconnecting the memory bus 1918 from the registration bus 1330.

[0112] Фиг. 20 представляет собой блок-схему примера переключателя 1916 защиты от высокого напряжения, используемого для защиты схемы на низковольтных MOS (структурах металл-оксид-полупроводник) от повреждения высоким напряжением. Одинаково обозначенные элементы описаны со ссылкой на фиг. 13 и 19. В примере, показанном на фиг. 20, переключатель 1916 защиты от высокого напряжения включает в себя два включенных навстречу, высоковольтных MOSFET (полевых транзисторах на структуре металл-оксид-полупроводник), каждый из которых с обратными паразитными диодами. Эти два высоковольтных устройства способны обеспечивать защиту между 11 В режима программирования и низковольтной логикой, например, менее примерно 3,6 В, подключенной к шине 1330 регистрации. В некоторых примерах, когда регулятор 1326 напряжения памяти деактивирован, другой MOSFET 2002 можно использовать, чтобы доводить шину 1918 памяти до заземления. Этот MOSFET 2002 может отключаться в ходе последовательности считывания из памяти. Для защиты от условий защелкивания может быть предусмотрен резистор 2004.[0112] FIG. 20 is a block diagram of an example of a high voltage protection switch 1916 used to protect a low voltage MOS (metal oxide semiconductor) circuit from high voltage damage. Likely labeled elements are described with reference to FIG. 13 and 19. In the example shown in FIG. 20, the high voltage protection switch 1916 includes two back-to-back, high voltage MOSFETs (metal oxide semiconductor field effect transistors), each with freewheel parasitic diodes. These two high voltage devices are capable of providing protection between 11 V programming mode and low voltage logic, eg, less than about 3.6 V, connected to the registration bus 1330. In some examples, when the memory voltage regulator 1326 is disabled, another MOSFET 2002 can be used to drive the memory bus 1918 to ground. This MOSFET 2002 may turn off during a memory read sequence. A 2004 resistor can be provided to protect against latch conditions.

[0113] Фиг. 21 представляет собой блок-схему примера регулятора 1326 напряжения памяти. Одинаково обозначенные элементы описаны со ссылкой на фиг. 13, 16 и 19. В этом примере регулятор 1326 напряжения памяти включает в себя три основные подсхемы. Устройство сдвига 2102 уровня напряжения использует матрицу MOSFET для преобразования низковольтного сигнала управления в высоковольтный выходной сигнал для использования высоковольтным резисторным делителем. Затем высоковольтный резисторный делитель 2104 делит напряжение, выдавая выходной сигнал 11 В. Выходной сигнал 11 В проходит через защиту 2106 высоковольтного диода перед поступлением на шину 1918 памяти, например, в ходе цикла записи.[0113] FIG. 21 is a block diagram of an example of a memory voltage regulator 1326. Likely labeled elements are described with reference to FIG. 13, 16, and 19. In this example, the memory voltage regulator 1326 includes three main subcircuits. The voltage level shifter 2102 uses a MOSFET array to convert a low voltage control signal into a high voltage output signal for use by a high voltage resistor divider. A high voltage resistor divider 2104 then divides the voltage to provide an 11 V output signal. The 11 V output signal passes through the high voltage diode protection 2106 before entering the memory bus 1918, such as during a write cycle.

[0114] Фиг. 22A представляет собой блок-схему последовательности операций процесса по примеру способа 2200 формирования компонента печатающей головки. Способ 2200 можно использовать для создания матрицы 304 цветных чернил, используемой в качестве компонента печатающей головки для цветных принтеров, а также матрицы 302 черных чернил, используемой для черных чернил, и матриц других типов, которые включают в себя активаторы текучей среды. Способ 2200 начинается на этапе 2202 с травления отверстий для подачи текучей среды вниз от центра кремниевой подложки. В некоторых примерах сначала наносят слои, затем, после формирования слоев, осуществляют травление отверстий для подачи текучей среды.[0114] FIG. 22A is a flowchart of an example of a method 2200 for forming a printhead component. The method 2200 can be used to create a color ink matrix 304 used as a print head component for color printers, as well as a black ink matrix 302 used for black ink, and other types of matrices that include fluid activators. Method 2200 begins at 2202 by etching fluid holes down from the center of the silicon substrate. In some examples, the layers are applied first, then, after the layers are formed, the fluid holes are etched.

[0115] В примере для защиты зон, не подлежащих травлению, на участке матрицы формируется слой полимерного фоторезиста, такого как SU-8. Фоторезист может быть негативным фоторезистом, поперечно сшиваемым светом, или позитивным фоторезистом, который становится более растворимым под воздействием света. В примере маска подвергается воздействию источника UV-света для проявления участков защитного слоя, и участки, не освещенные UV-светом удаляются, например, с помощью вымывания растворителем. В этом примере маска предотвращает поперечное сшивание участков защитного слоя, покрывающего зону отверстий для подачи текучей среды.[0115] In an example, to protect areas not to be etched, a layer of polymeric photoresist, such as SU-8, is formed on the area of the matrix. The photoresist can be a negative photoresist that is cross-linked with light, or a positive photoresist that becomes more soluble when exposed to light. In an example, the mask is exposed to a UV light source to reveal areas of the protective layer, and areas not illuminated by UV light are removed, for example, by solvent washing. In this example, the mask prevents cross-linking of portions of the protective layer covering the area of the fluid openings.

[0116] На этапе 2204 для формирования компонента печатающей головки на подложке формируется множество слоев. Слои могут включать в себя поликристаллический кремний, диэлектрик поверх поликристаллического кремния, первый металлический слой, диэлектрик поверх первого металлического слоя, второй металлический слой, диэлектрик поверх второго металлического слоя и слой тантала наверху. Затем поверх кристалла (матрицы) может наслаиваться SU-8 и структурироваться для реализации проточных каналов и активаторов текучей среды. Формирование слоев может осуществляться путем химического осаждения из паровой фазы с осаждением слоев с последующим травлением для удаления ненужных участков. Методы изготовления могут быть стандартным изготовлением, используемым при формировании комплементарных структур металл-оксид-полупроводник (CMOS). Слои, которые могут формироваться на этапе 2204, и положение компонентов дополнительно рассмотрено со ссылкой на фиг. 22B.[0116] In step 2204, a plurality of layers are formed on the substrate to form the print head component. The layers may include polysilicon, a dielectric over the polysilicon, a first metal layer, a dielectric over the first metal layer, a second metal layer, a dielectric over the second metal layer, and a tantalum layer on top. SU-8 can then be layered over the crystal (matrix) and patterned to provide flow channels and fluid activators. The formation of layers can be carried out by chemical vapor deposition with layer deposition, followed by etching to remove unwanted areas. Fabrication techniques may be standard fabrication used in the formation of complementary metal-oxide-semiconductor (CMOS) structures. The layers that may be formed in step 2204 and the position of the components are further discussed with reference to FIG. 22b.

[0117] Фиг. 22B представляет собой блок-схему последовательности операций процесса получения компонентов, образованных слоями по этапу 2204 в способе 2200. Способ начинается на этапе 2206 с формирования серии массивов активаторов текучей среды вблизи отверстий для подачи текучей среды. На этапе 2208 формируют серию адресных линий вблизи серии логических схем на низковольтном участке, расположенном с одной стороны от множества отверстий для подачи текучей среды. На этапе 2210 на матрице формируют схему декодера адреса, которая подключается к по меньшей мере части адресных линий для выбора активатора текучей среды в массиве активаторов текучей среды для возбуждения. На этапе 2212 на матрице формируют логическую схему, которая инициирует схему драйвера, расположенную на высоковольтном участке на противоположной стороне от отверстий для подачи текучей среды на основании, по меньшей мере частично, битового значения, связанного с активатором текучей среды.[0117] FIG. 22B is a flowchart of a process for obtaining components formed by layers at 2204 in a method 2200. The method begins at 2206 by forming a series of fluid activator arrays near the fluid ports. At 2208, a series of address lines is formed near the series of logic circuits in a low voltage section located on one side of the plurality of fluid ports. At 2210, an address decoder circuit is formed on the array that connects to at least a portion of the address lines to select a fluid activator in an array of fluid activators to drive. At 2212, logic is generated on the matrix that initiates a driver circuit located in the high voltage region opposite the fluid ports based at least in part on a bit value associated with the fluid activator.

[0118] Этапы, показанные на фиг. 22B, не следует рассматривать как последовательные. Как будет ясно специалисту в данной области техники, различные линии и схемы (цепи) формируют на матрице одновременно с формированием различных слоев. Дополнительно, процессы, описанные со ссылкой на фиг. 22B, можно использовать для формирования компонентов либо на матрице цветных чернил, либо на матрице черно-белой печати.[0118] The steps shown in FIG. 22B should not be considered as sequential. As will be clear to a person skilled in the art, various lines and patterns (chains) are formed on the matrix simultaneously with the formation of various layers. Additionally, the processes described with reference to FIG. 22B can be used to form components on either a color ink array or a black and white print array.

[0119] Фиг. 22C представляет собой блок-схему последовательности операций процесса комбинированного способа 2200, демонстрирующую формируемые слои и структуры. Одинаково обозначенные элементы описаны со ссылкой на фиг. 22A и 22B.[0119] FIG. 22C is a flowchart of the combined process 2200 showing the layers and structures formed. Likely labeled elements are described with reference to FIG. 22A and 22B.

[0120] Фиг. 23 представляет собой блок-схему последовательности операций процесса по примеру способа 2300 загрузки данных в компонент печатающей головки. Способ 2300 начинается на этапе 2302, когда битовое значение присваивается площадке данных на компоненте печатающей головки. На этапе 2304 битовое значение на площадке тактового сигнала на компоненте печатающей головки повышается с низкого уровня до высокого уровня для загрузки битового значения в первый блок данных. На этапе 2306 второе битовое значение присваивается площадке данных на компоненте печатающей головки. На этапе 2308 битовое значение площадки тактового сигнала снижается с высокого уровня до низкого уровня для загрузки второго битового значения во второй блок данных.[0120] FIG. 23 is a flowchart of an example of a method 2300 for loading data into a printhead component. Method 2300 begins at 2302 when a bit value is assigned to a data pad on a printhead component. At step 2304, the bit value at the clock pad on the printhead component is raised from a low level to a high level to load the bit value into the first block of data. At 2306, the second bit value is assigned to the data pad on the printhead component. At 2308, the clock pad bit value is reduced from high to low to load the second bit value into the second data block.

[0121] Фиг. 24 представляет собой блок-схему последовательности операций процесса по примеру способа 2400 записи бита памяти в компонент печатающей головки. На этапе 2402 шину регистрации изолируют от шины памяти путем деактивации переключателя защиты от высокого напряжения. На этапе 2404 регулятор напряжения памяти активируют, генерируя высокое напряжение на шине памяти для программирования бита памяти. На этапе 2406 выбирают бит памяти из множества битов памяти, соединенных с возможностью обмена данными с шиной памяти. На этапе 2408 бит памяти программируют. Программирование может осуществляться в течение заранее заданного периода времени, такого как примерно 0,1 миллисекунды (мс), примерно 0,5 мс, примерно 1 мс или более, например, до примерно 100 мс. Чем больше время программирования, тем сильнее будет реагировать бит памяти. По истечении заранее заданного периода времени регулятор напряжения памяти может деактивироваться для завершения последовательности программирования.[0121] FIG. 24 is a flowchart of an example of a method 2400 for writing a bit of memory to a printhead component. At step 2402, the registration bus is isolated from the memory bus by deactivating the high voltage protection switch. At 2404, the memory voltage regulator is activated, generating a high voltage on the memory bus to program the memory bit. At 2406, a memory bit is selected from a plurality of memory bits communicatively coupled to the memory bus. At step 2408, the memory bits are programmed. Programming may be performed for a predetermined period of time, such as about 0.1 milliseconds (ms), about 0.5 ms, about 1 ms or more, for example, up to about 100 ms. The longer the programming time, the more the memory bit will react. After a predetermined period of time, the memory voltage regulator can be deactivated to complete the programming sequence.

[0122] Настоящие примеры могут быть подвержены различным модификациям и альтернативным формам и показаны только в иллюстративных целях. Кроме того, следует понимать, что настоящие методы не предназначены ограничиваться конкретными раскрытыми здесь примерами. В действительности считается, что объем приложенной формулы изобретения включает в себя все альтернативы, модификации и эквиваленты, которые очевидны специалистам в области техники, к которой относится раскрытый предмет изобретение.[0122] The present examples may be subject to various modifications and alternative forms and are shown for illustrative purposes only. In addition, it should be understood that the present methods are not intended to be limited to the specific examples disclosed here. Indeed, the scope of the appended claims is intended to include all alternatives, modifications, and equivalents that are obvious to those skilled in the art to which the disclosed subject matter pertains.

Claims

1. Матрица для печатающей головки, содержащая:1. Matrix for the print head, containing:

множество массивов активаторов текучей среды;a plurality of fluid activator arrays;

хранилище данных, содержащее первый и второй столбцы активаторов и блоки данных, причем каждый блок данных связан с соответствующим массивом активаторов текучей среды из множества массивов активаторов текучей среды, каждый блок расположен в соответствующем из первого и второго столбцов активаторов; иa data store comprising first and second columns of activators and blocks of data, each block of data being associated with a respective array of fluid activators from a plurality of arrays of fluid activators, each block located in a respective one of the first and second columns of activators; and

интерфейс, содержащий площадку данных и площадку тактового сигнала, причем блоки данных сконфигурированы таким образом, что битовое значение данных, присутствующее на площадке данных, загружается в первый блок данных, соответствующий первому массиву активаторов текучей среды, на переднем фронте тактового сигнала и загружается во второй блок данных, соответствующий второму массиву активаторов текучей среды, на заднем фронте тактового сигнала, причем последующие битовые значения данных, присутствующие на площадке данных, загружаются в первый и второй блоки данных на соответствующих переднем и заднем фронтах тактового сигнала таким образом, что предыдущие биты данных, сохраненные в первом и втором блоках данных, сдвигаются в следующие блоки данных первого и второго столбцов активаторов, и при этом битовые значения данных, загруженные в первый и второй блоки данных, содержат головные данные и хвостовые данные с адресными данными, разделенными между головными данными и хвостовыми данными.an interface comprising a data pad and a clock pad, wherein the data blocks are configured such that a data bit value present in the data pad is loaded into the first data block corresponding to the first fluid activator array on the rising edge of the clock signal and loaded into the second block data corresponding to the second array of fluid activators, on the falling edge of the clock signal, and the subsequent data bit values present in the data pad are loaded into the first and second blocks of data on the corresponding rising and falling edges of the clock signal so that the previous data bits stored in the first and second data blocks are shifted into the next data blocks of the first and second columns of activators, and while the data bit values loaded in the first and second data blocks contain head data and tail data with address data divided between head data and tail data .

2. Матрица по п. 1, дополнительно содержащая схему для декодирования загруженных битовых значений данных, причем схема разделена между северным и южным концами матрицы.2. The matrix of claim 1, further comprising circuitry for decoding the loaded data bit values, the circuitry being split between the north and south ends of the matrix.

3. Матрица по п. 1 или 2, в которой интерфейс содержит площадку возбуждения, причем битовое значение возбуждения на площадке возбуждения разблокирует активатор текучей среды в массиве активаторов текучей среды.3. The matrix of claim 1 or 2, wherein the interface comprises a drive pad, wherein the drive bit value on the drive pad unlocks a fluid activator in an array of fluid activators.

4. Матрица по любому из пп. 1-3, дополнительно содержащая множество битов памяти, причем каждый из множества битов памяти совместно использует адрес с блоком данных для первого массива активаторов текучей среды.4. The matrix according to any one of paragraphs. 1-3 further comprising a plurality of memory bits, each of the plurality of memory bits sharing an address with a data block for the first array of fluid activators.

5. Матрица по любому из пп. 1-4, в которой интерфейс содержит площадку режима, причем битовое значение режима на площадке режима управляет режимом доступа к памяти.5. Matrix according to any one of paragraphs. 1-4, in which the interface contains a mode pad, where the mode bit value in the mode pad controls the memory access mode.

6. Матрица по п. 5, дополнительно содержащая регистр конфигурации, причем запись в регистр конфигурации осуществляется при высоком битовом значении режима.6. The matrix of claim 5, further comprising a configuration register, the configuration register being written to at a high mode bit value.

7. Матрица по п. 6, дополнительно содержащая регистр конфигурации памяти, причем запись в регистр конфигурации памяти осуществляется при высоком битовом значении, сохраненном в регистре конфигурации.7. The matrix of claim 6, further comprising a memory configuration register, wherein the memory configuration register is written at a high bit value stored in the configuration register.

8. Матрица по любому из пп. 1-7, в которой первый массив активаторов текучей среды расположен вдоль первой стороны множества отверстий для подачи текучей среды (IFH), а второй массив активаторов текучей среды расположен вдоль второй стороны множества отверстий для подачи текучей среды, и причем второй массив активаторов текучей среды расположен таким образом, что каждый активатор текучей среды позиционирован для печати между парой активаторов текучей среды в первом массиве активаторов текучей среды.8. Matrix according to any one of paragraphs. 1-7, in which the first array of fluid activators is located along the first side of the plurality of fluid holes (IFH), and the second array of fluid activators is located along the second side of the plurality of fluid holes, and wherein the second array of fluid activators is located such that each fluid activator is positioned for printing between a pair of fluid activators in the first array of fluid activators.

9. Матрица по любому из пп. 1-8, в которой первый массив активаторов текучей среды содержит множество увеличенных активаторов текучей среды, а второй массив активаторов текучей среды содержит множество уменьшенных активаторов текучей среды, причем увеличенный активатор текучей среды расположен между каждой парой уменьшенных активаторов текучей среды.9. The matrix according to any one of paragraphs. 1-8, wherein the first fluid activator array comprises a plurality of enlarged fluid activators and the second fluid activator array comprises a plurality of reduced fluid activators, with the enlarged fluid activator positioned between each pair of reduced fluid activators.

10. Печатающая головка, содержащая матрицу по любому из пп. 1-9.10. The print head containing the matrix according to any one of paragraphs. 1-9.

11. Печатающая головка по п. 10, в которой множество отверстий для подачи текучей среды находится вблизи множества массивов активаторов текучей среды, причем печатающая головка содержит полимерную опору, содержащую паз, предназначенный для сообщения по текучей среде с сосудом для чернил, и причем множество отверстий для подачи текучей среды осуществляет сообщение по текучей среде множества массивов активаторов текучей среды с сосудом для чернил.11. The print head of claim 10, wherein the plurality of fluid ports are adjacent to the plurality of fluid activator arrays, the print head comprises a polymer support comprising a slot for fluid communication with the ink reservoir, and the plurality of holes for supplying fluid, fluidly communicates the plurality of fluid activator arrays with the ink container.

12. Печатающая головка по п. 10, дополнительно содержащая шину, подключенную к матрице и к множеству интерфейсных площадок на картридже принтера.12. The print head of claim 10, further comprising a bus connected to the matrix and to a plurality of interface pads on the printer cartridge.

13. Способ работы матрицы для печатающей головки, содержащий:13. The method of operation of the matrix for the print head, containing:

присвоение битового значения площадке данных на компоненте печатающей головки;assigning a bit value to a data pad on the print head component;

повышение битового значения на площадке тактового сигнала на компоненте печатающей головки с низкого уровня до высокого уровня для загрузки первого битового значения в первый блок данных первого столбца активаторов хранилища данных;raising a bit value at a clock pad on the printhead component from a low level to a high level to load the first bit value into a first data block of the first column of data store activators;

присвоение другого битового значения площадке данных на компоненте печатающей головки;assigning a different bit value to a data pad on the printhead component;

снижение битового значения на площадке тактового сигнала на компоненте печатающей головки с высокого уровня до низкого уровня для загрузки другого битового значения во второй блок данных второго столбца активаторов хранилища данных; иlowering a bit value at a clock pad on the printhead component from a high level to a low level to load another bit value into a second data block of the second column of data store activators; and

последующую загрузку дополнительных битовых значений данных, присваиваемых площадке данных, в первый и второй блоки данных после соответствующих повышения и снижения упомянутого битового значения на площадке тактового сигнала таким образом, что предыдущие биты данных, сохраненные в первом и втором блоках данных, сдвигаются в следующие блоки данных первого и второго столбцов активаторов, при этом битовые значения, загруженные в первый и второй блоки данных, содержат головные данные и хвостовые данные с адресными данными, разделенными между головными данными и хвостовыми данными.subsequently loading the additional data bit values assigned to the data block into the first and second data blocks after correspondingly increasing and decreasing said bit value at the clock site, so that the previous data bits stored in the first and second data blocks are shifted into the next data blocks the first and second activator columns, wherein the bit values loaded into the first and second data blocks contain head data and tail data with address data divided between head data and tail data.

14. Способ по п. 13, содержащий:14. The method according to p. 13, containing:

присвоение значения адреса адресной линии, связанной с блоком адресных данных; иassigning an address value to an address line associated with the address data block; and

идентификацию активатора текучей среды в массиве активаторов текучей среды на основании, по меньшей мере частично, значения адреса.identifying the fluid activator in the array of fluid activators based at least in part on the address value.

15. Способ по п. 14, содержащий:15. The method according to p. 14, containing:

присвоение значения возбуждения площадке возбуждения на компоненте печатающей головки; иassigning a drive value to a drive pad on the print head component; and

возбуждение активатора текучей среды в массиве активаторов текучей среды на основании, по меньшей мере частично, битового значения в массиве памяти и значения адреса.driving a fluid activator in the array of fluid activators based at least in part on the bit value in the memory array and the address value.

16. Способ по любому из пп. 13-15, содержащий:16. The method according to any one of paragraphs. 13-15 containing:

присвоение значения режима площадке режима на компоненте печатающей головки; иassigning a mode value to a mode pad on the print head component; and

загрузку первого битового значения в регистр конфигурации на основании, по меньшей мере частично, значения режима.loading the first bit value into the configuration register based at least in part on the mode value.