RU2775057C2 - Stack pattern formation - Google Patents

Abstract

FIELD: electrical engineering.

SUBSTANCE: invention relates to a method for the formation of a stack of layers, forming an electrical circuit and containing a number of levels of inorganic interconnects. The method includes a stage, at which: an interconnect is formed for at least one of levels at stages before and after a stage of formation of a pattern of an underlying organic layer containing a layer of unstitched polymer, and one stage of formation of an interconnect includes a stage, at which an interconnect pattern is formed, providing a template for creation of through holes through the underlying organic layer on one or more interconnect sections, where the interconnect should contact another interconnect at a lower level of interconnects. Another stage includes a stage, at which interconnect material is applied to at least a section of through holes.

EFFECT: reduction in the degree of destruction of a pattern of a lower layer of interconnects when etching layers of an overlying level of interconnects with an acid etcher after the stage of application of an underlying dielectric layer due to the use of unstitched organic polymer material as a dielectric layer.

7 cl, 9 dwg

Description

Электрические схемы, например для плоских или изогнутых тонких печатных плат, могут состоять из стека отдельных слоев, который формируют на несущей подложке по месту изготовления платы.Electrical circuits, for example for flat or curved thin printed circuit boards, may consist of a stack of individual layers, which is formed on a carrier substrate at the place of manufacture of the board.

Благодаря применению органических материалов типа органических полимеров в одном или более слоев становятся более доступными относительно недорогие производственные технологии. При выборе материалов для органических слоев, подлежащих формированию методом сухого травления с использованием временного формирующего фотошаблона, наносимого из раствора на формируемый слой, предпочтение было отдано сшитым полимерным материалам.By using organic materials such as organic polymers in one or more layers, relatively inexpensive manufacturing techniques become more available. When choosing materials for organic layers to be formed by dry etching using a temporary forming photomask deposited from a solution onto the formed layer, preference was given to cross-linked polymeric materials.

Авторы настоящего изобретения обнаружили преимущества от использования несшитых полимерных материалов и разработали методику, позволяющую облегчить применение таких материалов с одновременным предотвращением возникновения проблем, которые заставляли бы прибегать к использованию сшитых полимерных материалов.The present inventors have discovered the benefits of using non-crosslinked polymeric materials and have developed a technique to facilitate the use of such materials while avoiding the problems that would necessitate the use of crosslinked polymeric materials.

Нами предложен способ формирования стека слоев, образующего собой электрическую схему и содержащего ряд уровней неорганических межсоединений, причем способ включает в себя этап, на котором формируют межсоединение для по меньшей мере одного из уровней межсоединений на стадиях до и после этапа формирования рисунка нижележащего органического слоя.We have proposed a method for forming a layer stack forming an electrical circuit and containing a number of levels of inorganic interconnects, and the method includes the step of forming an interconnect for at least one of the levels of interconnects in stages before and after the step of forming the pattern of the underlying organic layer.

В соответствии с одним из вариантов осуществления, способ включает в себя этап, на котором между двумя стадиями формирования межсоединения используют межсоединение в качестве шаблона для формирования рисунка нижележащего органического слоя.According to one embodiment, the method includes the step of using the interconnect as a template for patterning the underlying organic layer between two interconnect formation steps.

В соответствии с одним из вариантов осуществления, одна стадия формирования межсоединения включает в себя этап, на котором формируют рисунок межсоединения, обеспечивающий шаблон для создания сквозных отверстий через нижележащий органический слой на одном или более участках межсоединения, где межсоединение должно контактировать с другим межсоединением на нижнем уровне межсоединений, а другая стадия формирования межсоединения включает в себя этап, на котором наносят материал межсоединения по меньшей мере на участок сквозных отверстий.According to one embodiment, one step of forming an interconnect includes forming an interconnect pattern providing a template for creating through holes through an underlying organic layer at one or more interconnect locations where the interconnect is to contact another interconnect at a lower level. interconnects, and another step of forming the interconnect includes applying the interconnect material to at least a portion of the through holes.

В соответствии с одним из вариантов осуществления, формирование рисунка нижележащего органического слоя включает в себя этап, на котором осаждают раствор органического фоторезистивного материала, а одна стадия формирования межсоединения перед формированием рисунка нижележащего органического слоя включает в себя этап, на котором формируют слой неорганического материала межсоединения на всех участках, где предстоит осаждение раствора органического фоторезистивного материала.According to one embodiment, patterning the underlying organic layer includes a step of depositing a solution of an organic photoresist material, and one step of forming an interconnect prior to patterning the underlying organic layer includes a step of forming a layer of inorganic interconnect material on all areas where the solution of organic photoresistive material is to be deposited.

В соответствии с одним из вариантов осуществления, межсоединение содержит рисунок межсоединения затвора для транзисторной матрицы, а нижележащий органический слой содержит диэлектрический слой органического полимера.According to one embodiment, the interconnection comprises a gate interconnection pattern for the transistor array, and the underlying organic layer comprises an organic polymer dielectric layer.

В соответствии с одним из вариантов осуществления, нижележащий органический слой содержит слой несшитого полимера.According to one embodiment, the underlying organic layer comprises a non-crosslinked polymer layer.

В соответствии с одним из вариантов осуществления, рисунок межсоединения и материал межсоединения имеют, по существу, одинаковый состав.According to one embodiment, the interconnect pattern and the interconnect material have substantially the same composition.

В соответствии с одним из вариантов осуществления, рисунок межсоединения и материал межсоединения имеют разные составы.According to one embodiment, the interconnect pattern and the interconnect material have different compositions.

В соответствии с одним из вариантов осуществления, нанесение материала межсоединения включает в себя этап, на котором наносят подстек подслоев межсоединения; и/или рисунок межсоединения содержит подстек подслоев межсоединения.According to one embodiment, applying the interconnect material includes applying a substack of interconnect sublayers; and/or the interconnect pattern comprises a substack of interconnect sublayers.

Ниже приводится, исключительно в качестве примера, детальное описание одного из вариантов осуществления настоящего изобретения со ссылками на приложенные чертежи, где:The following is, solely by way of example, a detailed description of one of the embodiments of the present invention with reference to the attached drawings, where:

фиг. 1 схематически иллюстрирует различные участки типового устройства, иfig. 1 schematically illustrates various portions of a typical device, and

фиг. 2-9 иллюстрируют обработку детали в соответствии с типовым вариантом осуществления настоящего изобретения с получением при этом типового устройства по фиг. 1.fig. 2-9 illustrate the processing of a part according to an exemplary embodiment of the present invention to obtain the exemplary apparatus of FIG. one.

В соответствии с одним из типовых вариантов осуществления, использование предлагаемой методики позволяет изготавливать органический жидкокристаллический дисплей (ОЖКД), содержащий органическое транзисторное устройство (типа органического тонкопленочного транзистора (ОТПТ)) для компонента системы управления. Такие ОТПТ снабжены органическим полупроводником (например, типа органического полимера или низко молекулярного полупроводника) для полупроводниковых каналов.In accordance with one exemplary embodiment, using the proposed technique allows the manufacture of an organic liquid crystal display (OLCD) containing an organic transistor device (such as an organic thin film transistor (OTFET)) for a control system component. Such FOTFs are provided with an organic semiconductor (eg, such as an organic polymer or a low molecular weight semiconductor) for the semiconductor channels.

Ниже описывается пример методики согласно одному из вариантов осуществления изобретения для типового устройства, содержащего матрицу тонкопленочных транзисторов (ТПТ) с верхним расположением затвора (англ. top-gate array of thin-film-transistors), например, для независимой адресации каждого пиксельного электрода матрицы пиксельных электродов в дисплеях или сенсорных устройствах. Однако эта же методика применима и для устройств других типов.The following describes an example of a technique according to one embodiment of the invention for a typical device containing a top-gate array of thin-film-transistors, for example, for independently addressing each pixel electrode of a pixel array. electrodes in displays or touch devices. However, the same technique is applicable to other types of devices.

Как показано на фиг. 1, типовое устройство имеет активный участок 100, занимаемый в готовом устройстве матрицей пиксельных электродов, и наружный участок 102, расположенный за пределами крайних снаружи пиксельных электродов матрицы пиксельных электродов и занимаемый трассировочными/адресными межсоединениями, посредством которых осуществляется независимая адресация каждого пиксельного электрода. Так, например, трассировочные/адресные межсоединения могут заканчиваться малошаговой матрицей межсоединений для присоединения к соответствующей малошаговой матрице межсоединений на гибкой печатной плате (COF, от англ. chip-on flex), снабженной одной или более ведущими микросхемами (англ. drive chips).As shown in FIG. 1, a typical device has an active area 100 occupied in the finished device by a pixel electrode array, and an outer area 102 located outside the outermost pixel electrodes of the pixel electrode array and occupied by routing/address interconnects, through which each pixel electrode is independently addressed. For example, routing/address interconnects can be terminated with a low pitch interconnect matrix for attaching to a corresponding low pitch interconnect matrix on a chip-on flex (COF) equipped with one or more drive chips.

При использовании такого устройства конечная форма стека слоев, формируемого на несущей подложке по месту изготовления (например, на компоненте в виде пластиковой пленки, содержащем пленку-подложку из тонкого пластика) включает в себя ряд рисунков неорганических металлических межсоединений на разных уровнях межсоединений стека. Один из рисунков межсоединений, находящийся на нижнем уровне межсоединений, образует собой (i) матрицу межсоединений истока, при этом каждое межсоединение истока обеспечивает получение электродов истока для соответствующей строки ТПТ и проходит до наружного участка 102, (ii) матрицу межсоединений стока, каждое из которых обеспечивает получение электрода стока для соответствующего ТПТ и находится в физическом контакте с соответствующим пиксельным электродом посредством межслойного сквозного отверстия, и (iii) матрицу межсоединений трассировки затвора, каждое из которых контактирует с соответствующим межсоединением затвора (о нем детальнее говорится ниже) посредством соответствующего межслойного сквозного отверстия. Имеется еще один рисунок межсоединения, находящийся на более высоком уровне межсоединений в стеке и обеспечивающий получение матрицы межсоединений затвора (затворных линий), каждое из которых обеспечивает получение электродов затвора для соответствующего столбца ТПТ и проходит до наружного участка 102. В данной заявке термины «строка» и «столбец» используются в качестве условных определений, отсылающих, по существу, к ортогональным направлениям, но не к каким бы то ни было абсолютным направлениям. Каждый ТПТ (и. следовательно, каждый пиксельный электрод) связан с соответствующей единственной комбинацией межсоединений истока и затвора, вследствие чего каждый пиксельный электрод может стать независимо адресуемым посредством межсоединений на наружном участке 102.Using such an apparatus, the final shape of the layer stack formed on a carrier substrate in situ (e.g., on a plastic film component containing a thin plastic substrate film) includes a number of inorganic metal interconnect patterns at different interconnect levels of the stack. One of the interconnect patterns at the bottom of the interconnects forms (i) a matrix of source interconnects, with each source interconnect providing source electrodes for a respective row of TFTs and extending to the outer portion 102, (ii) a matrix of drain interconnects, each of which provides a drain electrode for a respective TFT and is in physical contact with a respective pixel electrode via a via-through hole, and (iii) an array of gate-tracing interconnects each contacting a respective gate interconnect (detailed on below) via a respective via-layer via. . There is another interconnect pattern at a higher interconnect level in the stack, providing a matrix of gate interconnects (gate lines), each providing gate electrodes for a respective TFT column and extending to the outer section 102. In this application, the terms "row" and "column" are used as conditional terms referring essentially to orthogonal directions, but not to any absolute directions. Each TFT (and therefore each pixel electrode) is associated with a respective single combination of source and gate interconnects, whereby each pixel electrode can become independently addressable via the interconnects in the outer portion 102.

Термин «межсоединение истока» используется для обозначения межсоединения, последовательно включенного между обслуживаемыми им полупроводниковыми каналами и наружным участком 102. Термином же «межсоединение стока» обозначается межсоединение, последовательно подключенное к межсоединению истока через полупроводниковый канал соответствующего ТПТ.The term "source interconnect" is used to refer to an interconnect connected in series between the semiconductor channels it serves and outdoor section 102. The term "drain interconnect" refers to an interconnect connected in series to the source interconnect through the semiconductor channel of the corresponding TFT.

При рассмотрении фиг. 2 описание методики согласно одному из вариантов осуществления изобретения следует начать с изучения детали, содержащей промежуточный стек 4 слоев, формируемый по месту изготовления на подложке 2 (например, на компоненте в виде пластиковой пленки, содержащем по меньшей мере пленку-подложку из тонкого пластика). Этот промежуточный стек 4 слоев включает в себя первый рисунок межсоединения, образующий собой по меньшей мере описанные выше межсоединения 6 с истока, межсоединения 6b стока и межсоединения 6а трассировки затвора. В рассматриваемом примере рисунок 6 первого межсоединения выполнен из металлического серебра или серебряного сплава.When considering FIG. 2, the description of a technique according to one embodiment of the invention should begin by examining a part containing an intermediate stack of 4 layers formed in-situ on a substrate 2 (for example, on a plastic film component containing at least a thin plastic substrate film). This intermediate layer stack 4 includes a first wiring pattern forming at least the above-described source wiring 6c, drain wiring 6b, and gate trace wiring 6a. In this example, Figure 6 of the first interconnect is made of metallic silver or a silver alloy.

Предусмотрен структурированный полупроводниковый слой 8 из органического полимера, образующий собой полупроводниковые островки, каждый из которых обеспечивает получение полупроводникового канала для соответствующего ТПТ. Имеется также структурированный граничный диэлектрический слой 10 из органического полимера, который обеспечивает получение границы раздела полупроводник-диэлектрик в ТПТ. В рассматриваемом примере формирование рисунка полупроводникового слоя 8 из органического полимера осуществляется через граничный диэлектрический слой 10 из органического полимера таким образом, чтобы органический полимерный полупроводник и диэлектрический слой из органического полимера имели один и тот же рисунок.A structured semiconductor layer 8 of an organic polymer is provided, which forms semiconductor islands, each of which provides a semiconductor channel for the corresponding TFT. There is also a structured dielectric boundary layer 10 of an organic polymer which provides a semiconductor-dielectric interface in the TFT. In this example, the organic polymer semiconductor layer 8 is patterned through the boundary organic polymer dielectric layer 10 so that the organic polymer semiconductor and the organic polymer dielectric layer have the same pattern.

Предусмотрен слой 12 из несшитого органического полимерного диэлектрического материала, непрерывно идущий над активным и наружным участками 100, 102. В рассматриваемом примере этот слой 12 органического полимерного диэлектрического материала формируется путем осаждения (например, методом ротационного отложения) раствора органического полимерного диэлектрического материала (в этом растворе не содержится никакого поперечно сшивающего агента) на верхнюю поверхность детали, а слой органического полимерного диэлектрического материала образует собой на этой стадии, по существу, плоскую верхнюю поверхность детали.A non-crosslinked organic polymeric dielectric material layer 12 is provided continuously over the active and outer portions 100, 102. In this example, this organic polymeric dielectric material layer 12 is formed by depositing (e.g., by rotational deposition) a solution of an organic polymeric dielectric material (in this solution does not contain any cross-linking agent) on the top surface of the part, and the layer of organic polymeric dielectric material forms a substantially flat top surface of the part at this stage.

Как показано на фиг. 3, подслой 14 первого межсоединения затвора (или первый подстек подслоев межсоединения затвора) формируется по месту изготовления на верхней поверхности детали таким образом, чтобы он контактировал с растворимым полимерным диэлектриком 12. В рассматриваемом примере толщина подслоя/подстека подслоев первого межсоединения затвора составляет порядка 20-100 нм. В этом примере подслой (подслои) первого межсоединения затвора представляет (представляют) собой одиночный слой (из золота), формируемый с использованием какого-либо метода парофазного осаждения типа распыления. В рассматриваемом примере этот подслой/подстек 14 первого межсоединения затвора формируется на этой относительно ранней стадии (перед формированием рисунка полимерного диэлектрического слоя 12) с целью обеспечения дополнительного функционирования в качестве слоя материала формирующего шаблона на этапе формирования рисунка органического полимерного диэлектрического слоя 12.As shown in FIG. 3, the sublayer 14 of the first gate interconnect (or the first substack of sublayers of the gate interconnect) is formed in situ on the upper surface of the part so that it contacts the soluble polymeric dielectric 12. In this example, the thickness of the sublayer/substack of sublayers of the first gate interconnect is on the order of 20 100 nm. In this example, the sublayer(s) of the first gate interconnect is(are) a single layer (of gold) formed using some sputter type vapor deposition technique. In the present example, this sublayer/substack 14 of the first gate interconnect is formed at this relatively early stage (before the patterning of the polymeric dielectric layer 12) in order to provide an additional function as a layer of the forming template material at the stage of patterning the organic polymeric dielectric layer 12.

Как показано на фиг. 4, рисунок подслоя/подстека 14 первого межсоединения затвора формируется таким образом, чтобы полимерный диэлектрический слой 12 был открытым в тех областях наружного участка 102, где вышеупомянутые межсоединения затвора должны контактировать с межсоединениями 6а трассировки затвора на нижнем уровне межсоединений. Такое формирование рисунка подслоя/подстека 14 первого межсоединения затвора может быть выполнено, например, (а) посредством лазерной абляции без использования каких-либо шаблонов, формируемых по месту изготовления на поверхности детали, или (б) фотолитографическим способом, включающим в себя этапы, на которых (i) осаждают раствор органического фоторезистивного материала на верхней поверхности детали, (ii) формируют рисунок высушенного слоя фоторезистивного материала, (iii) используют структурированный таким образом слой фоторезиста в качестве шаблона для жидкостного травления подслоя/подстека 14 первого межсоединения затвора и, наконец, (iv) удаляют оставшийся структурированный слой фоторезиста. Вне зависимости от того, какая конкретно методика применена, полимерный диэлектрической слой 12 не подвергают воздействию органического растворителя (растворителей) в растворе органического фоторезистивного материала.As shown in FIG. 4, the pattern of the underlayer/substack 14 of the first gate wiring is formed so that the polymeric dielectric layer 12 is exposed in those areas of the outer portion 102 where the aforementioned gate wirings are to contact the gate routing wirings 6a at the low level of the wirings. Such patterning of the sublayer/substack 14 of the first gate interconnect can be performed, for example, (a) by laser ablation without the use of any in-situ patterns on the surface of the part, or (b) by a photolithographic method, including the steps of which (i) depositing a solution of an organic photoresist material on the top surface of the part, (ii) patterning the dried layer of photoresist material, (iii) using the thus structured photoresist layer as a template for wet etching the sublayer/substack 14 of the first gate interconnect, and finally (iv) removing the remaining structured photoresist layer. Regardless of which specific technique is used, the polymeric dielectric layer 12 is not exposed to the organic solvent(s) in the organic photoresist material solution.

Как видно на фиг. 5, после этого структурированный подслой/подстек 14 первого межсоединения затвора используют в качестве шаблона для сухого травления полимерного диэлектрического слоя 12 вплоть до рисунка 6 нижнего межсоединения с целью создания сквозных отверстий 18 в областях, где межсоединения затвора должны контактировать с межсоединениями 6а трассировки затвора, на нижнем уровне межсоединений.As seen in FIG. 5, thereafter, the patterned sublayer/substack 14 of the first gate interconnect is used as a template for dry etching the polymer dielectric layer 12 up to the lower interconnect pattern 6 to create through holes 18 in areas where the gate interconnects are to contact the gate trace interconnects 6a, on lower interconnection level.

Как показано на фиг. 6, имеется также подслой 20 второго межсоединения затвора (или подстек подслоев второго межсоединения затвора), который формируется по месту изготовления на верхней поверхности детали. В этом примере толщина подслоя/подстека подслоев второго межсоединения затвора больше толщины подслоя/подстека подслоев первого межсоединения затвора, она составляет порядка 50-200 нм. В этом примере подслой второго межсоединения затвора имеет тот же состав, что и подслой первого межсоединения затвора, оба они выполнены из благородного металла (золота). Подслой/подстек 20 подслоев второго межсоединения затвора может быть сформирован, например, с использованием какого-либо метода парофазного осаждения типа распыления. Этот подслой/подстек 20 подслоев второго межсоединения затвора контактирует с межсоединениями 6а трассировки затвора на нижнем уровне через межслойные сквозные отверстия, выполненные в полимерном диэлектрическом слое 12.As shown in FIG. 6, there is also a second gate interconnect sublayer 20 (or a substack of second gate interconnect sublayers) that is formed in situ on the top surface of the part. In this example, the thickness of the sublayer/substack of the sublayers of the second gate interconnect is greater than the thickness of the sublayer/substack of the sublayers of the first gate interconnect, and is in the order of 50-200 nm. In this example, the sublayer of the second gate interconnect has the same composition as the sublayer of the first gate interconnect, both of which are made of noble metal (gold). The sublayer/substack 20 of the second gate interconnect sublayer may be formed, for example, using some type of sputter vapor deposition technique. This sublayer/sublayer sublayer 20 of the second gate interconnect contacts with the gate trace interconnects 6a at the lower level through the via vias provided in the polymeric dielectric layer 12.

После этого приступают к осаждению раствора органического фоторезистивного материала на верхнюю поверхность детали и его высушиванию с целью формирования слоя 22 фоторезиста, контактирующего с верхней поверхностью подслоя/подстека 20 подслоев второго межсоединения затвора.Thereafter, the organic photoresist material solution is deposited on the top surface of the part and dried to form a photoresist layer 22 in contact with the top surface of the sublayer/substack 20 of the sublayers of the second gate interconnect.

Как показано на фиг. 7, затем проецируют на слой 22 фоторезиста радиационное изображение (негативное или позитивное, в зависимости от характера используемого органического фоторезистивного материала) необходимой структуры рисунка межсоединения затвора с использованием излучения, вызывающего изменение растворимости фоторезистивного материала. После этого создают конечный рисунок с латентной растворимостью с целью формирования физического рисунка в слое 22 фоторезиста.As shown in FIG. 7, a radiation image (negative or positive, depending on the nature of the organic photoresist material used) of the required gate interconnect pattern pattern is then projected onto the photoresist layer 22 using radiation causing a change in the solubility of the photoresist material. Thereafter, a final latent solubility pattern is created to form a physical pattern in the photoresist layer 22 .

Как видно на фиг. 8, выполняют жидкостное травление для формирования рисунков подслоев первого и второго межсоединений затвора с использованием структурированного слоя 22 фоторезиста в качестве маски для травления. В этом примере для указанного жидкостного травления применяют кислотный травитель, в состав которого входят азотная и фосфорная кислоты. В результате рассматриваемого процесса жидкостного травления формируется рисунок 24 межсоединения затвора, образующий собой по меньшей мере вышеупомянутую матрицу 20а межсоединений затвора (затворных линий), причем каждое межсоединение затвора контактирует с соответствующим межсоединением 6а трассировки затвора на нижнем уровне межсоединений через соответствующее сквозное отверстие на наружном участке 102.As seen in FIG. 8, wet etching is performed to pattern the sublayers of the first and second gate interconnects using the patterned photoresist layer 22 as an etch mask. In this example, an acid etchant containing nitric and phosphoric acids is used for said wet etching. As a result of this water etching process, a gate wiring pattern 24 is formed, forming at least the aforementioned array of gate wirings (gate lines) 20a, with each gate wiring contacting a corresponding gate routing wiring 6a at the lower wiring level through a corresponding through hole in the outer portion 102 .

Как показано на фиг. 9, затем удаляют остатки структурированного слоя 22 фоторезиста.As shown in FIG. 9, then the remains of the structured photoresist layer 22 are removed.

На чертежах не иллюстрируется дальнейшая обработка детали, которая включает в себя: создание органического изолирующего слоя по месту изготовления на верхней поверхности детали; формирование рисунка органического изолирующего слоя и полимерного диэлектрического слоя 12 с целью выполнения сквозных отверстий, идущих до каждого межсоединения 6b стока; и после этого - формирование рисунка верхнего межсоединения по месту изготовления на верхней поверхности детали, причем рисунок верхнего межсоединения образует собой матрицу пиксельных электродов, причем каждый пиксельный электрод контактирует с соответствующим межсоединением стока через соответствующее сквозное отверстие.The drawings do not illustrate the further processing of the part, which includes: creating an organic insulating layer at the place of manufacture on the upper surface of the part; patterning the organic insulating layer and the polymeric dielectric layer 12 to provide through holes leading to each drain interconnect 6b; and thereafter, forming a top wiring pattern at a manufacturing site on the top surface of the part, the top wiring pattern forming an array of pixel electrodes, each pixel electrode contacting a respective drain wiring through a respective through hole.

Как уже говорилось выше, упоминавшаяся ранее методика позволяет облегчить использование несшитых полимерных материалов для полимерного диэлектрического слоя 12. Одним из преимуществ отказа от использования сшитых полимерных материалов для полимерного диэлектрического слоя 12 является отмечаемое снижение степени разрушения рисунка 6 нижнего межсоединения истока-стока в качестве побочного эффекта травления слоя межсоединения затвора с использованием кислотного травителя.As discussed above, the previously mentioned technique facilitates the use of non-crosslinked polymeric materials for polymeric dielectric layer 12. One of the benefits of not using crosslinked polymeric materials for polymeric dielectric layer 12 is the observed reduction in degradation of Figure 6 of the lower source-drain interconnect as a side effect. etching the gate interconnect layer using an acid etchant.

Не имея намерения быть связанными какой-либо теорией, авторы настоящего изобретения объясняют такое отмечаемое разрушение рисунка межсоединения истока-стока действием сшивающих функциональных групп (типа акрилатных радикалов) в поперечно сшивающем агенте, вводимом в состав раствора полимерного материала для полимерного диэлектрического слоя 12. Предполагается, что эти сшивающие группы создают своего рода мостиковую связь для одного или более компонентов кислотного травителя с диффундированием вплоть до рисунка 6 межсоединения истока-стока (без травления при этом кислотным травителем полимерного диэлектрического слоя 12).Without intending to be bound by any theory, the present inventors attribute this observed destruction of the source-drain interconnect pattern to the action of cross-linking functional groups (such as acrylate radicals) in the cross-linking agent added to the polymer material solution for the polymer dielectric layer 12. It is assumed that these cross-linking groups create a kind of bridging connection for one or more components of the acid etchant with diffusion up to Figure 6 of the source-drain interconnect (without acid etchant etching of the polymeric dielectric layer 12).

Формирование слоя межсоединения затвора из стека неорганических металлических подслоев в рамках одной отдельной технологической стадии уже сейчас осуществляют для получения рисунка межсоединения, характеризующегося как высокой удельной проводимостью, так и хорошей способностью адгезии к нижележащим и вышележащим слоям органических материалов.The formation of a gate interconnect layer from a stack of inorganic metal sublayers in one single process step is already being carried out to obtain an interconnect pattern characterized by both high conductivity and good adhesion to underlying and overlying layers of organic materials.

Благодаря описанной выше методике разделения процесса формирования слоя межсоединения затвора на ряд стадий (до и после этапа формирования рисунка нижележащего диэлектрика затвора) удается облегчить использование широкого ассортимента органических диэлектрических материалов для диэлектрического слоя 12 непосредственно под слоем межсоединения затвора.By dividing the process of forming the gate interconnect layer into a series of steps (before and after the step of forming the pattern of the underlying gate dielectric) as described above, it is possible to facilitate the use of a wide range of organic dielectric materials for the dielectric layer 12 immediately below the gate interconnect layer.

В описанном выше примере подслои 14, 20 первого и второго межсоединений затвора имеют, по существу, одинаковый состав, при этом каждый из них состоит из единственного слоя (из металлического золота). В соответствии с другим примером, подслои 14, 20 первого и второго межсоединений затвора имеют, по существу, разные составы, но каждый из них включает в себя подстек подслоев. Так, например, оба подслоя 14, 20 могут содержать подстек молибденового (МО), алюминиевого (AI) и молибденового (Мо) подслоев, наносимых именно в таком порядке. В соответствии с еще одним примером, подслои 14, 20 первого и второго межсоединений затвора имеют разные составы.In the example described above, the sublayers 14, 20 of the first and second gate interconnects have essentially the same composition, with each of them consisting of a single layer (of metallic gold). According to another example, the sublayers 14, 20 of the first and second gate interconnects have substantially different compositions, but each includes a substack of sublayers. Thus, for example, both sublayers 14, 20 may comprise a substack of molybdenum (MO), aluminum (AI), and molybdenum (Mo) sublayers applied in that order. According to yet another example, the sublayers 14, 20 of the first and second gate interconnects have different compositions.

В соответствии с одним из подпримеров, нижняя поверхность подслоя 14 первого межсоединения затвора и верхняя поверхность подслоя 20 второго межсоединения затвора имеют, по существу, один и тот же состав, но общие составы подслоев первого и второго межсоединений затвора - разные. Так, например, подслой 14 первого межсоединения затвора состоит из одного слоя Мо, а подслой 20 второго межсоединения затвора включает в себя подстек подслоев AI и Мо, наносимых в таком порядке. В соответствии с другим решением, подслой 14 первого межсоединения затвора состоит из подстека слоев Мо, AI и Мо, наносимых в таком порядке, а подслой 20 второго межсоединения затвора образован одним слоем Мо.According to one sub-example, the lower surface of the first gate interconnect sublayer 14 and the upper surface of the second gate interconnect sublayer 20 have substantially the same composition, but the overall compositions of the first and second gate interconnect sublayers are different. For example, the first gate wiring sublayer 14 is composed of one Mo layer, and the second gate wiring sublayer 20 includes a substack of AI and Mo sublayers applied in that order. According to another solution, the first gate wiring sublayer 14 is composed of a substack of Mo, AI, and Mo layers deposited in that order, and the second gate wiring sublayer 20 is formed by a single Mo layer.

Как следует из изложенного выше, здесь был детально описан один из примеров методики согласно настоящему изобретению со ссылками на конкретные особенности технологического процесса, одна в более широком смысле эта методика применима в рамках изложенных в заявке общих подходов и принципов. Вдобавок к этому и согласно общим принципам настоящего изобретения, предлагаемая методика может предусматривать включение дополнительных производственных этапов, которые выше не рассматривались, и/или исключение некоторых ранее описанных этапов.As follows from the above, one example of the methodology according to the present invention has been described in detail here with reference to specific features of the technological process, one in a broader sense, this technique is applicable within the framework of the general approaches and principles set forth in the application. In addition, and in accordance with the general principles of the present invention, the proposed methodology may include the inclusion of additional manufacturing steps that are not discussed above, and/or the exclusion of some previously described steps.

Специалистам в данной области должно быть совершенно очевидно, что, помимо всевозможных специально упомянутых выше модификаций, возможно внесение разнообразных иных модификаций описанного варианта осуществления в рамках заявленного объема охраны.It should be readily apparent to those skilled in the art that, in addition to the various modifications specifically mentioned above, various other modifications may be made to the described embodiment within the claimed scope of protection.

Итак, в настоящем документе заявитель раскрыл по отдельности каждый описанный в нем индивидуальный признак и некоторые комбинации двух или более этих признаков в таком объеме, чтобы эти признаки или комбинации могли быть реализованы в контексте практических общих знаний специалистов в данной области, вне зависимости от того, позволяют ли такие признаки или комбинации признаков решить какую-либо из изложенных выше проблем, причем сказанное не ограничивается заявленным в формуле изобретения объемом правовой охраны. Заявитель особо подчеркивают, что аспекты изобретения могут касаться любого из таких индивидуальных признаков или любой их комбинации.Thus, in this document, the applicant has disclosed separately each individual feature described therein and some combinations of two or more of these features to such an extent that these features or combinations can be implemented in the context of the practical general knowledge of specialists in this field, regardless of whether whether such features or combinations of features allow solving any of the above problems, and what has been said is not limited to the scope of legal protection declared in the claims. Applicants specifically emphasize that aspects of the invention may relate to any of these individual features or any combination thereof.

Claims (8)

1. Способ формирования стека слоев, образующего собой электрическую схему и содержащего ряд уровней неорганических межсоединений, причем способ включает в себя этап, на котором:1. A method for forming a layer stack constituting an electrical circuit and containing a number of levels of inorganic interconnections, the method including the step of: формируют межсоединение для по меньшей мере одного из уровней межсоединений на стадиях до и после этапа формирования рисунка нижележащего органического слоя, при этом нижележащий органический слой содержит слой несшитого полимера, а одна стадия формирования межсоединения включает в себя этап, на котором формируют рисунок межсоединения, обеспечивающий шаблон для создания сквозных отверстий через нижележащий органический слой на одном или более участках межсоединения, где межсоединение должно контактировать с другим межсоединением на нижнем уровне межсоединений, и причем другая стадия формирования межсоединения включает в себя этап, на котором наносят материал межсоединения по меньшей мере на участок сквозных отверстий.an interconnect is formed for at least one of the levels of interconnects in stages before and after the step of forming the pattern of the underlying organic layer, while the underlying organic layer contains a layer of non-crosslinked polymer, and one step of forming the interconnect includes the step of forming an interconnect pattern providing a pattern for creating through holes through the underlying organic layer at one or more areas of the interconnect, where the interconnect is to be in contact with another interconnect at the lower level of the interconnects, and wherein the other step of forming the interconnect includes the step of applying the interconnect material to at least the area of the through holes . 2. Способ по п. 1, в соответствии с которым между двумя стадиями формирования межсоединения используют межсоединение в качестве шаблона для формирования рисунка нижележащего органического слоя.2. The method of claim 1, wherein between the two stages of forming the interconnect, the interconnect is used as a template for patterning the underlying organic layer. 3. Способ по любому из предшествующих пунктов, в соответствии с которым формирование рисунка нижележащего органического слоя включает в себя этап, на котором осаждают раствор органического фоторезистивного материала, и причем одна стадия формирования межсоединения перед формированием рисунка нижележащего органического слоя включает в себя этап, на котором формируют слой неорганического материала межсоединения на всех участках, где предстоит осаждение раствора органического фоторезистивного материала.3. The method according to any one of the preceding claims, wherein the patterning of the underlying organic layer includes the step of depositing a solution of the organic photoresist material, and wherein one step of forming the interconnect prior to patterning the underlying organic layer includes the step of: forming a layer of inorganic interconnect material in all areas where the organic photoresist material solution is to be deposited. 4. Способ по любому из предшествующих пунктов, в соответствии с которым межсоединение содержит рисунок межсоединения затвора для транзисторной матрицы, а нижележащий органический слой содержит диэлектрический слой органического полимера.4. A method according to any one of the preceding claims, wherein the interconnection comprises a gate interconnection pattern for the transistor array, and the underlying organic layer comprises an organic polymer dielectric layer. 5. Способ по п. 1, в соответствии с которым рисунок межсоединения и материал межсоединения имеют, по существу, одинаковый состав.5. The method of claim 1, wherein the interconnect pattern and the interconnect material have substantially the same composition. 6. Способ по п. 1, в соответствии с которым рисунок межсоединения и материал межсоединения имеют разные составы.6. The method according to claim 1, wherein the interconnect pattern and the interconnect material have different compositions. 7. Способ по любому из пп. 1, 5 и 6, в соответствии с которым нанесение материала межсоединения включает в себя этап, на котором наносят подстек подслоев межсоединения, и/или рисунок межсоединения содержит подстек подслоев межсоединения.7. The method according to any one of paragraphs. 1, 5 and 6, according to which the application of the interconnect material includes the step of applying a substack of interconnect sublayers and/or the interconnect pattern comprises a substack of interconnect sublayers.

Images