RU2770799C1

RU2770799C1 - Устройство деления двоичных чисел

Info

Publication number: RU2770799C1
Application number: RU2021109183A
Authority: RU
Inventors: Дмитрий Васильевич Андреев
Priority date: 2021-04-02
Filing date: 2021-04-02
Publication date: 2022-04-21

Abstract

Изобретение относится к области вычислительной техники и, в частности, может быть использовано при построении средств автоматики, функциональных узлов систем управления. Техническим результатом является обеспечение формирования двоичного кода целой части частного двух двухразрядных двоичных чисел, задаваемых двоичными сигналами. Технический результат заявляемого технического решения достигается тем, что в заявленном решении предусмотрен логический элемент, в который введены четыре логических элемента «Запрет» и элемент «ИЛИ», при этом инвертирующий и неинвертирующий входы первого элемента «Запрет» соединены соответственно с инвертирующими входами четвертого и второго элементов «Запрет», инвертирующий вход третьего и неинвертирующий вход четвертого элементов «Запрет» подключены соответственно к выходу второго и неинвертирующему входу третьего элементов «Запрет», а первый, второй входы и выход элемента «ИЛИ» соединены соответственно с выходами первого, третьего элементов «Запрет» и первым выходом устройства деления двоичных чисел, первый, третий, второй, четвертый входы и второй выход которого подключены соответственно к неинвертирующему, инвертирующему входам второго, инвертирующему, неинвертирующему входам и выходу четвертого элементов «Запрет». 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.

Известны устройства деления двоичных чисел (см., например, нижний рис. в табл. 3.5 на стр. 103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н. Малиновского. Киев: Техника, 1974 г.), которые формируют двоичный код целой части частного двух одноразрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств деления двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка двухразрядных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство деления двоичных чисел (рис. 2 на стр. 24 в книге Цифровые и аналоговые интегральные микросхемы: Справочник / С.В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др.; Под ред. С.В. Якубовского. М.: Радио и связь, 1989 г.), которое содержит логический элемент и формирует двоичный код целой части частного двух одноразрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка двухразрядных двоичных чисел.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения формирования двоичного кода целой части частного двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве деления двоичных чисел, содержащем логический элемент, особенность заключается в том, что в него дополнительно введены четыре логических элемента, причем с первого по четвертый и пятый логические элементы являются соответственно элементами «Запрет» и элементом «ИЛИ», инвертирующий и неинвертирующий входы первого элемента «Запрет» соединены соответственно с инвертирующими входами четвертого и второго элементов «Запрет», инвертирующий вход третьего и неинвертирующий вход четвертого элементов «Запрет» подключены соответственно к выходу второго и неинвертирующему входу третьего элементов «Запрет», а первый, второй входы и выход элемента «ИЛИ» соединены соответственно с выходами первого, третьего элементов «Запрет» и первым выходом устройства деления двоичных чисел, первый, третий, второй, четвертый входы и второй выход которого подключены соответственно к неинвертирующему, инвертирующему входам второго, инвертирующему, неинвертирующему входам и выходу четвертого элементов «Запрет».

На чертеже представлена схема предлагаемого устройства деления двоичных чисел.

Устройство деления двоичных чисел содержит элементы «Запрет» 1₁, …, 1₄ и элемент «ИЛИ» 2, причем инвертирующий и неинвертирующий входы элемента 11 соединены соответственно с инвертирующими входами элементов 1₄ и 1₂, инвертирующий вход элемента 1₃ и неинвертирующий вход элемента 1₄ подключены соответственно к выходу элемента 1₂ и неинвертирующему входу элемента 1₃, а первый, второй входы и выход элемента 2 соединены соответственно с выходами элементов 1₁, 1₃ и первым выходом устройства деления двоичных чисел, первый, третий, второй, четвертый входы и второй выход которого подключены соответственно к неинвертирующему, инвертирующему входам элемента 1₂, инвертирующему, неинвертирующему входам и выходу элемента 1₄.

Работа предлагаемого устройства деления двоичных чисел осуществляется следующим образом. На его первый, второй и третий, четвертый входы подаются соответственно двоичные сигналы х₀,х₁∈{0,1} и у₀,у₁∈{0,1}, которые задают подлежащие обработке двухразрядные двоичные числа Х=х₁х₀, Y=y₁y₀, причем х₁,у₁ и х₀,у₀ определяют значения старших и младших разрядов соответственно. В представленной ниже таблице приведены значения выходных сигналов z₀,z_x предлагаемого устройства, полученные с учетом работы его элементов для всех разрешенных наборов значений сигналов х₀,x₁,у₀,у₁.

Согласно представленной таблицы имеем Z=[Y/X], где Z=z₁z₀ - двухразрядное двоичное число, задаваемое двоичными сигналами z₀,z₁∈{0,1} (z₁ и z₀ определяют значения старшего и младшего разрядов соответственно), [] - оператор выделения целой части.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство деления двоичных чисел обладает более широкими по сравнению с прототипом функциональными возможностями, так как формирует двоичный код целой части частного двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.

Claims

Устройство деления двоичных чисел, содержащее логический элемент и отличающееся тем, что в него дополнительно введены четыре логических элемента, причем с первого по четвертый и пятый логические элементы являются соответственно элементами «Запрет» и элементом «ИЛИ», инвертирующий и неинвертирующий входы первого элемента «Запрет» соединены соответственно с инвертирующими входами четвертого и второго элементов «Запрет», инвертирующий вход третьего и неинвертирующий вход четвертого элементов «Запрет» подключены соответственно к выходу второго и неинвертирующему входу третьего элементов «Запрет», а первый, второй входы и выход элемента «ИЛИ» соединены соответственно с выходами первого, третьего элементов «Запрет» и первым выходом устройства деления двоичных чисел, первый, третий, второй, четвертый входы и второй выход которого подключены соответственно к неинвертирующему, инвертирующему входам второго, инвертирующему, неинвертирующему входам и выходу четвертого элементов «Запрет».