RU2743510C1 - Nanosized logical device - Google Patents
Nanosized logical device Download PDFInfo
- Publication number
- RU2743510C1 RU2743510C1 RU2020122953A RU2020122953A RU2743510C1 RU 2743510 C1 RU2743510 C1 RU 2743510C1 RU 2020122953 A RU2020122953 A RU 2020122953A RU 2020122953 A RU2020122953 A RU 2020122953A RU 2743510 C1 RU2743510 C1 RU 2743510C1
- Authority
- RU
- Russia
- Prior art keywords
- nanowire
- section
- resistive
- narrowed
- main
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/30—Devices switchable between superconducting and normal states
Abstract
Description
Область техникиTechnology area
Изобретение относится к полупроводниковой микроэлектронике и наноэлектронике и может быть использовано при создании логических интегральных схем с элементами нанометровых размеров.The invention relates to semiconductor microelectronics and nanoelectronics and can be used to create logic integrated circuits with nanometer-sized elements.
Уровень техникиState of the art
Известен логический элемент ИЛИ-НЕ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина которого заземлена, параллельно соединенные два полевых транзистора с индуцированными каналами n-типа, истоки и подложки которых заземлены, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента ИЛИ-НЕ (RU 2693298). Также имеется третий полевой транзистор, но с индуцированным р-каналом, подложка которого соединена с его истоком, введены пять резисторов и дополнительный полевой транзистор, а также изменено включение элементов, первый резистор включен между выходом источника питающего постоянного напряжения и общим выводом истока и подложки третьего полевого транзистора, последний общий вывод соединен с общим выводом стоков параллельно включенных первого и второго полевых транзисторов, второй резистор включен между стоком третьего полевого транзистора и выводом выхода относительно «земли» логического элемента ИЛИ-НЕ. Последовательно между собой включены третий резистор, дополнительный полевой транзистор с индуцированным каналом n-типа и четвертый резистор, свободный вывод третьего резистора подсоединен к общему выводу первого резистора и выхода источника постоянного питающего напряжения, также общий вывод этого третьего резистора и стока дополнительного транзистора соединен с затвором третьего полевого транзистора, а затвор дополнительного полевого транзистора подключен к общему выводу второго резистора и стока третьего полевого транзистора. Подложка дополнительного полевого транзистора соединена с его истоком, свободный вывод четвертого резистора соединен с общим выводом второго резистора и вывода выхода логического элемента ИЛИ-НЕ, пятый резистор включен между «землей» и общим выводом третьего резистора, затвора третьего полевого транзистора и стока дополнительного полевого транзистора. Недостатком известного устройства является низкая степень интеграции логических функций на кристалле и достаточно высокий уровень потребляемой мощности.Known logical element OR-NOT on field-effect transistors, containing a supply constant voltage, the common bus of which is grounded, two field-effect transistors connected in parallel with induced n-type channels, the sources and substrates of which are grounded, and the gate leads form the first and second inputs with respect to "ground "Logical element OR NOT (RU 2693298). There is also a third field-effect transistor, but with an induced p-channel, the substrate of which is connected to its source, five resistors and an additional field-effect transistor are introduced, and the inclusion of elements is changed, the first resistor is connected between the output of the supplying constant voltage source and the common terminal of the source and substrate of the third field-effect transistor, the last common terminal is connected to the common drain terminal of the parallel connected first and second field-effect transistors, the second resistor is connected between the drain of the third field-effect transistor and the output terminal relative to the "ground" of the OR-NOT logic element. A third resistor, an additional field-effect transistor with an induced n-type channel and a fourth resistor are connected in series with each other, the free terminal of the third resistor is connected to the common terminal of the first resistor and the output of the constant supply voltage source, also the common terminal of this third resistor and the drain of the additional transistor is connected to the gate the third field-effect transistor, and the gate of the additional field-effect transistor is connected to the common terminal of the second resistor and the drain of the third field-effect transistor. The substrate of the additional field-effect transistor is connected to its source, the free terminal of the fourth resistor is connected to the common terminal of the second resistor and the output terminal of the OR-NOT logic element, the fifth resistor is connected between ground and the common terminal of the third resistor, the gate of the third field-effect transistor and the drain of the additional field-effect transistor ... The disadvantage of the known device is the low degree of integration of logic functions on the chip and a fairly high level of power consumption.
Известен интегральный логический элемент ИЛИ-НЕ на основе однослойной трехмерной наноструктуры, содержащий первый и второй логические транзисторы и подложку (RU 2589512). Логическая структура элемента ИЛИ-НЕ выполнена наноразмерной, область I типа проводимости, которая является анодом нагрузочного диода, сформирована в виде нанослоя высотой не менее 3 нм на изолирующей подложке высотой не менее 3 нм. Область II типа проводимости, которая является катодом нагрузочного диода и коллектором первого логического транзистора, и коллектором второго логического транзистора, сформирована в виде нанослоя высотой не менее 3 нм на изолирующей подложке и имеет непосредственный контакт с областью I типа проводимости. Область I типа проводимости, которая является базой первого логического транзистора, сформирована в виде нанослоя высотой не менее 3 нм на изолирующей подложке и имеет непосредственный контакт с областью II типа проводимости, которая является общим эмиттером первого и второго логических транзисторов, область I типа проводимости, которая является базой второго логического транзистора, сформирована в виде нанослоя высотой не менее 3 нм на изолирующей подложке и имеет непосредственный контакт с областью II типа проводимости, которая является эмиттером первого логического транзистора и эмиттером второго логического транзистора. Область II типа проводимости, которая является эмиттером первого логического транзистора и эмиттером второго логического транзистора, сформирована в виде нанослоя высотой не менее 3 нм на изолирующей подложке.Known integral logic element OR-NOT based on a single-layer three-dimensional nanostructure, containing the first and second logic transistors and a substrate (RU 2589512). The logical structure of the OR-NOT element is nanoscale, the type I conductivity region, which is the anode of the load diode, is formed in the form of a nanolayer with a height of at least 3 nm on an insulating substrate with a height of at least 3 nm. Region II of the conductivity type, which is the cathode of the load diode and the collector of the first logical transistor, and the collector of the second logical transistor, is formed in the form of a nanolayer with a height of at least 3 nm on an insulating substrate and has direct contact with the region of I type of conductivity. Region I of conductivity type, which is the base of the first logical transistor, is formed in the form of a nanolayer with a height of at least 3 nm on an insulating substrate and has direct contact with a region of II type of conductivity, which is the common emitter of the first and second logical transistors, region I of type I, which is the base of the second logical transistor, is formed in the form of a nanolayer with a height of at least 3 nm on an insulating substrate and has direct contact with the II type of conductivity region, which is the emitter of the first logical transistor and the emitter of the second logical transistor. Region II of the conductivity type, which is the emitter of the first logic transistor and the emitter of the second logic transistor, is formed in the form of a nanolayer with a height of at least 3 nm on an insulating substrate.
Недостатком известного устройства является то, что вычислительные устройства на основе полупроводниковых структур характеризуются значительным энергопотреблением последних, что становится критичным в связи с созданием суперкомпьютеров, объединяющих большое число одновременно работающих процессоров. Кроме существенного энергопотребления, кремниевые процессоры также характеризуются ограничениями по тактовой частоте, что обусловлено достижением предельной величины подвижности носителей в канале транзисторов, определяемой физическими характеристиками материала.The disadvantage of the known device is that computing devices based on semiconductor structures are characterized by significant power consumption of the latter, which becomes critical in connection with the creation of supercomputers that combine a large number of simultaneously operating processors. In addition to significant power consumption, silicon processors are also characterized by limitations in clock frequency, which is due to the achievement of the limiting value of carrier mobility in the transistor channel, which is determined by the physical characteristics of the material.
Применение сверхпроводников для создания вычислительных устройств представляется весьма перспективным не только в связи с существенным уменьшением энергопотребления и с потенциально большими достижимыми частотами переключения.The use of superconductors for the creation of computing devices seems to be very promising not only in connection with a significant decrease in power consumption and with potentially large attainable switching frequencies.
Известен способ перевода сверхпроводника в электронных функциональных наноразмерных устройствах из сверхпроводящего состояния в нормальное (RU 2674063). Перевод осуществляют путем его локального нагрева, а для нагрева используют тепловыделяющий элемент в виде сверхпроводящего нанопровода, гальванически не связанного с подвергаемым воздействию и расположенного с наноразмерным зазором рядом с нагреваемым отрезком сверхпроводника с пропусканием через него тока, превышающего величину тока перехода сверхпроводника в нормальное состояние и обеспечивающего выделение мощности, достаточной для нагрева и перевода управляемого нанопровода в нормальное состояние. При этом соблюдают условие, что величина тока, пропускаемого по переводимому в нормальное состояние сверхпроводнику, не превышает величины тока его возврата из нормального состояния в сверхпроводящее, определяемой по вольтамперной характеристике сверхпроводника, полученной без внешних воздействий на сверхпроводник. Предлагаемый способ может быть использован в создаваемых функциональных переключаемых электронных устройствах различного назначения.A known method of transferring a superconductor in electronic functional nanoscale devices from a superconducting state to a normal state (RU 2674063). The transfer is carried out by means of its local heating, and for heating, a heat-generating element is used in the form of a superconducting nanowire, which is not galvanically connected to the affected area and is located with a nanoscale gap next to the heated section of the superconductor with a current passing through it that exceeds the current value of the transition of the superconductor to the normal state and provides release of power sufficient for heating and transferring the controlled nanowire to its normal state. In this case, the condition is met that the value of the current passed through the superconductor transferred to the normal state does not exceed the value of the current of its return from the normal state to the superconducting state, determined from the current-voltage characteristic of the superconductor, obtained without external influences on the superconductor. The proposed method can be used in the created functional switchable electronic devices for various purposes.
Одно из возможных устройств, демонстрирующих возможности использования способа при создании наноразмерных элементов цифровой логики представлен в (RU 2674063 на фиг. 2). Устройство представляет собой параллельно размещенные нанопровода, как содержащие, так и не содержащие резистивные элементы. Известное устройство является наиболее близким к заявляемому по своей технической сущности, поскольку базируется на общих принципах обеспечения функционирования без наличия гальванической связи между переключаемыми элементами.One of the possible devices demonstrating the possibilities of using the method when creating nanoscale digital logic elements is presented in (RU 2674063 in Fig. 2). The device is a parallel placed nanowires, both containing and not containing resistive elements. The known device is the closest to the claimed one in its technical essence, since it is based on general principles of ensuring functioning without the presence of a galvanic connection between the switched elements.
Однако известное устройство, в том виде, как оно представлено в (RU 2674063) не обеспечивает его возможность функционирования в режиме логического устройства «ИЛИ».However, the known device, in the form as it is presented in (RU 2674063), does not provide its ability to operate in the mode of a logical device "OR".
Технической проблемой, на решение которой направлено заявляемое изобретение является обеспечение возможности функционирования наноразмерного логического устройства в режиме логического устройства «ИЛИ».The technical problem to be solved by the claimed invention is to provide the possibility of functioning of the nanoscale logic device in the mode of the logical device "OR".
Раскрытие сущности изобретенияDisclosure of the essence of the invention
Техническим результатом заявляемого изобретения является создание наноразмерного логического устройства «ИЛИ» для цифровых схем с низким энергопотреблением, высоким быстродействием и с отсутствием гальванической связи между переключаемыми элементами.The technical result of the claimed invention is the creation of a nano-sized logical device "OR" for digital circuits with low power consumption, high speed and with no galvanic connection between the switched elements.
Для достижения технического результата предложено наноразмерное логическое устройство, включающее подключаемые к источнику напряжения параллельно расположенные сверхпроводящие нанопровода, содержащие резистивные участки, при этом, оно содержит основной нанопровод с резистивным участком и двумя последовательно расположенными суженными участками вблизи каждого из которых расположен резистивный участок одного из двух нанопроводов-затворов, а также расположенный параллельно основному нанопроводу выходной нанопровод, содержащий суженный и резистивный участки, при этом его суженный участок расположен вблизи резистивного участка основного нанопровода, а сопротивления резистивных участков затворов подбираются таким образом, чтобы при установленном токе через основной нанопровод мощность, выделяемая на любом из резистивных участков нанопроводов-затворов была бы достаточной для прогрева соседнего ему суженного участка основного нанопровода для инициирования его перехода в нормальное состояние, а величина тока в основном нанопроводе в случае, когда его узкий участок находятся в сверхпроводящем состоянии должна быть меньше величины критического тока для суженных участков основного нанопровода, при этом мощности, выделяемой на резистивном участке основного нанопровода - достаточно для прогрева соседнего суженного участка выходного нанопровода для его перехода в нормальное состояние, а в случае, когда один или два суженных участка основного нанопровода находятся в нормальном состоянии вследствие их прогрева за счет тепла от двух или одного затворов, мощности, выделяемой на резистивном участке основного нанопровода - недостаточной для прогрева соседнего участка выходного нанопровода для его перехода в нормальное состояние, при этом сопротивление резистивного участка выходного нанопровода выбирают из условия протекания в нем тока меньше критического для суженного участка выходного нанопровода при подаче опорного напряжения и выделения на нем достаточного количества тепла чтобы инициировать переход в нормальное состояние суженного участка соседнего нанопровода следующего логического элемента, но недостаточного для этого при переходе суженного участка выходного нанопровода в нормальное состояние.To achieve the technical result, a nanoscale logic device is proposed, which includes parallel superconducting nanowires containing resistive sections connected to a voltage source, while it contains a main nanowire with a resistive section and two series-located narrowed sections near each of which there is a resistive section of one of the two nanowires -gates, as well as an output nanowire located parallel to the main nanowire, containing a narrowed and resistive sections, while its narrowed section is located near the resistive section of the main nanowire, and the resistances of the resistive sections of the gates are selected in such a way that, at a set current through the main nanowire, the power released on any of the resistive sections of the gate nanowires would be sufficient to warm up the adjacent narrowed section of the main nanowire to initiate its transition to the normal state, and the value of the current in the main nanowire in the case when its narrow section is in a superconducting state should be less than the critical current for the narrowed sections of the main nanowire, while the power released in the resistive section of the main nanowire is sufficient to warm up the neighboring narrowed section of the output nanowire for its transition in the normal state, and in the case when one or two narrowed sections of the main nanowire are in a normal state due to their heating due to heat from two or one gates, the power released in the resistive section of the main nanowire is insufficient to heat the adjacent section of the output nanowire for its transition to the normal state, while the resistance of the resistive section of the output nanowire is selected from the condition that a current flows in it is less than the critical one for the narrowed section of the output nanowire when the reference voltage is applied and a sufficient amount of heat is released on it to initiate to initiate the transition to the normal state of the narrowed section of the adjacent nanowire of the next logical element, but insufficient for this when the narrowed section of the output nanowire passes into the normal state.
Отличительными признаками наноразмерного логического устройства являются:The hallmarks of a nanoscale logic device are:
- наличие основного нанопровода с резистивным участком и двумя последовательно расположенными суженными участками вблизи каждого из которых расположен резистивный участок одного из двух нанопроводов - затворов;- the presence of a main nanowire with a resistive section and two sequentially located narrowed sections near each of which there is a resistive section of one of the two nanowires - gates;
- наличие расположенного параллельно основному нанопроводу выходного нанопровода, содержащий суженный и резистивный участки;- the presence of an output nanowire located parallel to the main nanowire, containing a narrowed and resistive sections;
- выходной нанопровод установлен так, что его суженный участок расположен вблизи резистивного участка основного нанопровода;- the output nanowire is installed so that its narrowed section is located near the resistive section of the main nanowire;
- величины сопротивления резистивных участков затворов подбираются таким образом, чтобы при установленном токе через основной нанопровод мощность, выделяемая на любом из резистивных участков нанопроводов - затворов была бы достаточной для прогрева соседнего ему суженного участка основного нанопровода для инициирования его перехода в нормальное состояние, а величина тока в основном нанопроводе в случае, когда его суженный участок находятся в сверхпроводящем состоянии должна быть меньше величины критического тока для узких участков основного нанопровода;- the resistance values of the resistive sections of the gates are selected in such a way that, at a set current through the main nanowire, the power released on any of the resistive sections of the nanowires - gates would be sufficient to warm up the adjacent narrowed section of the main nanowire to initiate its transition to the normal state, and the current in the main nanowire, in the case when its narrowed section is in a superconducting state, it must be less than the critical current for narrow sections of the main nanowire;
- величина сопротивления резистивного участка основного нанопровода подбирается так, чтобы мощности, выделяемой на нем была достаточной для прогрева соседнего суженного участка выходного нанопровода для его перехода в нормальное состояние, а в случае, когда один или два узких участка основного нанопровода находится в нормальном состоянии вследствие их прогрева за счет тепла от двух или одного затворов, мощности, выделяемой на резистивном участке основного нанопровода- недостаточной для прогрева соседнего участка выходного нанопровода для его перехода в нормальное состояние;- the value of the resistance of the resistive section of the main nanowire is selected so that the power released on it is sufficient to warm up the adjacent narrowed section of the output nanowire for its transition to the normal state, and in the case when one or two narrow sections of the main nanowire is in a normal state due to their heating due to heat from two or one gates, the power released in the resistive section of the main nanowire is insufficient to warm up the adjacent section of the output nanowire for its transition to the normal state;
- сопротивление резистивного участка выходного нанопровода выбирают из условия протекания в нем тока меньше критического для суженного участка выходного нанопровода при подаче опорного напряжения и выделения на нем достаточного количества тепла чтобы инициировать переход в нормальное состояние суженного участка соседнего нанопровода следующего элемента, но недостаточного для этого при переходе суженного участка выходного нанопровода в нормальное состояние.- the resistance of the resistive section of the output nanowire is selected from the condition that a current flows in it less than the critical one for the narrowed section of the output nanowire when the reference voltage is applied and a sufficient amount of heat is released on it to initiate the transition to the normal state of the narrowed section of the adjacent nanowire of the next element, but insufficient for this during the transition of the narrowed section of the output nanowire to the normal state.
Предлагаемое взаимное расположение нанопроводов и выполненных в них резистивных участков позволяет обеспечить нагрев нужных областей устройства, необходимых для функционирования устройства. Подбор параметров резистивных участков нанопроводов позволяет обеспечить нагрев нужных областей устройства до необходимых температур и функционирование устройства. За счет всей совокупности признаков обеспечивается работа устройства в режиме инвентора без гальванической связи между переключаемыми элементами.The proposed mutual arrangement of nanowires and resistive sections made in them allows heating the required areas of the device necessary for the operation of the device. The selection of the parameters of the resistive sections of nanowires allows heating the required areas of the device to the required temperatures and the operation of the device. Due to the entire set of features, the device operates in the inverter mode without galvanic connection between the switched elements.
Осуществление перевода сверхпроводника из сверхпроводящего состояния в нормальное путем его локального нагрева для достижения значения критического тока позволяет работать с наноразмерными функциональными устройствами с большой плотностью элементов и исключить ложные (паразитные) срабатывания соседних элементов от тепловыделяющего элемента, управляющего требуемым сверхпроводящим нанопроводом так как минимальная мощность, необходимая для надежного управления, сильно зависит от величины зазора между тепловыделяющим элементом и управляемым сверхпроводящим нанопроводом.Transferring a superconductor from a superconducting state to a normal state by heating it locally to achieve the critical current value allows working with nanoscale functional devices with a high density of elements and eliminating false (parasitic) triggering of neighboring elements from a fuel element that controls the required superconducting nanowire since the minimum power required for reliable control, strongly depends on the size of the gap between the fuel element and the controlled superconducting nanowire.
Использование для нагрева тепловыделяющего элемента в виде сверхпроводящего нанопровода, гальванически не связанного с подвергаемым воздействию позволяет избежать необходимость электрического согласования управляющего и управляемых элементов, что особенно важно для многокаскадных функциональных элементов. Кроме того, это позволяет располагать тепловыделяющие элементы как в одном слое с управляемыми сверхпроводниками, так и в разных, что снижает проблемы, связанные с пространственным совмещением элементов, по сравнению со случаем, когда необходимо обеспечить гальваническую связь, кроме того, облегчает создание многослойных устройств, содержащих активные функциональные элементы.The use for heating a fuel element in the form of a superconducting nanowire, which is not galvanically connected with the exposed action, makes it possible to avoid the need for electrical matching of the control and control elements, which is especially important for multistage functional elements. In addition, this allows the fuel elements to be placed both in the same layer with controlled superconductors, and in different ones, which reduces the problems associated with spatial alignment of elements, compared to the case when it is necessary to provide galvanic coupling, in addition, facilitates the creation of multilayer devices. containing active functional elements.
Возможность позиционирования управляющего резистивного элемента и управляемого сверхпроводящего участка параллельно друг другу в соседних слоях друг над другом и/или в одном слое рядом и/или в соседних слоях с некоторым сдвигом по горизонтали на заданном расстоянии друг от друга позволяет использовать один управляющий резистивный элемент для управления одновременно несколькими управляемыми сверхпроводниками, т.е. выход одного элемента может управлять несколькими следующими логическими элементами без увеличения затрат энергии.The ability to position the control resistive element and the controlled superconducting portion parallel to each other in adjacent layers above each other and / or in one layer next to and / or in adjacent layers with some horizontal shift at a given distance from each other allows the use of one control resistive element for control simultaneously several controlled superconductors, i.e. the output of one element can drive several next logical elements without increasing energy consumption.
Использование метода переключения нанопровода в нормальное состояние за счет нагрева соседнего сопротивления без гальванической связи между управляющим и управляемым нанопроводом позволяет для многокаскадных устройств сохранить быстродействие, характерное для отдельного элемента, в связи с отсутствием межсоединений между каскадами и характерных для них задержек в R-C цепях (что типично для обычных многокаскадных электронных устройств).The use of the method of switching the nanowire to the normal state by heating the neighboring resistance without galvanic coupling between the control and controlled nanowires allows multistage devices to maintain the speed characteristic of an individual element, due to the absence of interconnections between the stages and their characteristic delays in RC circuits (which is typical for conventional multistage electronic devices).
Краткое описание чертежейBrief Description of Drawings
На фигуре представлена принципиальная схема наноразмерного логического устройства, где:The figure shows a schematic diagram of a nanoscale logic device, where:
1 - первый затвор с резистивным участком (сопротивление Rg1);1 - the first gate with a resistive section (resistance R g1 );
2 - второй затвор с резистивным участком (в нанопровод встроено сопротивление Rg2);2 - the second gate with a resistive section (resistance R g2 is built into the nanowire);
3 - основной нанопровод с резистивным участком (в нанопровод встроено сопротивление R);3 - main nanowire with a resistive section (resistance R is built into the nanowire);
4 - выходной нанопровод с резистивным участком (в нанопровод встроено сопротивление R).4 - output nanowire with a resistive section (resistance R is built into the nanowire).
Осуществление изобретенияImplementation of the invention
Сущность заявляемого устройства поясняется примером его реализации и графическим изображением.The essence of the proposed device is illustrated by an example of its implementation and a graphic image.
Пример 1. Устройство в соответствии со схемой, показанной на фигуре формируется на подложке, например, из кремния, покрытого слоем оксида кремния, или другого диэлектрического материала, например, сапфира. Топологию сверхпроводящих элементов формируют на подложке путем стандартного напыления тонкой сверхпроводящей пленки, например, нитрида ниобия, и последующего травления с применением масок, сформированных доступными методами литографии, например, фото- или электронной или наноимпринт-литографии. Резистивные области могут формироваться по известной технологии, например, в результате воздействия облучения на тонкопленочный нитрид ниобия для его перевода в металлическое состояние.Example 1. A device in accordance with the circuit shown in the figure is formed on a substrate, for example, of silicon coated with a layer of silicon oxide, or other dielectric material, for example, sapphire. The topology of superconducting elements is formed on a substrate by standard deposition of a thin superconducting film, for example, niobium nitride, and subsequent etching using masks formed by available lithography methods, for example, photo- or electronic or nanoimprint lithography. Resistive regions can be formed according to known technology, for example, as a result of exposure of thin-film niobium nitride to radiation to transform it into a metallic state.
После формирования первого слоя (комплекса) функционального устройства для увеличения возможностей устройства (быстродействия, распараллеливания операций и т.п.) на него может напыляться диэлектрический слой заданной толщины, например, из оксида алюминия или оксида кремния, на котором посредством выполнения операций, аналогичным операциям, указанным ранее, формируется второй комплекс функциональных устройств. При необходимости, количество таких комплексов, образующих трехмерную многослойную структуру, может быть увеличено. Существенно, что при использовании такого способа управления, не требуется вертикальных межсоединений между различными слоями, содержащими функциональными элементами, что существенно может облегчить изготовление многослойных (трехмерных) процессоров, содержащие активные элементы в различных слоях.After the formation of the first layer (complex) of the functional device to increase the capabilities of the device (speed, parallelization of operations, etc.), a dielectric layer of a given thickness, for example, of aluminum oxide or silicon oxide, can be deposited on it, on which, by performing operations similar to operations , indicated earlier, a second set of functional devices is formed. If necessary, the number of such complexes forming a three-dimensional multilayer structure can be increased. It is essential that when using such a control method, no vertical interconnections are required between different layers containing functional elements, which can significantly facilitate the manufacture of multilayer (three-dimensional) processors containing active elements in different layers.
Все нанопровода заявляемого логического устройства расположены параллельно друг другу. При этом они могут быть размещены либо в одной плоскости, либо в разных плоскостях, в зависимости от топологии цифровой схемы, в которой логический элемент используется.All nanowires of the inventive logic device are parallel to each other. Moreover, they can be placed either in the same plane or in different planes, depending on the topology of the digital circuit in which the logic element is used.
Логический элемент ИЛИ состоит из четырех нанопроводов:The OR gate consists of four nanowires:
- первый затвор затвор 1 с резистивным участком (сопротивление Rg1), второй затвор 2 с резистивным участком (в нанопровод встроено сопротивление Rg2);- the first gate gate 1 with a resistive section (resistance R g1 ), the
- основной нанопровод 3 с резистивным участком (в нанопровод встроено сопротивление R) и выходной нанопровод 4 с резистивным участком (в нанопровод встроено сопротивление R).- the
Затворы 1 и 2 подключаются к источнику напряжения или являются выходными нанопроводами других бесконтактных логических элементов.
Основной канал 3 подключается к источнику постоянного (опорного) напряжения.The
Выходной нанопровод 4 подключается к источнику постоянного (опорного) напряжения.The
Сопротивления R подбираются таким образом, чтобы выполнялись три условия:The resistances R are selected in such a way that three conditions are met:
(I) опорное напряжение создает в сверхпроводящих проводах 3 и 4 ток Io, меньше критического для суженных участков нанопровода;(I) the reference voltage creates a current I o in the
(II) ток Io, протекающий через R, выделяет достаточную мощность, чтобы инициировать переход в нормальное состояние суженного участка следующего соседнего нанопровода 4 - выходного нанопровода;(II) the current I o flowing through R releases sufficient power to initiate a transition to the normal state of the narrowed section of the next adjacent nanowire 4 - the output nanowire;
(III) Если один из суженных участков нанопровода 3 перейдет в нормальное состояние за счет подачи входного сигнала на один из затворов, то в этом суженном участке возникнет сопротивление и ток через нанопровод 3 упадет до значения I, поскольку нанопровод 3 подключен к источнику опорного напряжения. Третьим условием подбора величины сопротивления суженного участка нанопровода в нормальном состоянии является: ток 7 через сопротивление R должен быть недостаточен для прогрева соседнего суженного участка выходного нанопровода (4) и, соответственно, для его перехода в нормальное состояние.(III) If one of the narrowed sections of
Сопротивления Rg1 и Rg2 подбираются таким образом, чтобы выполнялось условие: при установленном токе через выходной нанопровод 3 мощность, выделяемая на любом из затворов была бы достаточной для прогрева соседнего суженного участка нанопровода 3 и инициировало его переход в нормальное состояние.The resistances Rg 1 and Rg 2 are selected in such a way that the condition is fulfilled: at a set current through the
Принцип работы элемента ИЛИ состоит в следующем. Если ни на один из затворов не подается входной сигнал, то суженные участки нанопровода 3 находятся в сверхпроводящем состоянии, ток через нанопровод 3 равен Io, и, соответственно, суженный участок выходного нанопровода 4 находится в нормальном состоянии и ток через выходной нанопровод составляет I, в связи с чем сопротивление R выходного нанопровода не может прогреть суженный участок следующего нанопровода (на рисунке не показан). Так реализуется одно из состояний элемента ИЛИ:The principle of operation of the OR element is as follows. If no input signal is applied to any of the gates, then the narrowed sections of the
- на входе в первый затвор «О», на входе во второй затвор «0», на выходе «0». Нулевое состояние на выходе понимается как неспособность сопротивления R, встроенного в выходной нанопровод, прогреть следующий участок соседнего элемента.- at the entrance to the first gate "O", at the entrance to the second gate "0", at the output "0". The zero state at the output is understood as the inability of the resistance R built into the output nanowire to warm up the next section of the neighboring element.
После подачи сигнала на один из входов (первый или второй затворы), на сопротивлении Rg1 или Rg2 выделяется тепло, которое прогревает соседний суженный участок нанопровода 3, вследствие чего он переходит в нормальное состояние, соответственно, ток в нанопроводе 3 падает до величины I, вследствие чего сопротивление R, встроенное в нанопровод 3, не может прогреть соседний суженный участок выходного нанопровода 4, который переходит в сверхпроводящее состояние. Ток в выходном нанопроводе 4 возрастает до величины Io, вследствие чего на сопротивлении R выходного нанопровода выделяется мощность, достаточная для прогрева суженного участка соседнего нанопровода следующего каскада (на рисунке не показан). Так реализуется два других состояния элемента ИЛИ:After a signal is applied to one of the inputs (the first or second gates), heat is released on the resistance R g1 or Rg 2 , which heats up the adjacent narrowed section of the
- на входе в первый затвор «1», на входе во второй затвор «0», на выходе «1»;- at the entrance to the first gate "1", at the entrance to the second gate "0", at the output "1";
- на входе в первый затвор «0», на входе во второй затвор «1», на выходе «1».- at the entrance to the first gate "0", at the entrance to the second gate "1", at the output "1".
Если на оба входа будет подаваться входной сигнал, то оба суженных участка нанопровода 3 перейдут в нормальное состояние, ток через нанопровод 3 упадет еще ниже значения I, и, соответственно, не будет прогреваться суженный участок нанопровода 4 и выходной нанопровод 4 сможет прогревать соседний суженный участок следующего элемента (состояние «1»). Так реализуется еще одно состояние элемента ИЛИ:If an input signal is applied to both inputs, then both narrowed sections of
- на входе в первый затвор «1», на входе во второй затвор «1», на выходе «1».- at the entrance to the first gate "1", at the entrance to the second gate "1", at the output "1".
Состояние «1» на выходе понимается как способность сопротивления R, встроенного в выходной нанопровод, прогреть следующий участок соседнего элемента.State "1" at the output is understood as the ability of the resistance R, built into the output nanowire, to warm up the next section of the adjacent element.
Пример 2. Одиночное наноразмерное логикческое устройство может быть изготовлено следующим образом. В качестве исходного материала нанопроводника берется нитрид ниобия (NbN). Методами электронной литографии и плазмохимического травления на диэлектрической подложке из сапфира изготавливаются два идентичных образца нанопроводов. Толщина нанопроводника составляет 5 нм, ширина нанопроводника 200 нм, в местах сужений ширина нанопроводника составляет 100 нм, суммарная длина нанопроводника 2000 нм, длина суженных участков 400 нм. Для формирования резистивных участков, сверху наносится слой электронного резиста ПММА толщиной 240 нм, в котором формируются окна над на суженными участками нанопроводников, которые будут подвергаться воздействию корпускулярного излучения. (Технология преобразования участков нанопроводов из сверхпроводящих в нормальные известна. См. RU 2541679, RU 2645167, RU 2476373, RU 2477902.) В результате формируют резистивный элемент Rg1 с номиналом 6 кОм, резистивный элемент Rg2 с номиналом 6 кОм и резистивные элементы R с номиналом 6 кОм.Example 2. A single nanoscale logic device can be manufactured as follows. Niobium nitride (NbN) is taken as the starting material for the nanowire. Two identical nanowire samples are fabricated by electron lithography and plasma-chemical etching on a sapphire dielectric substrate. The thickness of the nanowire is 5 nm, the width of the nanowire is 200 nm, at the places of narrowing, the width of the nanowire is 100 nm, the total length of the nanowire is 2000 nm, the length of the narrowed sections is 400 nm. To form resistive sections, a 240 nm thick layer of electronic resist PMMA is applied on top, in which windows are formed above the narrowed sections of nanowires, which will be exposed to corpuscular radiation. (The technology of converting sections of nanowires from superconducting to normal is known. See RU 2541679, RU 2645167, RU 2476373, RU 2477902.) As a result, a resistive element R g1 with a nominal value of 6 kΩ, a resistive element R g2 with a nominal value of 6 kΩ and resistive elements R with a nominal value of 6 kOhm.
Величины R и Rg задают исходя из известного значения опорного напряжения, которое создает в сверхпроводящих проводах ток Io, меньше критического для узких участков нанопровода (методика определения критических токов описана в RU 2674063, RU 2694799, RU 2694800).The values of R and R g are set on the basis of the known value of the reference voltage, which creates a current I o in superconducting wires that is less than the critical one for narrow sections of the nanowire (the method for determining the critical currents is described in RU 2674063, RU 2694799, RU 2694800).
В стартовом состоянии ток через тепловыделяющий элементы затвора 1 Rg1 и затвора 2 Rg1 (входные сигналы) равны нулю и в них не выделяется тепло или ток через них недостаточен для выделения достаточного количества тепла для прогрева соседнего суженного участка нанопровода 3. Управляемый нанопровод 3 подключен к источнику стабилизированного напряжения. При этом, в управляемом нанопроводе 3 протекает ток Io, определяемый величиной опорного напряжения U и сопротивлением R, интегрированным в нанопровод 3 (Io=U/R), который должен быть меньше величины тока его возврата в сверхпроводящее состояние из нормального, определенного на основании измеренной вольт-амперной характеристики. Для R равного 6 кОм и U равного 90 мВ значение тока составляет Io=15 мкА. Согласно стандартной методике по определению вольт-амперной характеристики нанопровода 3, было показано, что ток обратного перехода узкого участка нанопровода 3 из нормального состояния в сверхпроводящее составляет 17 мкА. Таким образом, установленный ток Io=15 мкА меньше тока обратного перехода узкого участка 17 мкА. Мощность, выделяемая на сопротивлении R нанопровода 3 при этом составляет (Io)2*R=1.35 мкВт, что достаточно для прогрева узкого участка следующего нанопровода 4. Управляемый нанопровод 4 подключен к источнику стабилизированного напряжения. При этом, поскольку его узкий участок прогревается расположенным рядом резистивным участком нанопровода 3, в управляемом нанопроводе 4 протекает ток I, определяемый величиной опорного напряжения U, сопротивлением R, интегрированным в нанопровод 4, и сопротивлением узкого участка нанопровода 4 в нормальном состоянии, которое равно 4 кОм. Значение тока через нанопровод 4 составляет I=90 мВ/(6 кОм+4 кОм)=9 мкА. Тепловая мощность, выделяемая на резистивном участке нанопровода 4 составляет I2*R=0.48 мкВт и ее не хватает для прогрева соседнего узкого участка следующего нанопровода, что соответствует состоянию «0» на выходе наноразмерного логического устройства.In the starting state, the current through the heat-generating elements of the gate 1 R g1 and the gate 2 R g1 (input signals) are equal to zero and they do not generate heat or the current through them is insufficient to release a sufficient amount of heat to warm up the adjacent narrowed section of
При подаче входных сигналов на один или оба затворы 1 и затвор 2 (что соответствует состоянию «1» на одном или двух входах), тепловая мощность, выделяемая на сопротивлении Rg1 или Rg2 начинает прогревать узкие участки нанопровода 3, расположенные напротив сопротивлений затворов Rg1 или Rg2, вследствие чего они переходит нормальное состояние и их сопротивление становится равным 4 кОм. В результате возникновения сопротивления в одном (или двух) из узких участков нанопровода 3, суммарное сопротивление нанопровода 3 становится равным 10 кОм (если сигнал подается на один затвор) или 14 кОм (если сигнал подается на оба затвора) и ток в нем уменьшается до значения I=9 мкА (или I=6.4 мкА). При токе 9 мкА (или 6.4 мкА) сопротивление R в нанопроводе 3 не выделяет достаточной мощности для прогрева узкого участка следующего нанопровода 4 (мощность, выделяемая на сопротивлении R нанопровода 3 равна I2*R=0.48 мкВт (или 0.25 мкВт)), в связи с чем узкий участок нанопровода 4 переходит в сверхпроводящее состояние и ток через нанопровод 4 возрастает до величины Io=15 мкА (Io=U/R). Тепловая мощность, выделяемая на сопротивлении R нанопровода 4 составляет (Io)2*R=1.35 мкВт, что достаточно для прогрева узкого участка следующего нанопровода, что соответствует состоянию «1» на выходе наноразмерного логического устройства.When input signals are applied to one or both gates 1 and gate 2 (which corresponds to state "1" at one or two inputs), the thermal power released at the resistance R g1 or R g2 begins to warm up the narrow sections of the
После снятия обоих входных сигналов или из-за уменьшения тока в затворе 1 и в затворе 2, если они являются выходными каскадами предыдущего элемента (что соответствует состоянию «0» на одном или двух входах наноразмерного логического устройства), сопротивления затвора Rg1 и Rg2 перестают выделять достаточную мощность для прогрева узких участков нанопровода 3. Поскольку ток через нанопровод 3 меньше величины тока обратного перехода из нормального состояния в сверхпроводящее, узкий участок нанопровода 3 переходит в сверхпроводящее состояние и ток в нанопроводе 3 восстанавливается до величины Io=15 мкА и сопротивление R в нанопроводе 3 способно прогревать узкий участок следующего нанопровода 4, вследствие чего ток в нанопроводе 4 падает до величины I и сопротивление R нанопровода 4 не прогревает узкий участок следующего нанопровода и таким образом наноразмерное логическое устройство возвращается в состояние «0» на выходе.After removing both input signals or due to a decrease in the current in gate 1 and
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020122953A RU2743510C1 (en) | 2020-07-10 | 2020-07-10 | Nanosized logical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2020122953A RU2743510C1 (en) | 2020-07-10 | 2020-07-10 | Nanosized logical device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2743510C1 true RU2743510C1 (en) | 2021-02-19 |
Family
ID=74666353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2020122953A RU2743510C1 (en) | 2020-07-10 | 2020-07-10 | Nanosized logical device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2743510C1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016001365A1 (en) * | 2014-07-02 | 2016-01-07 | University Of Copenhagen | Nanoscale device comprising an elongated crystalline nanostructure |
| RU2674063C1 (en) * | 2018-03-27 | 2018-12-04 | Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" | Superconductor in the nano-sized electronic devices logic elements from the super conducting condition to normal one transferring method |
| US10297739B1 (en) * | 2018-03-07 | 2019-05-21 | International Business Machines Corporation | Parafermion braiding device |
| RU2693298C1 (en) * | 2018-10-16 | 2019-07-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Triggering logic element nor on field transistors |
| RU2694799C1 (en) * | 2018-10-25 | 2019-07-16 | Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" | Method of reducing critical current of transition of nanosized superconductor from superconducting state to normal |
-
2020
- 2020-07-10 RU RU2020122953A patent/RU2743510C1/en active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016001365A1 (en) * | 2014-07-02 | 2016-01-07 | University Of Copenhagen | Nanoscale device comprising an elongated crystalline nanostructure |
| US10297739B1 (en) * | 2018-03-07 | 2019-05-21 | International Business Machines Corporation | Parafermion braiding device |
| RU2674063C1 (en) * | 2018-03-27 | 2018-12-04 | Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" | Superconductor in the nano-sized electronic devices logic elements from the super conducting condition to normal one transferring method |
| RU2693298C1 (en) * | 2018-10-16 | 2019-07-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Triggering logic element nor on field transistors |
| RU2694799C1 (en) * | 2018-10-25 | 2019-07-16 | Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" | Method of reducing critical current of transition of nanosized superconductor from superconducting state to normal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tolpygo et al. | Advanced fabrication processes for superconducting very large-scale integrated circuits | |
| Tolpygo et al. | Inductance of circuit structures for MIT LL superconductor electronics fabrication process with 8 niobium layers | |
| Menard et al. | Bendable single crystal silicon thin film transistors formed by printing on plastic substrates | |
| JP7068265B2 (en) | Amorphous metal hot electron transistor | |
| JPH01207982A (en) | Field effect device having superconducting channel | |
| WO2005093868A1 (en) | Metal transistor device | |
| KR100721632B1 (en) | Electrostatically controlled tunneling transistor | |
| RU2674063C1 (en) | Superconductor in the nano-sized electronic devices logic elements from the super conducting condition to normal one transferring method | |
| JP2004534388A (en) | Nanoelectronic devices and circuits | |
| Fujiwara et al. | Double-island single-electron devices. A useful unit device for single-electron logic LSI's | |
| KR100467330B1 (en) | Field effect transistor using Vanadium dioxide layer as channel material | |
| US4831421A (en) | Superconducting device | |
| RU2743510C1 (en) | Nanosized logical device | |
| Lee et al. | Fabrication of a self-aligned superconducting nanotransistor based NOR logic gate | |
| US3772536A (en) | Digital cell for large scale integration | |
| RU2744161C1 (en) | Nanoscale logic inverter for digital devices | |
| RU2744160C1 (en) | Nanoscale element of digital logic | |
| RU2753276C1 (en) | Nanosized pulse generator | |
| JPS58170065A (en) | Manufacture of thin film field effect transistor | |
| Jillie et al. | All-refractory Josephson logic circuits | |
| EP0218119A2 (en) | Superconductor switching device | |
| CN109564921B (en) | Field effect transistor and manufacturing method | |
| Gurovich et al. | Control of superconducting transitions in nanowires using galvanically uncoupled gates for designing superconductor-based electronic devices | |
| EP0649174A1 (en) | Controllable conduction device with multiple tunnel junction | |
| Mizsei et al. | Active thermal-electronic devices based on heat-sensitive metal-insulator-transition resistor elements |