RU2736412C1 - Differential amplifier based on complementary field-effect transistors with control p-n junction - Google Patents

Differential amplifier based on complementary field-effect transistors with control p-n junction Download PDF

Info

Publication number
RU2736412C1
RU2736412C1 RU2020115040A RU2020115040A RU2736412C1 RU 2736412 C1 RU2736412 C1 RU 2736412C1 RU 2020115040 A RU2020115040 A RU 2020115040A RU 2020115040 A RU2020115040 A RU 2020115040A RU 2736412 C1 RU2736412 C1 RU 2736412C1
Authority
RU
Russia
Prior art keywords
input field
input
effect transistor
field
effect transistors
Prior art date
Application number
RU2020115040A
Other languages
Russian (ru)
Inventor
Анна Витальевна Бугакова
Николай Николаевич Прокопенко
Олег Владимирович Дворников
Дмитрий Геннадьевич Дроздов
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Priority to RU2020115040A priority Critical patent/RU2736412C1/en
Application granted granted Critical
Publication of RU2736412C1 publication Critical patent/RU2736412C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: electronics.
SUBSTANCE: invention relates to electronics and can be used as a low-noise device for amplifying analogue signals in the structure of analogue microcircuits for various functional purposes, for example, operational amplifiers, comparators, etc., including those operating at low temperatures and exposure to radiation. Differential amplifier based on complementary field-effect transistors with control p-n junction comprises first (1) and second (2) inputs of device, first (3) and second (4) antiphase current outputs matched with first (5) power supply bus, third (6) and fourth (7) antiphase current outputs matched with second (8) power supply bus, first (9) input field-effect transistor, gate of which is connected to first (1) input of device, and drain is connected to first (3) current output, second (10) input field-effect transistor, gate of which is connected to second (2) input of device, and drain is connected to second (4) current output, third (11) input field transistor, drain of which is connected to third (6) current output, fourth (12) input field-effect transistor, which drain is connected to fourth (7) current output, wherein first (13) and second (14) resistors are connected in series between first (9) input field transistor source and second (10) input field transistor source. Gate of third (11) input field-effect transistor is connected to the source of first (9) input field-effect transistor, the gate of fourth (12) input field-effect transistor is connected to the source of second (10) input field-effect transistor, and common unit of in-series connected first (13) and second (14) resistors is connected to combined sources of third (11) and fourth (12) input field-effect transistors.
EFFECT: creation of conditions at which lower values of input capacitances are provided at inputs of amplifier, as well as higher stability of static mode (SSM) due to reduction of number of passive elements, spread of parameters of which influences SSM.
7 cl, 12 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве малошумящего устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителях (ОУ), компараторах и т.п., в т.ч. работающих при низких температурах и воздействии радиации.The invention relates to the field of radio engineering and communication and can be used as a low-noise device for amplifying analog signals, in the structure of analog microcircuits for various functional purposes, for example, operational amplifiers (OA), comparators, etc., incl. working at low temperatures and exposure to radiation.

Известны схемы классических дифференциальных усилителей (ДУ) на комплементарных транзисторах [1-61], в т.ч. на комплементарных биполярных транзисторах [1-32], на комплементарных КМОП полевых транзисторах [33-61] и комплементарных полевых транзисторах с управляющим p-n переходом (JFet) [4], которые стали основой многих серийных аналоговых микросхем.Known schemes of classical differential amplifiers (DU) on complementary transistors [1-61], incl. on complementary bipolar transistors [1-32], on complementary CMOS field-effect transistors [33-61] and complementary field-effect transistors with a control pn junction (JFet) [4], which became the basis of many serial analog microcircuits.

Для работы при низких температурах при жестких ограничениях на уровень шумов перспективно использование JFet полевых транзисторов [63-67]. ДУ данного класса активно применяются в структуре малошумящих аналоговых интерфейсов для обработки сигналов датчиков [68-70]. For operation at low temperatures with severe restrictions on the noise level, it is promising to use JFet field-effect transistors [63–67]. Remote controls of this class are actively used in the structure of low-noise analog interfaces for processing sensor signals [68-70].

Ближайшим прототипом (фиг. 1) заявляемого устройства является дифференциальный усилитель, описанный в патенте RU 2688225, fig.2, 2019 г., который содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 противофазные токовые выходы, согласованные с первой 5 шиной источника питания, третий 6 и четвертый 7 противофазные токовые выходы, согласованные со второй 8 шиной источника питания, первый 9 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток подключен к первому 3 токовому выходу, второй 10 входной полевой транзистор, затвор которого связан со вторым 2 входом устройства, а сток подключен ко второму 4 токовому выходу, третий 11 входной полевой транзистор, сток которого соединен с третьим 6 токовым выходом, четвертый 12 входной полевой транзистор, сток которого соединен с четвертым 7 токовым выходом, причем между истоком первого 9 входного полевого транзистора и истоком второго 10 входного полевого транзистора включены последовательно соединенные первый 13 и второй 14 резисторы.The closest prototype (Fig. 1) of the claimed device is a differential amplifier described in patent RU 2688225, Fig. 2, 2019, which contains the first 1 and second 2 inputs of the device, the first 3 and second 4 antiphase current outputs, matched with the first 5 power supply bus, the third 6 and fourth 7 antiphase current outputs matched with the second 8 bus of the power supply, the first 9 is an input field-effect transistor, the gate of which is connected to the first 1 input of the device, and the drain is connected to the first 3 current output, the second 10 is an input field-effect transistor , the gate of which is connected to the second 2 input of the device, and the drain is connected to the second 4 current output, the third 11 is an input field-effect transistor, the drain of which is connected to the third 6 current output, the fourth 12 is an input field-effect transistor, the drain of which is connected to the fourth 7 current output, and between the source of the first 9 input field-effect transistor and the source of the second 10 input field-effect transistor are connected in series with dyneny first 13 and second 14 resistors.

Существенный недостаток известного ДУ фиг. 1 состоит, во-первых, в том, что статический режим его транзисторов определяется большим числом пассивных элементов (пятью резисторами), что становится источником дополнительных погрешностей усиления малых сигналов. Во-вторых, известный ДУ имеет повышенные значения входных емкостей по первому 1 (Свх.1) и второму 2 (Свх.2) входам, которые определяются соответственно суммой емкостей затвор-сток первого 9 и третьего 11 входных полевых транзисторов, а также второго 10 и четвертого 12 входных полевых транзисторов. A significant drawback of the known DU FIG. 1 consists, firstly, in the fact that the static mode of its transistors is determined by a large number of passive elements (five resistors), which becomes a source of additional errors in the amplification of small signals. Secondly, the well-known DU has increased values of the input capacitances for the first 1 (Svkh.1) and the second 2 (Svkh.2) inputs, which are determined, respectively, by the sum of the gate-drain capacities of the first 9 and third 11 input field-effect transistors, as well as the second 10 and the fourth is 12 input field-effect transistors.

Основная задача предполагаемого изобретения состоит в создании условий, при которых в ДУ фиг. 1 обеспечивается:The main object of the proposed invention is to create conditions under which, in the control device of FIG. 1 is provided:

- меньшие значения входных емкостей по первому 1 и второму 2 входам;- smaller values of the input capacities for the first 1 and second 2 inputs;

- более высокая стабильность статического режима (ССР) за счет уменьшения числа пассивных элементов, разброс параметров которых влияет на ССР.- higher stability of the static mode (SSR) due to a decrease in the number of passive elements, the spread of parameters of which affects the SSR.

Поставленные задачи решаются тем, что в дифференциальном усилителе фиг. 1, содержащем первый 1 и второй 2 входы устройства, первый 3 и второй 4 противофазные токовые выходы, согласованные с первой 5 шиной источника питания, третий 6 и четвертый 7 противофазные токовые выходы, согласованные со второй 8 шиной источника питания, первый 9 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток подключен к первому 3 токовому выходу, второй 10 входной полевой транзистор, затвор которого связан со вторым 2 входом устройства, а сток подключен ко второму 4 токовому выходу, третий 11 входной полевой транзистор, сток которого соединен с третьим 6 токовым выходом, четвертый 12 входной полевой транзистор, сток которого соединен с четвертым 7 токовым выходом, причем между истоком первого 9 входного полевого транзистора и истоком второго 10 входного полевого транзистора включены последовательно соединенные первый 13 и второй 14 резисторы, предусмотрены новые элементы и связи – затвор третьего 11 входного полевого транзистора подключен к истоку первого 9 входного полевого транзистора, затвор четвертого 12 входного полевого транзистора подключен к истоку второго 10 входного полевого транзистора, а общий узел последовательно соединенных первого 13 и второго 14 резисторов связан с объединенными истоками третьего 11 и четвертого 12 входных полевых транзисторов. The set tasks are solved by the fact that in the differential amplifier of FIG. 1, containing the first 1 and second 2 inputs of the device, the first 3 and second 4 antiphase current outputs, matched with the first 5 bus of the power supply, the third 6 and fourth 7 antiphase current outputs, matched with the second 8 bus of the power supply, the first 9 input field-effect transistor , the gate of which is connected to the first 1 input of the device, and the drain is connected to the first 3 current output, the second 10 input field-effect transistor, the gate of which is connected to the second 2 input of the device, and the drain is connected to the second 4 current output, the third 11 is an input field-effect transistor, drain which is connected to the third 6 current output, the fourth 12 input field-effect transistor, the drain of which is connected to the fourth 7 current output, and between the source of the first 9 input field-effect transistor and the source of the second 10 input field-effect transistor connected in series the first 13 and the second 14 resistors, new elements and connections - the gate of the third 11 input field-effect transistor is connected to the source of the first 9 input field-effect transistor, the gate of the fourth 12 input field-effect transistor is connected to the source of the second 10 input field-effect transistor, and the common node of the series-connected first 13 and second 14 resistors is connected to the combined sources of the third 11 and fourth 12 input field-effect transistors.

На чертеже фиг. 1 представлена схема ДУ-прототипа, а на чертеже фиг. 2 – схема заявляемого устройства в соответствии с п. 1 формулы изобретения.In the drawing, FIG. 1 shows a diagram of the prototype control device, and in the drawing of FIG. 2 is a diagram of the claimed device in accordance with claim 1 of the claims.

На чертеже фиг. 3 приведена схема заявляемого дифференциального усилителя на основе комплементарных полевых транзисторов с управляющим p-n переходом в соответствии с п. 2, а на чертеже фиг. 4 - п. 3 формулы изобретения.In the drawing, FIG. 3 shows a diagram of the inventive differential amplifier based on complementary field-effect transistors with a control p-n junction in accordance with clause 2, and in the drawing of FIG. 4 - claim 3 of the claims.

На чертеж фиг. 5 показана схема заявляемого ДУ в соответствии с п. 4 формулы изобретения.In the drawing, FIG. 5 shows a diagram of the claimed DU in accordance with claim 4 of the claims.

На чертеже фиг. 6 представлена схема заявляемого ДУ в соответствии с п.5. и п.6 формулы изобретения.In the drawing, FIG. 6 shows a diagram of the proposed control system in accordance with clause 5. and claim 6 of the claims.

На чертеже фиг. 7 приведена схема заявляемого дифференциального усилителя в соответствии с п. 7 формулы изобретения.In the drawing, FIG. 7 shows a diagram of the proposed differential amplifier in accordance with clause 7 of the claims.

На чертеже фиг. 8 показан статический режим CJFet ДУ фиг. 2 в среде LTspice на моделях JFET транзисторов АО «Интеграл» (г. Минск) при t=27ᵒC и R1=R2=1кОм.In the drawing, FIG. 8 shows the static mode CJFet of the remote control of FIG. 2 in LTspice environment on models of JFET transistors of JSC "Integral" (Minsk) at t = 27ᵒC and R1 = R2 = 1kΩ.

На чертеже фиг. 9 представлен статический режим CJFet ДУ фиг. 2 в среде LTspice на моделях JFET транзисторов АО «Интеграл» (г. Минск) при t=-197ᵒC и R1=R2=1кОм.In the drawing, FIG. 9 shows the static mode CJFet of the remote control of FIG. 2 in LTspice environment on models of JFET transistors of JSC "Integral" (Minsk) at t = -197ᵒC and R1 = R2 = 1kOhm.

На чертеже фиг. 10 приведены проходные характеристики CJFet ДУ фиг. 8 при t=27°C и измерении входного напряжения в диапазоне V3=-1.5ч1.5В.In the drawing, FIG. 10 shows the flow characteristics of the CJFet DU FIG. 8 at t = 27 ° C and measuring the input voltage in the range V3 = -1.5h1.5V.

На чертеже фиг. 11 показаны проходные характеристики CJFet ДУ фиг. 9 при t=-197°C и измерении входного напряжения в диапазоне V3=-1.5ч1.5В.In the drawing, FIG. 11 shows the flow characteristics of the CJFet DU of FIG. 9 at t = -197 ° C and measuring the input voltage in the range V3 = -1.5h1.5V.

На чертеже фиг. 12 представлена зависимость выходных токов CJFet ДУ фиг. 8 и фиг. 9 от потока нейтронов в диапазоне Fn=1e13÷1e15 н/см2 при нулевом входном напряжении (V3=0В) и сопротивлениях R1=R2=1кОм. При этом использовались известные модели JFET [70].In the drawing, FIG. 12 shows the dependence of the output currents CJFet of the DU of FIG. 8 and FIG. 9 from the neutron flux in the range Fn = 1e13 ÷ 1e15 n / cm 2 at zero input voltage (V3 = 0V) and resistances R1 = R2 = 1kΩ. In this case, the well-known JFET models were used [70].

Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом фиг. 2 содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 противофазные токовые выходы, согласованные с первой 5 шиной источника питания, третий 6 и четвертый 7 противофазные токовые выходы, согласованные со второй 8 шиной источника питания, первый 9 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток подключен к первому 3 токовому выходу, второй 10 входной полевой транзистор, затвор которого связан со вторым 2 входом устройства, а сток подключен ко второму 4 токовому выходу, третий 11 входной полевой транзистор, сток которого соединен с третьим 6 токовым выходом, четвертый 12 входной полевой транзистор, сток которого соединен с четвертым 7 токовым выходом, причем между истоком первого 9 входного полевого транзистора и истоком второго 10 входного полевого транзистора включены последовательно соединенные первый 13 и второй 14 резисторы. Затвор третьего 11 входного полевого транзистора подключен к истоку первого 9 входного полевого транзистора, затвор четвертого 12 входного полевого транзистора подключен к истоку второго 10 входного полевого транзистора, а общий узел последовательно соединенных первого 13 и второго 14 резисторов связан с объединенными истоками третьего 11 и четвертого 12 входных полевых транзисторов. Резисторы 15, 16, 17 и 18 в схеме фиг. 2 моделируют свойства нагрузки, которая может подключаться к выходам 3, 4, 6 и 7 заявляемого устройства.Differential amplifier based on complementary field-effect transistors with a control p-n junction of FIG. 2 contains the first 1 and second 2 inputs of the device, the first 3 and second 4 antiphase current outputs matched with the first 5 bus of the power supply, the third 6 and fourth 7 antiphase current outputs matched with the second 8 bus of the power supply, the first 9 input field-effect transistor, the gate of which is connected to the first 1 input of the device, and the drain is connected to the first 3 current output, the second 10 is an input field-effect transistor, the gate of which is connected to the second 2 input of the device, and the drain is connected to the second 4 current output, the third 11 is an input field-effect transistor, the drain of which is connected to the third 6 current output, the fourth 12 input field-effect transistor, the drain of which is connected to the fourth 7 current output, and between the source of the first 9 input field-effect transistor and the source of the second 10 input field-effect transistor connected in series the first 13 and second 14 resistors. The gate of the third 11 input field-effect transistor is connected to the source of the first 9 input field-effect transistor, the gate of the fourth 12 input field-effect transistor is connected to the source of the second 10 input field-effect transistor, and the common node of the series-connected first 13 and second 14 resistors is connected to the combined sources of the third 11 and fourth 12 input field-effect transistors. Resistors 15, 16, 17 and 18 in the circuit of FIG. 2 simulate the properties of a load that can be connected to outputs 3, 4, 6 and 7 of the claimed device.

На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, общий узел последовательно соединенных первого 13 и второго 14 резисторов связан с объединенными истоками третьего 11 и четвертого 12 входных полевых транзисторов через первый 19 дополнительный резистор.In the drawing, FIG. 3, in accordance with claim 2 of the claims, a common node of the series-connected first 13 and second 14 resistors is connected to the combined sources of the third 11 and fourth 12 input field-effect transistors through the first 19 additional resistor.

На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, к общему узлу последовательно соединенных первого 13 и второго 14 резисторов подключен первый 20 дополнительный источник опорного тока.In the drawing, FIG. 4, in accordance with claim 3 of the claims, the first 20 additional source of reference current is connected to the common node of the series-connected first 13 and second 14 resistors.

На чертеже фиг. 5, в соответствии с п. 4 формулы изобретения, первый 20 дополнительный источник опорного тока содержит первый 21 и второй 22 дополнительные входные полевые транзисторы, общие истоки которых объединены и подключены к общему узлу последовательно соединенных первого 13 и второго 14 резисторов через второй 23 дополнительный резистор, затвор первого 21 дополнительного входного полевого транзистора соединен с первым 1 входом устройства, причем затвор второго 22 дополнительного входного полевого транзистора соединен со вторым 2 входом устройства, а стоки первого 21 и второго 22 дополнительных входных полевых транзисторов используются соответственно как первый 24 и второй 25 дополнительные токовые выходы устройства.In the drawing, FIG. 5, in accordance with claim 4 of the claims, the first 20 additional source of reference current contains the first 21 and the second 22 additional input field-effect transistors, the common sources of which are combined and connected to a common node of the series-connected first 13 and second 14 resistors through the second 23 additional resistor , the gate of the first 21 additional input field-effect transistor is connected to the first 1 input of the device, and the gate of the second 22 additional input field-effect transistor is connected to the second 2 input of the device, and the drains of the first 21 and second 22 additional input field-effect transistors are used respectively as the first 24 and the second 25 additional current outputs of the device.

Следует заметить, что по третьему 6 и четвертому 7 токовым выходам, а также первому 24 и второму 25 дополнительным токовым выходам ДУ фиг. 5 может иметь повышенные значения крутизны преобразования входного дифференциального напряжения в токи выходов 6, 7 и 24, 25. It should be noted that according to the third 6 and fourth 7 current outputs, as well as the first 24 and second 25 additional current outputs of the remote control of FIG. 5 can have increased values of the slope of conversion of the input differential voltage into currents of outputs 6, 7 and 24, 25.

На чертеже фиг. 6, в соответствии с п. 5 формулы изобретения, в схему введен второй 26 дополнительный источник опорного тока, который включен между объединенными истоками третьего 11 и четвертого 12 входных полевых транзисторов и второй 8 шиной источника питания. Дополнительный источник опорного тока 26 позволяет, также как и первый 13 и второй 14 резисторы, устанавливать заданные значения токов стока третьего 11 и четвертого 12 входных полевых транзисторов.In the drawing, FIG. 6, in accordance with claim 5 of the claims, a second 26 additional source of reference current is introduced into the circuit, which is connected between the combined sources of the third 11 and fourth 12 input field-effect transistors and the second 8 bus of the power supply. An additional source of reference current 26 allows, as well as the first 13 and second 14 resistors, to set the set values of the drain currents of the third 11 and fourth 12 input field-effect transistors.

На чертеже фиг. 6, в соответствии с п. 6 формулы изобретения, второй 26 дополнительный источник опорного тока содержит вспомогательный транзистор 27 и вспомогательный резистор 28, причем сток вспомогательного транзистора 27 соединен со второй 8 шиной источника питания, затвор – подключен к объединенным истокам третьего 11 и четвертого 12 входных полевых транзисторов, исток связан с объединенными истоками третьего 11 и четвертого 12 входных полевых транзисторов через вспомогательный резистор 28, причем затвор вспомогательного транзистора 27 соединен с истоками третьего 11 и четвертого 12 входных полевых транзисторов. In the drawing, FIG. 6, in accordance with claim 6 of the claims, the second 26 additional reference current source contains an auxiliary transistor 27 and an auxiliary resistor 28, and the drain of the auxiliary transistor 27 is connected to the second 8 bus of the power source, the gate is connected to the combined sources of the third 11 and fourth 12 input field-effect transistors, the source is connected to the combined sources of the third 11 and fourth 12 input field-effect transistors through an auxiliary resistor 28, and the gate of the auxiliary transistor 27 is connected to the sources of the third 11 and fourth 12 input field-effect transistors.

На чертеже фиг. 7, в соответствии с п. 7 формулы изобретения, первый 9, второй 10, третий 11 и четвертый 12 входные полевые транзисторы выполнены в виде каскодных составных транзисторов, реализованных соответственно на основе элементарных полевых транзисторов 29 и 30, 31 и 32, 33 и 34, 35 и 36. Применение каскодных составных транзисторов повышает выходные сопротивления ДУ по первому 3, второму 4, третьему 6 и седьмому 7 выходам. Это позволяет получить на базе схемы фиг. 7 более высокие значения предельных коэффициентов усиления по напряжению.In the drawing, FIG. 7, in accordance with claim 7 of the claims, the first 9, second 10, third 11 and fourth 12 input field-effect transistors are made in the form of cascode composite transistors, implemented, respectively, on the basis of elementary field-effect transistors 29 and 30, 31 and 32, 33 and 34 , 35 and 36. The use of cascode composite transistors increases the output resistance of the remote control at the first 3, the second 4, the third 6 and the seventh 7 outputs. This makes it possible to obtain, based on the diagram of FIG. 7 higher values of the limiting voltage gain.

Рассмотрим работу ДУ фиг. 2.Consider the operation of the DU of FIG. 2.

В статическом режиме, например, при подключении первого 1 и второго 2 входов ДУ фиг. 2 к общей шине источников питания, статические токи истоков первого 9 и второго 10 входных полевых транзисторов определяются уравнениями In static mode, for example, when connecting the first 1 and second 2 inputs of the remote control, FIG. 2 to the common bus of power supplies, the static currents of the sources of the first 9 and second 10 input field-effect transistors are determined by the equations

Figure 00000001
, (1)
Figure 00000001
, (1)

Figure 00000002
, (2)
Figure 00000002
, (2)

Figure 00000003
, (3)
Figure 00000003
, (3)

Figure 00000004
, (4)
Figure 00000004
, (4)

где Iиi – ток истока i-го полевого транзистора;where I and i is the source current of the i-th field-effect transistor;

Uзи.11, Uзи.12 – напряжение затвор-исток соответствующих третьего 11 и четвертого 12 входных полевых транзисторов (JFET) в рабочей точке при токе истока, равном IR.U zi.11 , U zi.12 - the gate-source voltage of the corresponding third 11 and fourth 12 input field-effect transistors (JFET) at the operating point at a source current equal to I R.

Таким образом, в схеме фиг. 2 за счет выбора сопротивлений первого 13 и второго 14 резисторов при известных стоко-затворных характеристиках JFET обеспечивается заданный статический режим по току всех полевых транзисторов.Thus, in the circuit of FIG. 2 due to the choice of the resistances of the first 13 and second 14 resistors with the known drain-gate characteristics of the JFET, a given static current mode of all field-effect transistors is provided.

Следует заметить, что статический режим ДУ фиг. 2 практически не зависит от величины входного синфазного сигнала и изменений напряжений питания на первой 5 и второй 8 шинах. Это позволяет исключить из схемы ДУ фиг. 2 традиционные источники опорного тока, отрицательно влияющие на статические и динамические параметры ДУ. It should be noted that the static mode of the remote control of FIG. 2 practically does not depend on the value of the input common-mode signal and changes in supply voltages on the first 5 and second 8 buses. This makes it possible to exclude from the remote control circuit FIG. 2 traditional sources of reference current, negatively affecting the static and dynamic parameters of the remote control.

Если на вход 1 подается положительное входное напряжение uвх относительно входа 2, то это вызывает увеличение тока через первый 9 и четвертый 12 входные полевые транзисторы и уменьшение тока стока второго 10 и третьего 11 входных полевых транзисторов. If input 1 is supplied with a positive input voltage u in relative to input 2, this causes an increase in current through the first 9 and fourth 12 input field-effect transistors and a decrease in the drain current of the second 10 and third 11 input field-effect transistors.

Графики, представленные на чертежах фиг. 10 и фиг. 11, снятые при разных температурах и численных значениях сопротивлений первого 13, второго 14 резисторов подтверждают сделанные выше качественные выводы.The graphs shown in FIGS. 10 and FIG. 11, taken at different temperatures and numerical values of the resistances of the first 13, the second 14 resistors confirm the qualitative conclusions made above.

Результаты компьютерного моделирования в среде LTspice схем фиг. 8 и фиг. 9, представленные на чертежах фиг. 10 и фиг.11, показывают, что на основе предлагаемого ДУ фиг. 2 реализуется широкий спектр проходных характеристик с разными численными значениями напряжения ограничения Uгр для первого 3 и второго 4 токовых выходов, согласованных с первой 5 шиной источника питания, а также третьего 6 и четвертого 7 токовых выходов, согласованных со второй 8 шиной источника питания. Как показано в работах [71, 72], это позволяет проектировать дифференциальные и мультидифференциальные операционные усилители с заданным быстродействием в режиме большого сигнала, так как в ОУ максимальная скорость нарастания выходного напряжения определяется формулой

Figure 00000005
, где f1 – частота единичного усиления скорректированного ОУ; Uгр – напряжение ограничения проходной характеристики входного каскада.The results of computer simulation in the LTspice environment of the schemes of Fig. 8 and FIG. 9 shown in the drawings of FIG. 10 and 11 show that on the basis of the proposed remote control in FIG. 2, a wide range of throughput characteristics is realized with different numerical values of the limiting voltage U gr for the first 3 and second 4 current outputs, matched with the first 5 bus of the power supply, and also the third 6 and fourth 7 current outputs, matched with the second 8 bus of the power supply. As shown in papers [71, 72], this makes it possible to design differential and multi-differential operational amplifiers with a given speed in the large-signal mode, since in an op amp the maximum slew rate of the output voltage is determined by the formula
Figure 00000005
, where f 1 is the unit gain frequency of the corrected op amp; U gr - voltage limiting the pass characteristic of the input stage.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с ДУ-прототипом, что позволяет рекомендовать его для практического использования в ОУ и построения низкотемпературных и радиационно-стойких аналоговых микросхем по техпроцессу CJFet ОАО «Интеграл» (г. Минск), а также комплементарному биполярно-полевому технологическому процессу АО «НПП «Пульсар» (г. Москва).Thus, the claimed device has significant advantages in comparison with the DU-prototype, which makes it possible to recommend it for practical use in an OS and the construction of low-temperature and radiation-resistant analog microcircuits according to the CJFet process technology of JSC "Integral" (Minsk), as well as complementary bipolar -field technological process of JSC "NPP" Pulsar "(Moscow).

БИБЛИОГРАФИЧЕСКИЙ СПИСОК BIBLIOGRAPHIC LIST

1. Патент US 5.814.953, 1995 г.1. Patent US 5.814.953, 1995

2. Патент US 5.225.791, 1993 г.2. Patent US 5.225.791, 1993

3. Патент US 6.844.781, 2005 г.3. Patent US 6.844.781, 2005

4. Патент US 5.291.149, 1994 г.4. Patent US 5.291.149, 1994

5. Патентная заявка US 2005/0024140, 2005 г.5. Patent application US 2005/0024140, 2005

6. Патентная заявка US 2006/0226908, 2006 г. 6. Patent application US 2006/0226908, 2006

7. Патент US 4.636.743, 1985 г.7. Patent US 4.636.743, 1985

8. Патент SU 1220105, 1986 г. 8. Patent SU 1220105, 1986

9. Патент US 5.515.005, 1994 г.9. Patent US 5.515.005, 1994

10. Патент US 5.374.897, 1994 г.10. Patent US 5.374.897, 1994

11. Патент US 5.512.859, 1996 г.11. Patent US 5.512.859, 1996

12. Патент US 4.649.352, 1987 г.12. Patent US 4.649.352, 1987

13. Патент JP 8222972, 1996 г. 13. Patent JP 8222972, 1996

14. Патент US 6.268.769, 2001 г.14. Patent US 6.268.769, 2001

15. Патент RU 2193273, 2002 г.15. Patent RU 2193273, 2002

16. Патент US 4.241.315, 1980 г.16. Patent US 4.241.315, 1980

17. Патент JP 2004129018, 2004 г. 17. Patent JP 2004129018, 2004

18. Патент SU 530425, 1976 г. 18. Patent SU 530425, 1976

19. Патент US 5.153.529, 1992 г.19. US patent 5.153.529, 1992

20. Патент US 5.420.540, 1995 г.20. Patent US 5.420.540, 1995

21. Патент US 6.222.416, fig. 2, 2001 г.21. Patent US 6.222.416, fig. 2, 2001

22. Патент US 3.974.455, fig. 7, 1976 г.22. Patent US 3.974.455, fig. 7, 1976

23. Патент US 4.349.786, 1982 г.23. Patent US 4.349.786, 1982

24. Патент US 4.783.637, 1988 г.24. Patent US 4.783.637, 1988

25. Патент US 5.293.136, 1994 г.25. Patent US 5.293.136, 1994

26. Патент US 6.366.170, 2002 г.26. Patent US 6.366.170, 2002

27. Патент US 6.163.290, 2000 г.27. Patent US 6.163.290, 2000

28. Патент US 4.417.292, fig. 1, 1981 г.28. Patent US 4.417.292, fig. 1, 1981

29. Патент SU 1385255, 1988 г.29. Patent SU 1385255, 1988

30. Патент US 2005/0285677, 2005 г.30. Patent US 2005/0285677, 2005

31. Патент US 5.610.547, fig. 28, 1997 г.31. Patent US 5.610.547, fig. 28, 1997

32. Патент SU 459780, 1975 г.32. Patent SU 459780, 1975

33. Патентная заявка US 2003/0206060, 2003 г.33. Patent application US 2003/0206060, 2003

34. Патент US 6.794.940, 2004 г.34. Patent US 6.794.940, 2004

35. Патентная заявка US 2004/0174216, 2004 г.35. Patent application US 2004/0174216, 2004

36. Патентная заявка US 2006/0125522, 2006 г.36. Patent application US 2006/0125522, 2006

37. Патент US 6.433.637, 2002 г.37. Patent US 6.433.637, 2002

38. Патентная заявка US 2007/0159248, 2007 г.38. Patent application US 2007/0159248, 2007

39. Патент US 5.714.906, 1995 г.39. Patent US 5.714.906, 1995

40. Патент US 7.907.011, 2011 г.40. Patent US 7.907.011, 2011

41. Патент US 6.100.762, 2000 г.41. Patent US 6.100.762, 2000

42. Патент US 5.909.146, 1999 г.42. Patent US 5.909.146, 1999

43. Патент ЕР 1150423, 2001 г.43. Patent EP 1150423, 2001

44. Патент JP 2004/222104, 2004 г. 44. Patent JP 2004/222104, 2004

45. Патент US 6.801.087, 2004 г.45. Patent US 6.801.087, 2004

46. Патент US 5.917.378, 1999 г.46. Patent US 5.917.378, 1999

47. Патентная заявка US 2008/0074405, 2008 г.47. Patent Application US 2008/0074405, 2008

48. Патентная заявка US 2009/0206930, 2009 г.48. Patent application US 2009/0206930, 2009

49. Патент US 6.356.153, 2002 г.49. Patent US 6.356.153, 2002

50. Патент US 5.621.357, 1997 г.50. Patent US 5.621.357, 1997

51. Патент US 6.970.043, 2005 г.51. Patent US 6.970.043, 2005

52. Патент US 6.731.169, 2004 г.52. Patent US 6.731.169, 2004

53. Патент US 5.070.306, fig. 3, 1991 г.53. US Patent 5.070.306, fig. 3, 1991

54. Патент US 2010/001797, 2001 г.54. US patent 2010/001797, 2001

55. Патент US 5.610.547, fig. 34, 1997 г.55. Patent US 5.610.547, fig. 34, 1997

56. Патент US 6.972.623, fig. 4, fig. 6, 2005 г.56. Patent US 6.972.623, fig. 4, fig. 6, 2005

57. Патент US 2008/0238546, fig. 2, 2008 г.57. US Patent 2008/0238546, fig. 2, 2008

58. Патент US 2008/0252374, 2008 г.58. Patent US 2008/0252374, 2008

59. Патент US 7.567.124, 2009 г.59. Patent US 7.567.124, 2009

60. Патент US 7.586.373, 2009 г.60. Patent US 7.586.373, 2009

61. Патент US 2006/0215787, 2006 г.61. Patent US 2006/0215787, 2006

62. N. N. Prokopenko, N. V. Butyrlagin, A. V. Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi, 2017, pp. 78-81.62. NN Prokopenko, NV Butyrlagin, AV Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi , 2017, pp. 78-81.

63. The Radiation-Hardened BiJFet Differential Amplifiers with Negative Current Feedback on the Common-Mode Signal / N. N. Prokopenko, O. V. Dvornikov, N. V. Butyrlagin, A. V. Bugakova // 2016 13th International conference on actual problems of electronic instrument engineering (APEIE – 2016) – 39281. Proceedings; Novosibirsk, October 3-6, 2016. In 12 Vol. Vol. 1. Part 1. Pp. 104-108 DOI: 10.1109/APEIE.2016.7802224. 63. The Radiation-Hardened BiJFet Differential Amplifiers with Negative Current Feedback on the Common-Mode Signal / NN Prokopenko, OV Dvornikov, NV Butyrlagin, AV Bugakova // 2016 13th International conference on actual problems of electronic instrument engineering (APEIE - 2016) - 39281. Proceedings; Novosibirsk, October 3-6, 2016. In 12 Vol. Vol. 1. Part 1. Pp. 104-108 DOI: 10.1109 / APEIE.2016.7802224.

64. K. O. Petrosyants, M. R. Ismail-zade, L. M. Sambursky, O. V. Dvornikov, B. G. Lvov and I. A. Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200…+110°C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109/MWENT.2018.833721264. KO Petrosyants, MR Ismail-zade, LM Sambursky, OV Dvornikov, BG Lvov and IA Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200 ... + 110 ° C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109 / MWENT.2018.8337212

65. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, № 5. С. 24-2865. Creation of low-temperature analog ICs for processing pulse signals from sensors. Part 2 / O. Dvornikov, V. Chekhovsky, V. Dyatlov, N. Prokopenko // Modern electronics, 2015, No. 5. P. 24-28

66. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109/SIBCON.2016.749179266. OV Dvornikov, NN Prokopenko, NV Butyrlagin and IV Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016 , pp. 1-6. DOI: 10.1109 / SIBCON.2016.7491792

67. O. V. Dvornikov, N. N. Prokopenko, I. V. Pakhomov and A. V. Bugakova, "The analog array chip AC-1.3 for the tasks of tool engineering in conditions of cryogenic temperature, neutron flux and cumulative radiation dose effects," 2016 IEEE East-West Design & Test Symposium (EWDTS), Yerevan, 2016, pp. 1-4. DOI: 10.1109/EWDTS.2016.780772467. OV Dvornikov, NN Prokopenko, IV Pakhomov and AV Bugakova, "The analog array chip AC-1.3 for the tasks of tool engineering in conditions of cryogenic temperature, neutron flux and cumulative radiation dose effects," 2016 IEEE East-West Design & Test Symposium (EWDTS), Yerevan, 2016, pp. 1-4. DOI: 10.1109 / EWDTS.2016.7807724

68. Дворников О.В., Чеховский В.А., Дятлов В.Л., Прокопенко Н.Н. "Малошумящий электронный модуль обработки сигналов лавинных фотодиодов" Приборы и методы измерений, no. 2 (7), 2013, pp. 42-46. 68. Dvornikov O. V., Chekhovsky V. A., Dyatlov V. L., Prokopenko N. N. "Low-noise electronic module for processing signals of avalanche photodiodes" Instruments and measurement methods, no. 2 (7), 2013, pp. 42-46.

69. Дворников О. Чеховский В., Дятлов В., Прокопенко Н. Применение структурных кристаллов для создания интерфейсов датчиков //Современная электроника. – 2014. – №. 1. – С. 32-37.69. Dvornikov O. Chekhovsky V., Dyatlov V., Prokopenko N. Application of structural crystals to create sensor interfaces // Modern electronics. - 2014. - No. 1. - S. 32-37.

70. O. V. Dvornikov, A. V. Bugakova, N. N. Prokopenko, V. L. Dziatlau and I. V. Pakhomov, "The microcircuits MH2XA010-02/03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro/Nanotechnologies and Electron Devices (EDM), Erlagol, 2017, pp. 396-402. DOI: 10.1109/EDM.2017.798178170. OV Dvornikov, AV Bugakova, NN Prokopenko, VL Dziatlau and IV Pakhomov, "The microcircuits MH2XA010-02 / 03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro / Nanotechnologies and Electron Devices (EDM) , Erlagol, 2017, pp. 396-402. DOI: 10.1109 / EDM.2017.7981781

71. Операционные усилители с непосредственной связью каскадов: монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.71. Operational amplifiers with direct connection of cascades: monograph / Anisimov VI, Kapitonov MV, Prokopenko NN, Sokolov Yu.M. - L .: "Energy", 1979. - 148 p.

72. Прокопенко, Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: монография / Н.Н. Прокопенко, А.С. Будяков. – Шахты: Изд-во ЮРГУЭС, 2006. – 231 с.72. Prokopenko, N.N. Architecture and circuitry of high-speed operational amplifiers: monograph / N.N. Prokopenko, A.S. Budyakov. - Mines: Publishing house YURGUES, 2006 .-- 231 p.

Claims (7)

1. Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом, содержащий первый (1) и второй (2) входы устройства, первый (3) и второй (4) противофазные токовые выходы, согласованные с первой (5) шиной источника питания, третий (6) и четвертый (7) противофазные токовые выходы, согласованные со второй (8) шиной источника питания, первый (9) входной полевой транзистор, затвор которого соединен с первым (1) входом устройства, а сток подключен к первому (3) токовому выходу, второй (10) входной полевой транзистор, затвор которого связан со вторым (2) входом устройства, а сток подключен ко второму (4) токовому выходу, третий (11) входной полевой транзистор, сток которого соединен с третьим (6) токовым выходом, четвертый (12) входной полевой транзистор, сток которого соединен с четвертым (7) токовым выходом, причем между истоком первого (9) входного полевого транзистора и истоком второго (10) входного полевого транзистора включены последовательно соединенные первый (13) и второй (14) резисторы, отличающийся тем, что затвор третьего (11) входного полевого транзистора подключен к истоку первого (9) входного полевого транзистора, затвор четвертого (12) входного полевого транзистора подключен к истоку второго (10) входного полевого транзистора, а общий узел последовательно соединенных первого (13) и второго (14) резисторов связан с объединенными истоками третьего (11) и четвертого (12) входных полевых транзисторов. 1. A differential amplifier based on complementary field-effect transistors with a control pn junction, containing the first (1) and second (2) device inputs, the first (3) and second (4) antiphase current outputs, matched with the first (5) power supply bus, the third (6) and fourth (7) antiphase current outputs, matched with the second (8) power supply bus, the first (9) input field-effect transistor, the gate of which is connected to the first (1) input of the device, and the drain is connected to the first (3) current output, the second (10) input field-effect transistor, the gate of which is connected to the second (2) input of the device, and the drain is connected to the second (4) current output, the third (11) input field-effect transistor, the drain of which is connected to the third (6) current output, the fourth (12) input field-effect transistor, the drain of which is connected to the fourth (7) current output, and between the source of the first (9) input field-effect transistor and the source of the second (10) input field-effect transistor are connected in series connected first (13) and second (14) resistors, characterized in that the gate of the third (11) input field-effect transistor is connected to the source of the first (9) input field-effect transistor, the gate of the fourth (12) input field-effect transistor is connected to the source of the second (10) input field-effect transistor, and the common node of the series-connected first (13) and second (14) resistors is connected to the combined sources of the third (11) and fourth (12) input field-effect transistors. 2. Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что общий узел последовательно соединенных первого (13) и второго (14) резисторов связан с объединенными истоками третьего (11) и четвертого (12) входных полевых транзисторов через первый (19) дополнительный резистор.2. A differential amplifier based on complementary field-effect transistors with a control pn junction according to claim 1, characterized in that the common node of the series-connected first (13) and second (14) resistors is connected to the combined sources of the third (11) and fourth (12) input field-effect transistors through the first (19) additional resistor. 3. Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что к общему узлу последовательно соединенных первого (13) и второго (14) резисторов подключен первый (20) дополнительный источник опорного тока.3. A differential amplifier based on complementary field-effect transistors with a control p-n junction according to claim 1, characterized in that the first (20) additional source of reference current is connected to the common node of the series-connected first (13) and second (14) resistors. 4. Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 3, отличающийся тем, что первый (20) дополнительный источник опорного тока содержит первый (21) и второй (22) дополнительные входные полевые транзисторы, общие истоки которых объединены и подключены к общему узлу последовательно соединенных первого (13) и второго (14) резисторов через второй (23) дополнительный резистор, затвор первого (21) дополнительного входного полевого транзистора соединен с первым (1) входом устройства, причем затвор второго (22) дополнительного входного полевого транзистора соединен со вторым (2) входом устройства, а стоки первого (21) и второго (22) дополнительных входных полевых транзисторов используются соответственно как первый (24) и второй (25) дополнительные токовые выходы устройства.4. A differential amplifier based on complementary field-effect transistors with a control pn junction according to claim 3, characterized in that the first (20) additional reference current source contains the first (21) and the second (22) additional input field-effect transistors, the common sources of which are combined and connected to a common node of the series-connected first (13) and second (14) resistors through the second (23) additional resistor, the gate of the first (21) additional input field-effect transistor is connected to the first (1) input of the device, and the gate of the second (22) additional input The field-effect transistor is connected to the second (2) input of the device, and the drains of the first (21) and second (22) additional input field-effect transistors are used respectively as the first (24) and second (25) additional current outputs of the device. 5. Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что в схему введен второй (26) дополнительный источник опорного тока, который включен между объединенными истоками третьего (11) и четвертого (12) входных полевых транзисторов и второй (8) шиной источника питания.5. A differential amplifier based on complementary field-effect transistors with a control pn junction according to claim 1, characterized in that a second (26) additional reference current source is introduced into the circuit, which is connected between the combined sources of the third (11) and fourth (12) input field-effect transistors and the second (8) power supply bus. 6. Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 5, отличающийся тем, что второй (26) дополнительный источник опорного тока содержит вспомогательный транзистор (27) и вспомогательный резистор (28), причем сток вспомогательного транзистора (27) соединен со второй (8) шиной источника питания, затвор – подключен к объединенным истокам третьего (11) и четвертого (12) входных полевых транзисторов, исток связан с объединенными истоками третьего (11) и четвертого (12) входных полевых транзисторов через вспомогательный резистор (28), причем затвор вспомогательного транзистора (27) соединен с истоками третьего (11) и четвертого (12) входных полевых транзисторов. 6. A differential amplifier based on complementary field-effect transistors with a control pn junction according to claim 5, characterized in that the second (26) additional reference current source contains an auxiliary transistor (27) and an auxiliary resistor (28), and the drain of the auxiliary transistor (27) connected to the second (8) bus of the power source, the gate is connected to the combined sources of the third (11) and fourth (12) input field-effect transistors, the source is connected to the combined sources of the third (11) and fourth (12) input field-effect transistors through an auxiliary resistor ( 28), and the gate of the auxiliary transistor (27) is connected to the sources of the third (11) and fourth (12) input field-effect transistors. 7. Дифференциальный усилитель на основе комплементарных полевых транзисторов с управляющим p-n переходом по п. 1, отличающийся тем, что первый (9), второй (10), третий (11) и четвертый (12) входные полевые транзисторы выполнены в виде каскодных составных транзисторов, реализованных соответственно на основе элементарных полевых транзисторов (29) и (30), (31) и (32), (33) и (34), (35) и (36).7. A differential amplifier based on complementary field-effect transistors with a control pn junction according to claim 1, characterized in that the first (9), second (10), third (11) and fourth (12) input field-effect transistors are made in the form of cascode composite transistors , implemented, respectively, on the basis of elementary field-effect transistors (29) and (30), (31) and (32), (33) and (34), (35) and (36).
RU2020115040A 2020-04-29 2020-04-29 Differential amplifier based on complementary field-effect transistors with control p-n junction RU2736412C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020115040A RU2736412C1 (en) 2020-04-29 2020-04-29 Differential amplifier based on complementary field-effect transistors with control p-n junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020115040A RU2736412C1 (en) 2020-04-29 2020-04-29 Differential amplifier based on complementary field-effect transistors with control p-n junction

Publications (1)

Publication Number Publication Date
RU2736412C1 true RU2736412C1 (en) 2020-11-17

Family

ID=73460995

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020115040A RU2736412C1 (en) 2020-04-29 2020-04-29 Differential amplifier based on complementary field-effect transistors with control p-n junction

Country Status (1)

Country Link
RU (1) RU2736412C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2770915C1 (en) * 2021-10-06 2022-04-25 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Differential amplifier with increased slope on field-effect transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291149A (en) * 1992-03-30 1994-03-01 Murata Manufacturing Co., Ltd. Operational amplifier
US6844781B1 (en) * 2003-07-07 2005-01-18 Ami Semiconductor, Inc. Dual differential-input amplifier having wide input range
RU2393627C1 (en) * 2009-02-18 2010-06-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Broadband operational amplifier with differential output
RU2688225C1 (en) * 2018-07-23 2019-05-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Differential amplifier on complementary field-effect transistors with control p-n junction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291149A (en) * 1992-03-30 1994-03-01 Murata Manufacturing Co., Ltd. Operational amplifier
US6844781B1 (en) * 2003-07-07 2005-01-18 Ami Semiconductor, Inc. Dual differential-input amplifier having wide input range
RU2393627C1 (en) * 2009-02-18 2010-06-27 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Broadband operational amplifier with differential output
RU2688225C1 (en) * 2018-07-23 2019-05-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Differential amplifier on complementary field-effect transistors with control p-n junction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2770915C1 (en) * 2021-10-06 2022-04-25 федеральное государственное бюджетное образовательное учреждение высшего образования «Донской государственный технический университет» (ДГТУ) Differential amplifier with increased slope on field-effect transistors

Similar Documents

Publication Publication Date Title
RU2688225C1 (en) Differential amplifier on complementary field-effect transistors with control p-n junction
RU2710296C1 (en) Differential cascade on complementary jfet field-effect transistors with high attenuation of input in-phase signal
RU2624565C1 (en) Instrument amplifier for work at low temperatures
Yuan et al. GBOPCAD: A synthesis tool for high-performance gain-boosted opamp design
RU2365969C1 (en) Current mirror
RU2566963C1 (en) Differential input stage of high-speed operational amplifier for cmos technological processes
RU2736412C1 (en) Differential amplifier based on complementary field-effect transistors with control p-n junction
RU2712414C1 (en) Differential cascade on complementary field-effect transistors with control p-n junction of class ab with variable voltage of restriction of pass characteristic
RU2710917C1 (en) Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction
RU2677401C1 (en) Bipolar-field buffer amplifier
RU2684489C1 (en) Buffer amplifier on complementary field-effect transistors with control p-n junction for operation at low temperatures
RU2710847C1 (en) Differential cascade of ab class on complementary field transistors with control p-n junction for operation in low temperature conditions
RU2684473C1 (en) Differential cascade on complementary field-effect transistors
RU2712416C1 (en) Input differential cascade on complementary field-effect transistors for operation at low temperatures
RU2746888C1 (en) Differential stage on complete field transistors with increased temperature stability of the static mode
RU2740306C1 (en) Differential cascade of ab class with nonlinear parallel channel
RU2712411C1 (en) Operational amplifier cjfet intermediate stage with paraphase current output
RU2679970C1 (en) Differential amplifier on complimentary field transistors with controlled voltage limitations of passage characteristics
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2724975C1 (en) Differential input voltage converter with paraphase current outputs based on complementary field transistors with control p-n junction
RU2739213C1 (en) Broadband voltage-to-current converter on field-effect transistors with control p-n junction
RU2710846C1 (en) Composite transistor based on complementary field-effect transistors with control p-n junction
RU2331964C1 (en) Voltage-to-current converter
RU2710298C1 (en) Non-inverting amplifier with current output for operation at low temperatures
RU2683249C1 (en) Compensator voltage stabilizer