RU2725783C1 - Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией - Google Patents

Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией Download PDF

Info

Publication number
RU2725783C1
RU2725783C1 RU2019104746A RU2019104746A RU2725783C1 RU 2725783 C1 RU2725783 C1 RU 2725783C1 RU 2019104746 A RU2019104746 A RU 2019104746A RU 2019104746 A RU2019104746 A RU 2019104746A RU 2725783 C1 RU2725783 C1 RU 2725783C1
Authority
RU
Russia
Prior art keywords
faults
model
array
tests
malfunctions
Prior art date
Application number
RU2019104746A
Other languages
English (en)
Inventor
Дмитрий Александрович Недорезов
Original Assignee
Акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва" filed Critical Акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнёва"
Priority to RU2019104746A priority Critical patent/RU2725783C1/ru
Application granted granted Critical
Publication of RU2725783C1 publication Critical patent/RU2725783C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Quality & Reliability (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Изобретение относится к способу испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией. Техническим результатом изобретения является повышение точности контроля при испытаниях электронной аппаратурой. Способ содержит операции: при помощи устройства управления процессом испытаний создают проект исправной и неисправной моделей электронного устройства, имитирующей поведение его каналов ввода-вывода, записывают модели в программируемую логическую интегральную схему (ПЛИС) устройства имитации неисправностей, формируют массив управляющих воздействий, поочередно включающих неисправности, реализованные в модели и указанные в массиве, сравнивают результаты испытаний от исправной и неисправной моделей, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной обнаруживают весь массив внесенных неисправностей, то электронную аппаратуру и ее управляющее ПО считают прошедшими испытания. 1 з.п. ф-лы, 6 ил.

Description

Изобретение относится к компьютерным системам, основанным на специфических вычислительных моделях с использованием электронных средств.
Известен способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей основанного на языках описания аппаратуры (патент США № US 8418012 В2). Способ заключается в том, что получают базовый проект испытываемого электронного устройства на языке описания аппаратуры. Создают математические модели неисправностей для конфигурируемой интегральной схемы испытываемого электронного устройства. Описывают эти неисправности на языке описания аппаратуры. Вносят описанные неисправности в базовый проект особой конфигурируемой интегральной схемы испытываемого устройства. Проводят несколько экспериментов по внесению неисправностей, где каждый эксперимент включает неисправность, по крайней мере, одного сигнала.
Недостатками данного способа являются: невозможность имитации неисправностей устройств, не имеющих в своем составе программируемых логических интегральных схем (ПЛИС), по причине того, что неисправности вносятся в ПЛИС самого испытываемого устройства, при этом в составе испытательного комплекса ПЛИС отсутствует; отсутствие возможности управления включением/выключением неисправностей в моделях без перекомпиляций проекта ПЛИС при помощи программного обеспечения (ПО) высокого уровня; отсутствие в способе описания правил локализации неисправностей; отсутствие описания алгоритмов маршрутизации активации неисправностей, позволяющих повысить полноту контроля.
В рамках заявляемого способа, под термином алгоритм маршрутизации активации неисправностей следует понимать набор и последовательность выполнения операций активации отдельных неисправностей, описанные математически и позволяющие повысить полноту контроля электронной аппаратуры.
В рамках заявляемого способа, под термином набор неисправностей следует понимать совокупность программных модулей на языках описания аппаратуры, каждый из которых реализует функционирование испытательной аппаратуры в режиме наличия одной неисправности. Данные модули могут содержаться в составе программной библиотеки, либо в отдельных файлах, не входящих в библиотеку.
Известен способ испытаний электронной аппаратуры (патент РФ №2549523). Способ заключается в том, что на языке описания аппаратуры создают два проекта модели электронного устройства: с неисправностями и исправный; затем проводят испытания с использованием обоих проектов; сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной обнаруживают весь массив внесенных неисправностей, то испытываемую электронную аппаратуру или ее управляющее ПО считают прошедшими испытания. При этом в состав испытательного комплекса входит ПЛИС для вышеописанного моделирования электронных устройств.
Недостатками данного способа являются: отсутствие описания правил локализации неисправностей; отсутствие описания алгоритмов маршрутизации активации неисправностей, позволяющих повысить полноту контроля электронной аппаратуры.
Наиболее близким (прототипом) является способ испытаний электронной аппаратуры (патент РФ №2661535).
Недостатком данного способа является отсутствие описания алгоритмов маршрутизации активации неисправностей, позволяющих повысить полноту контроля.
Для заявленного способа выявлены основные общие с прототипом существенные признаки: на языке описания аппаратуры создают два проекта модели электронного устройства - с неисправностями и исправный; затем проводят испытания с использованием обоих проектов; сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной обнаруживают весь массив внесенных неисправностей, то испытываемую электронную аппаратуру или ее управляющее ПО считают прошедшими испытания; при этом в состав испытательного комплекса входит ПЛИС для вышеописанного моделирования электронных устройств.
Технической проблемой прототипа является недостаточный уровень полноты контроля, ввиду отсутствия описания алгоритмов маршрутизации активации неисправностей, которые позволили бы в автоматическом режиме определять все существующие маршруты активации моделируемых неисправностей и проходить их.
Поставленная техническая проблема изобретения решается тем, что в проекты ПЛИС, реализованные на языках описания аппаратуры, намеренно вносят модели неисправностей; затем проводят испытания с целью оценки вероятности обнаружения внесенных моделей неисправностей испытываемой аппаратурой или ПО; на языке описания аппаратуры создают проект исправной модели электронного устройства, имитирующей поведение каналов ввода-вывода объекта испытаний (электронного устройства, разрабатываемого для конечного потребителя); записывают получившийся проект модели в ПЛИС устройства имитации неисправностей, встроенного в устройство управления процессом испытаний и содержащего интерфейсные каналы ввода-вывода; проводят испытания на этой модели; результаты испытаний заносят в протокол при помощи устройства управления процессом испытаний; разрабатывают номенклатуру неисправностей необходимых для проведения испытаний и описывают каждую из неисправностей входящих в номенклатуру на языках описания аппаратуры; создают проект модели объекта испытаний с неисправностями, причем предусматривают возможность их включения/выключения в процессе испытаний без перекомпиляции проекта, при помощи управляющего ПО высокого уровня; записывают получившийся проект модели в ПЛИС устройства имитации неисправностей, встроенного в устройство управления процессом испытаний; ПО высокого уровня, активирующее и дезактивирующее любые комбинации неисправностей без перекомпиляции проекта ПЛИС разрабатывают на основе следующего далее алгоритма маршрутизации активации неисправностей; каждую из неисправностей, входящих в номенклатуру неисправностей, необходимую для проведения испытаний электронного устройства, представляют в виде вершины ориентированного графа, вершины соединяют дугами, которые выражают строго заданную последовательность активации неисправностей, разработанную на основе исторических данных об их появлении в ходе эксплуатации испытываемого устройства конечным потребителем или в процессе ранее проведенных испытаний, а также результатов теоретического анализа возможных исходов гипотетических ситуаций в рамках определенных входных данных, которыми являются принятые в номенклатуру неисправностей неисправности; для сформированного ориентированного графа составляют матрицу смежности, в которой нули - это отсутствие дуги между вершинами, единицы - наличие дуги между вершинами; на основе матрицы смежности составляют матрицу маршрутов, путем замены всех единиц уникальными для каждого столбца матрицы буквами или любыми другими уникальными знаками; возводят получившуюся матрицу маршрутов в степень соответствующую длине искомых маршрутов, взятой из технического задания на испытания, что позволяет вычислить все вершины, которые необходимо последовательно активировать в процессе испытаний для достижения абсолютной полноты контроля в рамках заданного ограничения -определенной, например, в техническом задании на испытания длины маршрутов; далее, в соответствие с результатами проведенных по вышеописанному алгоритму расчетов, при помощи устройства управления процессом испытаний, формируют массив управляющих воздействий поочередно включающих неисправности, реализованные в модели и указанные в массиве; проводят испытания на этой модели; результаты испытаний заносят в протокол при помощи устройства управления процессом испытаний; при помощи устройства управления испытаниями, сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной, обнаруживают весь массив внесенных неисправностей, то испытываемую аппаратуру или ПО считают прошедшими испытания; если в процессе испытаний исправной модели обнаруживают неисправности, то определяют коэффициент первого этапа
Figure 00000001
, где о - количество обнаруженных неисправностей; если в процессе испытаний неисправной модели обнаруживают не все неисправности, то определяют коэффициент второго этапа
Figure 00000002
, где oν - количество внесенных в модель неисправностей, оо - количество обнаруженных неисправностей.
Применение вышеописанного алгоритма маршрутизации активации неисправностей позволяет автоматически вычислить все возможные маршруты активации неисправностей в рамках любого заданного ограничения и пройти их в ходе испытаний, что повышает полноту контроля испытаний.
Заявка поясняется изображениями:
Фиг. 1 - изображение графа составленного на основе исторических данных о фактически произошедших неисправностях в ходе штатной эксплуатации конечным потребителем электронного устройства; шесть вершин графа соответствуют произошедшим неисправностям, дуги соответствуют последовательности появления неисправностей в нештатной ситуации.
Фиг. 2 - матрица смежности, составленная на основе графа изображенного на фигуре 1; если между вершинами имеется дуга, то на пересечении этих двух вершин в матрице смежности выставлена 1, если дуга отсутствует, то 0.
Фиг. 3-матрица маршрутов Р, составленная на основе матрицы смежности изображенной на фигуре 2, путем замены всех единиц буквами, одноименными с названиями столбцов; матрица на данной фигуре отображает маршруты длинной в 1 вершину, т.е
Figure 00000003
.
Фиг. 4 - матрица маршрутов Р для маршрутов длинной
Figure 00000004
, рассчитанная по формуле
Figure 00000005
.
Фиг. 5 - матрица маршрутов Р для маршрутов длинной
Figure 00000006
, рассчитанная по формуле
Figure 00000007
.
Фиг. 6 - матрица маршрутов Р для маршрутов длинной
Figure 00000008
, рассчитанная по формуле
Figure 00000009
.
Способ осуществляют следующим образом.
На языке описания аппаратуры создают проект исправной модели электронного устройства, имитирующей поведение каналов ввода-вывода объекта испытаний (электронного устройства или его составных частей), связывающих устройство имитации неисправностей с устройством управления процессом испытаний, содержащим устройства контроля. Записывают получившийся проект в ПЛИС устройства имитации неисправностей, встроенного в устройство управления процессом испытаний и содержащего интерфейсные каналы ввода-вывода. Реализация модели на ПЛИС позволяет исключить моделирование временных промежутков, так как современные ПЛИС поддерживают такой же уровень скоростей, как и аппаратура, создаваемая для конечного потребителя, имеющая исключительно аппаратную реализацию. В то же время на ПЛИС можно реализовывать любые устройства, требуемые для испытаний, путем простого перепрограммирования, что занимает гораздо меньше времени, чем аппаратное макетирование, которое требует приобретения натуральной компонентной базы электроники и сложного процесса ее монтажа на печатные платы. Далее проводят испытания на этой модели. Результаты испытаний автоматически заносят в протокол устройством управления процессом испытаний. На языке описания аппаратуры создают проект модели электронной аппаратуры с неисправностями, причем предусматривают возможность их включения/выключения в процессе испытаний, при помощи управляющего ПО высокого уровня, что сильно сокращает количество перекомпиляций проектов ПЛИС. Например, необходимо имитировать 10 различных неисправностей, причем ввести их в процесс испытаний во всех возможных комбинациях. На каждую комбинацию потребуется переделать проект ПЛИС и провести его перекомпиляцию. Допустим, что наличие неисправности это 1, а отсутствие 0, это значит, что количество перекомпиляций (исключая исправную модель) составит 1023 (1111111111двоичная=1024десятичная)- В предлагаемом способе в проекте ПЛИС модели предусматривают возможность включения/выключения каждой отдельной неисправности путем введения программируемой логической структуры «ЕСЛИ», которая управляется ПО высокого уровня формированием массива управляющих воздействии включения/выключения. Далее записывают получившийся проект в ПЛИС того же самого устройства имитации неисправностей, встроенного в устройство управления процессом испытаний. При помощи устройства управления процессом испытаний формируют массив управляющих воздействий автоматически поочередно включающих неисправности, реализованные в модели и указанные в массиве. Проводят испытания на этой модели. Результаты испытаний автоматически заносят в протокол устройством управления процессом испытаний. При помощи устройства управления процессом испытаний, сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива. Если в процессе испытаний исправной модели неисправностей не обнаружено, а также обнаружен весь массив внесенных неисправностей в неисправную модель, то аппаратура или ее управляющее ПО считаются прошедшими испытания. Если в процессе испытаний исправной модели обнаруживают неисправности, то определяют коэффициент первого этапа
Figure 00000010
, где о - количество обнаруженных неисправностей; если в процессе испытаний неисправной модели обнаруживают не все неисправности, то определяют коэффициент второго этапа
Figure 00000011
, где oν - количество внесенных в модель неисправностей, оо - количество обнаруженных неисправностей.
Описанный способ осуществим также с реализацией исправной и неисправной моделей в двух отдельных одинаковых устройствах. В этом случае испытания исправной и неисправной моделей можно проводить одновременно, что дополнительно сократит время испытаний.
Для повышения полноты контроля, в ходе испытаний, предлагается алгоритм маршрутизации активации неисправностей, заключающийся в следующем: каждую из неисправностей, входящих в номенклатуру неисправностей, необходимую для проведения испытаний электронного устройства, представляют в виде вершины ориентированного графа, вершины соединяют дугами, которые выражают строго заданную последовательность активации неисправностей, разработанную на основе исторических данных об их появлении в ходе эксплуатации испытываемого устройства конечным потребителем или в процессе ранее проведенных испытаний, а также результатов теоретического анализа возможных исходов гипотетических ситуаций в рамках определенных входных данных, которыми являются принятые в номенклатуру неисправностей неисправности; для сформированного ориентированного графа составляют матрицу смежности, в которой нули - это отсутствие дуги между вершинами, единицы - наличие дуги между вершинами; на основе матрицы смежности составляют матрицу маршрутов, путем замены всех единиц уникальными для каждого столбца матрицы буквами или любыми другими уникальными знаками; возводят получившуюся матрицу маршрутов в степень соответствующую длине искомых маршрутов, взятой из технического задания на испытания, что позволяет вычислить все вершины, которые необходимо последовательно активировать в процессе испытаний для достижения абсолютной полноты контроля в рамках заданного ограничения - определенной в техническом задании на испытания длины маршрутов; далее, в соответствие с результатами проведенных по вышеописанному алгоритму расчетов, при помощи устройства управления процессом испытаний, формируют массив управляющих воздействий поочередно включающих неисправности, реализованные в модели и указанные в массиве.
Рассмотрим предложенный алгоритм маршрутизации активации неисправностей на примере графа изображенного на фигуре 1. Граф имеет 6 вершин, а значит, описывает 6 неисправностей. Дуги графа выражают последовательность активации неисправностей, рассчитанную в результате анализа, например, исторических данных, о ситуации, произошедшей в действительности, в ходе штатной эксплуатации, например, конечным потребителем устройства. Т.е при появлении неисправности а, в ходе штатной эксплуатации, обязательно появятся неисправности b или/и с, при появлении неисправности с последовательно появятся неисправности d, е и f, что спровоцирует факторы, которые повторно приведут к появлению неисправности с и.т.д. Для дальнейших расчетов составляют матрицу смежности для предложенного графа неисправностей (фигура 2). Если из вершины в вершину имеется дуга, то в пересечении столбца и строки выставляют 1, если дуги нет, то 0. На основе матрицы смежности составляют матрицу маршрутов Р, путем замены всех единиц уникальными для каждого столбца матрицы одноименными буквами или любыми другими уникальными знаками, (фигура 3). Возводят получившуюся матрицу маршрутов в степень соответствующую длине искомых маршрутов, взятой из технического задания на испытания, что позволяет вычислить все маршруты, которые необходимо последовательно активировать в процессе испытаний для достижения абсолютной полноты контроля в рамках заданного ограничения - определенной в техническом задании на испытания длины маршрутов. Т.е маршруты длины
Figure 00000012
рассчитывают по формуле
Figure 00000013
. На фигурах с 4 по 6 приведены расчеты для разных
Figure 00000014
:
Figure 00000015
- фигура 4,
Figure 00000016
- фигура 5,
Figure 00000017
- фигура 6. Далее, в соответствие с результатами проведенных по вышеописанному алгоритму расчетов, при помощи устройства управления процессом испытаний, формируют массив управляющих воздействий поочередно включающих неисправности, реализованные в модели и указанные в массиве.
В качестве доказательства повышения полноты контроля заявляемым способом испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией приведем пример, когда предлагаемый алгоритм маршрутизации не используется. Тогда, в виду человеческого фактора или недостатков примененного другого алгоритма расчета маршрутов некоторые маршруты могут быть не рассчитаны и не учтены для их активации в ПЛИС в процессе испытательных прогонов. Например, для приведенного графа (фигура 1) общее количество маршрутов длины 6 составляет 7 штук, т.е {abcdefc}, {acdefcd}, {bcdefcd}, {fcdefcd}, {cdefcde}, {defcdef}, {efcdefc}. Предложенный, в рамках заявляемого способа испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией, алгоритм позволил рассчитать все 7 маршрутов, т.е все существующие маршруты длиной 6, когда без его применения было получено, например, 5 маршрутов длиной 6 вершин, тогда полнота контроля
Figure 00000018
, где λк - количество проконтролированных в ходе испытательных прогонов активированных маршрутов длиной 6 вершин в модели на ПЛИС, рассчитанных по алгоритму маршрутизации; λ0 - суммарное наличие маршрутов длиной 6 вершин в модели на ПЛИС. Тогда для способа испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией
Figure 00000019
, для способа противопоставляемого в данном примере
Figure 00000020
. Таким образом, в рамках примера, полнота контроля повышена на 29 процентов. Также следует отметить, что в обнаруженных, в ходе анализа уровня техники, аналогах отсутствует какое либо описание алгоритмов расчета маршрутов активации неисправностей в принципе, что и вынесено в отличительную часть формулы заявляемого изобретения.
Необходимо отметить, что, в рамках предлагаемого способа испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией, модели на ПЛИС функционируют как «Черный ящик», лишь функционально имитируя поведение каналов ввода-вывода электронных устройств или их частей, при этом ставится задачей максимально адекватно воспроизвести входные и выходные сигналы по временным параметрам, для обеспечения взаимодействия с внешней аппаратурой, подключенной к данным каналам в процессе испытаний. Внутренняя реализация моделей на ПЛИС имеет лишь отдаленную схожесть с внутренней реализацией имитируемого прибора.
Устройство управления процессом испытаний реализовано в крейт-шасси, управляемом крейт-контроллером, к которому подключаются манипуляторы (мышь и клавиатура). Данные о процессе испытаний выводятся на монитор. Управление крейт-контроллером обеспечивает операционная система и пакет прикладных программ. Также при помощи пакета прикладных программ задается массив неисправностей для неисправной модели. Данные, полученные в процессе испытаний, протоколируются, и результаты сравниваются. Вычисляются коэффициенты покрытия неисправностей проведенных испытаний (R1 и R2). Устройство имитации неисправностей в модульном исполнении, содержащее ПЛИС и каналы ввода-вывода для соединения с устройством управления, встраивают в крейт-шасси устройства управления. При помощи вышеописанного пакета прикладных программ, реализованных на основе алгоритмов маршрутизации активации неисправностей, происходит автоматический перебор всех возможных комбинаций неисправностей в определенной последовательности, что позволяет достичь максимальной полноты контроля в рамках заданного в техническом задании ограничения. Для каждой комбинации неисправностей автоматически поочередно проводится испытательный прогон. Результаты автоматически анализируются и заносятся в протокол, содержащийся в памяти крейт-контроллера устройства управления.
Таким образом, заявляемый способ, содержащий алгоритмы маршрутизации активации неисправностей, позволяет в автоматическом режиме определять, в какой последовательности необходимо вносить моделируемые неисправности в процессе испытаний для полного перебора всех существующих комбинаций неисправностей, что повышает полноту контроля объектов.

Claims (2)

1. Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией, при реализации которого в проекты программируемых логических интегральных схем (ПЛИС), реализованные на языках описания аппаратуры, намеренно вносят модели неисправностей, затем проводят испытания с целью оценки вероятности обнаружения испытываемой аппаратурой или ее управляющим ПО внесенных моделей неисправностей, заключающийся в том, что на языке описания аппаратуры создают проект исправной модели электронного устройства, имитирующей поведение его каналов ввода-вывода; записывают получившийся проект исправной модели в ПЛИС устройства имитации неисправностей содержащего интерфейсные каналы ввода-вывода; проводят испытания исправной модели; результаты испытаний заносят в протокол при помощи устройства управления процессом испытаний (УУПИ); на языках описания аппаратуры создают проект модели электронного устройства с неисправностями (ПМСН), причем предусматривают возможность их включения/выключения без перекомпиляции проекта в процессе испытаний при помощи управляющего программного обеспечения высокого уровня; записывают получившийся ПМСН в ПЛИС устройства имитации неисправностей; при помощи УУПИ формируют массив управляющих воздействий, поочередно включающих неисправности, реализованные в ПМСН и указанные в массиве; проводят такие же испытания на ПМСН, как и в предыдущем случае с исправной моделью; результаты испытаний заносят в протокол при помощи УУПИ; при помощи УУПИ сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной обнаруживают весь массив внесенных неисправностей, то испытываемую электронную аппаратуру или ее управляющее ПО считают прошедшими испытания; если в процессе испытаний исправной модели обнаруживают неисправности, то определяют коэффициент первого этапа
Figure 00000021
, где о - количество обнаруженных неисправностей; если в процессе испытаний неисправной модели обнаруживают не все неисправности, то определяют коэффициент второго этапа
Figure 00000022
, где oν - количество внесенных в модель неисправностей, оо - количество обнаруженных неисправностей, отличающийся тем, что каждую из неисправностей, входящих в номенклатуру неисправностей, необходимую для проведения испытаний электронного устройства, представляют в виде вершины ориентированного графа, вершины соединяют дугами, которые выражают строго заданную последовательность активации неисправностей; для сформированного ориентированного графа составляют матрицу смежности, в которой нули - это отсутствие дуги между вершинами, единицы - наличие дуги между вершинами; на основе матрицы смежности составляют матрицу маршрутов путем замены всех единиц уникальными для каждого столбца матрицы буквами или любыми другими уникальными символами; возводят получившуюся матрицу маршрутов в степень, соответствующую длине искомых маршрутов, что позволяет вычислить все вершины, которые необходимо последовательно активировать в процессе испытаний для достижения абсолютной полноты контроля в рамках заданного ограничения - определенной длины маршрутов; далее в соответствии с результатами проведенных по вышеописанному алгоритму расчетов при помощи устройства управления процессом испытаний формируют массив управляющих воздействий, поочередно включающих неисправности, реализованные в модели и указанные в массиве.
2. Способ по п. 1, отличающийся тем, что испытания исправной модели и модели с неисправностями проводят одновременно.
RU2019104746A 2019-02-19 2019-02-19 Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией RU2725783C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019104746A RU2725783C1 (ru) 2019-02-19 2019-02-19 Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019104746A RU2725783C1 (ru) 2019-02-19 2019-02-19 Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией

Publications (1)

Publication Number Publication Date
RU2725783C1 true RU2725783C1 (ru) 2020-07-06

Family

ID=71510409

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019104746A RU2725783C1 (ru) 2019-02-19 2019-02-19 Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией

Country Status (1)

Country Link
RU (1) RU2725783C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2764837C1 (ru) * 2021-01-25 2022-01-21 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» Способ испытаний вычислительных устройств систем управления космических аппаратов
RU2781091C2 (ru) * 2020-09-07 2022-10-05 Общество с Ограниченной Ответственностью "Измерительные технологии" Устройство и способ гибридного сканирования радиоэлектронной аппаратуры

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418012B2 (en) * 2010-09-21 2013-04-09 Ansaldo Sts Usa, Inc. Method of analyzing the safety of a device employing on target hardware description language based fault injection
RU2549523C1 (ru) * 2014-04-29 2015-04-27 Открытое акционерное общество "Информационные спутниковые системы " имени академика М.Ф. Решетнева" Способ мутационного тестирования радиоэлектронной аппаратуры и ее управляющего программного обеспечения
RU2601534C1 (ru) * 2015-09-22 2016-11-10 Акционерное общество "Военно-промышленная корпорация "Научно-производственное объединение машиностроения" Способ и устройство для проведения испытаний радиотехнических изделий
EP2801872B1 (de) * 2013-05-06 2018-06-06 dSPACE digital signal processing and control engineering GmbH Testeinrichtung zum Test eines virtuellen Steuergeräts
RU2661535C1 (ru) * 2017-06-14 2018-07-17 Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" Способ мутационного тестирования электронной аппаратуры и ее управляющего программного обеспечения с определением локализации мутаций

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418012B2 (en) * 2010-09-21 2013-04-09 Ansaldo Sts Usa, Inc. Method of analyzing the safety of a device employing on target hardware description language based fault injection
EP2801872B1 (de) * 2013-05-06 2018-06-06 dSPACE digital signal processing and control engineering GmbH Testeinrichtung zum Test eines virtuellen Steuergeräts
RU2549523C1 (ru) * 2014-04-29 2015-04-27 Открытое акционерное общество "Информационные спутниковые системы " имени академика М.Ф. Решетнева" Способ мутационного тестирования радиоэлектронной аппаратуры и ее управляющего программного обеспечения
RU2601534C1 (ru) * 2015-09-22 2016-11-10 Акционерное общество "Военно-промышленная корпорация "Научно-производственное объединение машиностроения" Способ и устройство для проведения испытаний радиотехнических изделий
RU2661535C1 (ru) * 2017-06-14 2018-07-17 Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" Способ мутационного тестирования электронной аппаратуры и ее управляющего программного обеспечения с определением локализации мутаций

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2781091C2 (ru) * 2020-09-07 2022-10-05 Общество с Ограниченной Ответственностью "Измерительные технологии" Устройство и способ гибридного сканирования радиоэлектронной аппаратуры
RU2764837C1 (ru) * 2021-01-25 2022-01-21 Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» Способ испытаний вычислительных устройств систем управления космических аппаратов

Similar Documents

Publication Publication Date Title
US6539337B1 (en) Embedded diagnostic system and method
Sandberg Feasibility of whole brain emulation
CN107633155B (zh) 用于组件故障树的基于计算机的生成的方法和设备
US8645118B2 (en) Fault support in an emulation environment
US9606902B2 (en) Malfunction influence evaluation system and evaluation method using a propagation flag
CN108508852B (zh) 隔离管理***与隔离管理方法
US20110040441A1 (en) Device for system diagnosis
Kelly The CRITTER System--Automated Critiquing of Digital Circuit Designs
RU2549523C1 (ru) Способ мутационного тестирования радиоэлектронной аппаратуры и ее управляющего программного обеспечения
RU2661535C1 (ru) Способ мутационного тестирования электронной аппаратуры и ее управляющего программного обеспечения с определением локализации мутаций
RU2725783C1 (ru) Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией
Kharchenko et al. Multi-diversity versus common cause failures: FPGA-based multi-version NPP I&C systems
Murrell et al. A survey of tools for the validation and verification of knowledge-based systems: 1985–1995
Gurov et al. Description of the modules of an optimal requirements management system for working with aviation projects
Lojda et al. FT-EST Framework: Reliability Estimation for the Purposes of Fault-Tolerant System Design Automation
Mamoutova et al. The ontology-based approach to data storage systems technical diagnostics
US20090182544A1 (en) Multiple chassis emulation environment
RU2717630C1 (ru) Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей
Bozzano et al. Automated analysis of reliability architectures
Gomes et al. Constructive model-based analysis for safety assessment
Kim et al. A method for evaluating fault coverage using simulated fault injection for digitalized systems in nuclear power plants
Hammarberg et al. Formal verification of fault tolerance in safety-critical reconfigurable modules
EP3642637B1 (en) System and method for formal fault propagation analysis
Harward et al. A fault injection system for measuring soft processor design sensitivity on Virtex-5 FPGAs
US10948549B2 (en) Apparatus and method for a reusable functional failure test for a specific technical system