RU2697629C1 - Device for simulating faults in software and hardware systems - Google Patents
Device for simulating faults in software and hardware systems Download PDFInfo
- Publication number
- RU2697629C1 RU2697629C1 RU2018105476A RU2018105476A RU2697629C1 RU 2697629 C1 RU2697629 C1 RU 2697629C1 RU 2018105476 A RU2018105476 A RU 2018105476A RU 2018105476 A RU2018105476 A RU 2018105476A RU 2697629 C1 RU2697629 C1 RU 2697629C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- simulating faults
- microcontrollers
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
Настоящее изобретение относится к вычислительной технике и предназначено для автоматического выявления неисправностей в программно-аппаратных комплексах, для имитации неисправностей и сбоев в программно-аппаратных комплексах на базе группы микроконтроллеров с поддержкой интерфейса JTAG и стандарта IEEE 1149.1 - «совместимый интерфейс граничного сканирования JTAG».The present invention relates to computer technology and is intended to automatically detect malfunctions in hardware and software systems, to simulate malfunctions and failures in software and hardware systems based on a group of microcontrollers with support for the JTAG interface and IEEE 1149.1 standard - “compatible JTAG boundary scanning interface”.
Наиболее близким к предлагаемому устройству является устройство для имитации отказов и сбоев ЭВМ, содержащее блоки памяти, регистры, триггеры, блоки шинных формирователей, дешифратор адресов, формирователь импульсов, мультиплексор, генератор тактовых импульсов, шифратор управляющих сигналов, шифратор искажений информации.Closest to the proposed device is a device for simulating computer failures and malfunctions, containing memory blocks, registers, triggers, bus driver units, address decoder, pulse generator, multiplexer, clock generator, control signal encoder, information distortion encoder.
Недостатком устройства-прототипа является невозможность программной настройки на разные типы интерфейсов, что делает его неприменимым в современных устройствах для различных архитектур, малая скорость имитации неисправностей, отсутствие режима машинного обучения, позволяющего применять алгоритмы искусственного интеллекта для обработки результатов эксперимента. Применение настоящего изобретения возможно для микроконтроллерных систем. Большинство современных интерфейсов поддерживают стандарт JTAG, обеспечивающий доступ к памяти и регистрам микропроцессоров системы в режиме отладки, что позволяет осуществлять постоянный контроль состояния одного или нескольких микроконтроллеров при имитации неисправностей.The disadvantage of the prototype device is the inability to programmatically configure for different types of interfaces, which makes it inapplicable in modern devices for various architectures, the low speed of simulating faults, and the lack of a machine learning mode that allows the use of artificial intelligence algorithms to process the results of an experiment. The application of the present invention is possible for microcontroller systems. Most modern interfaces support the JTAG standard, which provides access to the memory and registers of the microprocessors of the system in debug mode, which allows constant monitoring of the state of one or more microcontrollers when simulating faults.
Задача изобретения - расширение функциональных возможностей путем внедрения новых режимов работы.The objective of the invention is the expansion of functionality by introducing new modes of operation.
Достигаемым техническим результатом является внедрение новых режимов работы, а именно режимов экспертного алгоритма и алгоритма машинного обучения, в котором для тестирования системы на отказы и сбои вводится блок рабочей станции для имитации неисправностей, определяющий сигнатуры реакции системы средств контроля имитируемых неисправностей, что позволяет увеличить скорость тестов для проведения испытаний на надежность системы, унифицировать проводимые тесты имитации для микроконтроллерных систем.Achievable technical result is the introduction of new operating modes, namely the expert algorithm modes and machine learning algorithm, in which, to test the system for failures and malfunctions, a workstation block is introduced to simulate faults, which determines the signatures of the response of the simulated fault control system, which allows to increase the speed of tests to conduct tests on the reliability of the system, to unify the conducted simulation tests for microcontroller systems.
Поставленная задача достигается с помощью использования экспертного алгоритма, который предназначен для поиска наиболее уязвимых мест программы и корректировки зоны применения алгоритма машинного обучения, и алгоритма машинного обучения для генерации данных для микроконтроллерной системы, за счет которого устанавливаются сигнатурные признаки отказа микроконтроллерной системы, предназначенные для генерации последовательности по JTAG-интерфейсу вызывающий вероятный сбой или отказ системы. Для машинного алгоритма фиксируется состояния системы на блоке рабочей станции баз данных, которые генерируются устройством отладки по интерфейсу JTAG, за счет чего повышается эффективность испытания по сравнению с аналогами, где новый процесс имитации занимает длительное время.The task is achieved by using an expert algorithm that is designed to find the most vulnerable places of the program and adjust the application area of the machine learning algorithm, and a machine learning algorithm to generate data for the microcontroller system, through which the signature signs of the failure of the microcontroller system are established, which are used to generate the sequence on the JTAG interface causing a likely crash or system failure. For a machine algorithm, the system states are recorded on the database workstation block, which are generated by the debugging device via the JTAG interface, thereby increasing the test efficiency compared to analogs, where the new simulation process takes a long time.
Сущность изобретения поясняется схемой. На фигуре изображена структурная схема устройства для имитации отказов и сбоев в микроконтроллерной системе. Устройство содержит 1 - набор тестируемых микроконтроллеров; 2 - блок рабочей станции баз данных; 3 - блок рабочей станции для имитации неисправностей; 4 - устройство отладки по интерфейсу JTAG; 5 - блок обратной связи микроконтроллерной системы и баз данных; 6 - внешнее устройство для имитации неисправностей, типа приведенных в описании прототипа[1].The invention is illustrated by the scheme. The figure shows a structural diagram of a device for simulating failures and malfunctions in a microcontroller system. The device contains 1 - a set of tested microcontrollers; 2 - block workstation databases; 3 - workstation unit for simulating faults; 4 - debugging device via JTAG interface; 5 - feedback block microcontroller system and databases; 6 - external device for simulating faults, such as those described in the description of the prototype [1].
Набор тестируемых микроконтроллеров 1 представляет собой несколько устройств, обладающих JTAG-интерфейсами стандарта IEEE 1149.1 (или аналогами), объединенных в JTAG-цепочку посредством последовательного подключения данных устройств. На наборе микроконтроллеров исполняется тестовая программа, результат выполнения которой известен на любой стадии выполнения. При возникновении неисправности система считывает данные с блока с отказного микроконтроллера при отсутствии стандартного сигнала о выполнении операций, выдаваемого на выход микроконтроллера и фиксируемого другими блоками системы.The set of tested
Блок рабочей станции баз данных 2 представляет собой устройство с развернутым сервисом баз данных, накапливающим информацию по выбранным полям регистров процессора, периферии, памяти для анализа алгоритму машинного обучения.The
Блок рабочей станции для имитации неисправностей 3 представляет собой устройство с запушенным алгоритмом машинного обучения и JTAG-программу, которая на основе переданных команд алгоритма модифицирует содержимое памяти микроконтроллера на основе сигнатурного анализа. Также на рабочей станции запущен экспертный алгоритм, который корректирует зоны применения алгоритма машинного обучения для увеличения скорости моделирования отказов и сбоев.The workstation block for simulating
Устройство отладки по интерфейсу JTAG 4 представляет собой набор JTAG-контроллеров, объединенных в общую JTAG-цепочку, подключенную вводом-выводом к блоку 1, который также подключается к блоку 2.The debugging device via the JTAG 4 interface is a set of JTAG controllers integrated into a common JTAG chain connected by I / O to
Внешняя связь 5 предоставляет интерфейс, по которому управляющая подсистема корректирует управляемую.
Устройство внешнего контроля 6 представляет собой блок для контроля микроконтроллеров без встроенного JTAG-интерфейса.
Устройство работает следующим образом. С помощью блока 3 генерируется набор данных, который с помощью блоков 4 управляет вводами-выводами и состоянием регистров блока 1 и с помощью блоков 5, 6 в установленный интервал времени передает информацию своем состоянии на блок 2, где информация ранжируется и разбивается на составляющие сигнатурных признаков. Блок 2 генерирует признаки для алгоритма обучения и передает на блок 3, который содержит обучающий экспертный алгоритм и алгоритм машинного обучения, который по этим признакам вновь генерирует входную последовательность для 1 блока через блок 4.The device operates as follows. Using
Использование заявляемого изобретения в сравнении с известными устройствами обеспечивает высокоточное обнаружение сбоев и неисправностей на микроконтроллере и может использоваться для проведения операций по восстановлению и коррекции техники при разработке и эксплуатации.The use of the claimed invention in comparison with known devices provides high-precision detection of failures and malfunctions on the microcontroller and can be used to carry out operations to restore and correct equipment during development and operation.
Источники информации.Information sources.
1. А. св. №1564628, G06F 11/26, опубликованное 15.05.1990 Б. №18.1. A. St. No. 1564628, G06F 11/26, published 05/15/1990 B. No. 18.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018105476A RU2697629C1 (en) | 2018-02-13 | 2018-02-13 | Device for simulating faults in software and hardware systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018105476A RU2697629C1 (en) | 2018-02-13 | 2018-02-13 | Device for simulating faults in software and hardware systems |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2697629C1 true RU2697629C1 (en) | 2019-08-15 |
Family
ID=67640519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018105476A RU2697629C1 (en) | 2018-02-13 | 2018-02-13 | Device for simulating faults in software and hardware systems |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2697629C1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1564628A1 (en) * | 1987-11-09 | 1990-05-15 | Омский политехнический институт | Device for simulation of computer failures and malfunctions |
RU75070U1 (en) * | 2008-03-06 | 2008-07-20 | Открытое Акционерное Общество "Концерн "Моринформсистема-Агат" | MODULE FOR SIMULATION OF A CONTROL OBJECT WITH INPUT PARAMETERS CONTROL |
RU2392657C2 (en) * | 2008-01-30 | 2010-06-20 | Государственное образовательное учреждение высшего профессионального образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" (СПбГЭТУ "ЛЭТИ") | Automated device for testing microprocessor systems |
CN104657247A (en) * | 2015-02-10 | 2015-05-27 | 上海创景计算机***有限公司 | System and method for realizing universal type fault injection based on JTAG (Joint Test Action Group) debug mode |
-
2018
- 2018-02-13 RU RU2018105476A patent/RU2697629C1/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1564628A1 (en) * | 1987-11-09 | 1990-05-15 | Омский политехнический институт | Device for simulation of computer failures and malfunctions |
RU2392657C2 (en) * | 2008-01-30 | 2010-06-20 | Государственное образовательное учреждение высшего профессионального образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" (СПбГЭТУ "ЛЭТИ") | Automated device for testing microprocessor systems |
RU75070U1 (en) * | 2008-03-06 | 2008-07-20 | Открытое Акционерное Общество "Концерн "Моринформсистема-Агат" | MODULE FOR SIMULATION OF A CONTROL OBJECT WITH INPUT PARAMETERS CONTROL |
CN104657247A (en) * | 2015-02-10 | 2015-05-27 | 上海创景计算机***有限公司 | System and method for realizing universal type fault injection based on JTAG (Joint Test Action Group) debug mode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0259662B1 (en) | Method for generating a candidate list of faulty circuit elements and method for isolating faults in a digital logic circuit using said candidate list. | |
RU2473115C2 (en) | Method for automatic generation of scenario for validation of functional software installed on-board aircraft, and apparatus for implementing said method | |
US8214195B2 (en) | Testing in a hardware emulation environment | |
US9594670B2 (en) | Managing software dependencies during software testing and debugging | |
KR20000075835A (en) | Method and apparatus for correcting errors in computer systems | |
US20090248390A1 (en) | Trace debugging in a hardware emulation environment | |
US5438673A (en) | Automatic interface for CPU real machine and logic simulator diagnostics | |
JP4959941B2 (en) | Interactive software probing | |
ATE485527T1 (en) | SYSTEM AND COMPUTER PROGRAM PRODUCT FOR TESTING A LOGICAL CIRCUIT | |
Fu et al. | A retargetable fault injection framework for safety validation of autonomous vehicles | |
Berndt et al. | High volume software testing using genetic algorithms | |
CN111611157A (en) | Automatic testing method and system for GMS continuous integration construction | |
CN103713977B (en) | Microprocessor IP (internet protocol) kernel comparison and verification implementation method | |
Barbosa et al. | Verification and validation of (real time) COTS products using fault injection techniques | |
RU2697629C1 (en) | Device for simulating faults in software and hardware systems | |
Ayestaran et al. | Modeling and simulated fault injection for time-triggered safety-critical embedded systems | |
YADAV et al. | SOFTWARE TESTING. | |
Frtunikj et al. | Qualitative evaluation of fault hypotheses with non-intrusive fault injection | |
US20240143489A1 (en) | Method for the automated performance of software tests for a program to be tested in an embedded system | |
Divakar et al. | A processor in loop test method for life critical systems | |
Flemström et al. | A research roadmap for test design in automated integration testing of vehicular systems | |
CN117093353B (en) | Interrupt control method and device, electronic equipment and readable storage medium | |
RU124414U1 (en) | DIGITAL BENCH FOR DIGITAL ENERGY CONTROL DEVICE SOFTWARE | |
CN113342649B (en) | Method, medium and equipment for realizing unit test based on real target machine | |
RU2780458C1 (en) | Method for functional testing of software of electronic apparatus |