RU2697629C1 - Device for simulating faults in software and hardware systems - Google Patents

Abstract

FIELD: physics.

SUBSTANCE: invention relates to the computer equipment. Device for simulating faults in software and hardware systems comprises an external device for simulating faults, wherein device further includes a set of test microcontrollers, a database workstation unit which stores system reaction signatures, a workstation unit for simulating faults, which contains an expert algorithm designed to search for the most vulnerable points of the program and to correct the zone of application of the machine learning algorithm, machine learning algorithm for generating data for a microcontroller system, a JTAG interface debugging device, a microcontroller system feedback unit and a database workstation unit.

EFFECT: technical result is broader functional capabilities of simulating faults in software and hardware systems.

1 cl, 1 dwg

Description

Настоящее изобретение относится к вычислительной технике и предназначено для автоматического выявления неисправностей в программно-аппаратных комплексах, для имитации неисправностей и сбоев в программно-аппаратных комплексах на базе группы микроконтроллеров с поддержкой интерфейса JTAG и стандарта IEEE 1149.1 - «совместимый интерфейс граничного сканирования JTAG».The present invention relates to computer technology and is intended to automatically detect malfunctions in hardware and software systems, to simulate malfunctions and failures in software and hardware systems based on a group of microcontrollers with support for the JTAG interface and IEEE 1149.1 standard - “compatible JTAG boundary scanning interface”.

Наиболее близким к предлагаемому устройству является устройство для имитации отказов и сбоев ЭВМ, содержащее блоки памяти, регистры, триггеры, блоки шинных формирователей, дешифратор адресов, формирователь импульсов, мультиплексор, генератор тактовых импульсов, шифратор управляющих сигналов, шифратор искажений информации.Closest to the proposed device is a device for simulating computer failures and malfunctions, containing memory blocks, registers, triggers, bus driver units, address decoder, pulse generator, multiplexer, clock generator, control signal encoder, information distortion encoder.

Недостатком устройства-прототипа является невозможность программной настройки на разные типы интерфейсов, что делает его неприменимым в современных устройствах для различных архитектур, малая скорость имитации неисправностей, отсутствие режима машинного обучения, позволяющего применять алгоритмы искусственного интеллекта для обработки результатов эксперимента. Применение настоящего изобретения возможно для микроконтроллерных систем. Большинство современных интерфейсов поддерживают стандарт JTAG, обеспечивающий доступ к памяти и регистрам микропроцессоров системы в режиме отладки, что позволяет осуществлять постоянный контроль состояния одного или нескольких микроконтроллеров при имитации неисправностей.The disadvantage of the prototype device is the inability to programmatically configure for different types of interfaces, which makes it inapplicable in modern devices for various architectures, the low speed of simulating faults, and the lack of a machine learning mode that allows the use of artificial intelligence algorithms to process the results of an experiment. The application of the present invention is possible for microcontroller systems. Most modern interfaces support the JTAG standard, which provides access to the memory and registers of the microprocessors of the system in debug mode, which allows constant monitoring of the state of one or more microcontrollers when simulating faults.

Задача изобретения - расширение функциональных возможностей путем внедрения новых режимов работы.The objective of the invention is the expansion of functionality by introducing new modes of operation.

Достигаемым техническим результатом является внедрение новых режимов работы, а именно режимов экспертного алгоритма и алгоритма машинного обучения, в котором для тестирования системы на отказы и сбои вводится блок рабочей станции для имитации неисправностей, определяющий сигнатуры реакции системы средств контроля имитируемых неисправностей, что позволяет увеличить скорость тестов для проведения испытаний на надежность системы, унифицировать проводимые тесты имитации для микроконтроллерных систем.Achievable technical result is the introduction of new operating modes, namely the expert algorithm modes and machine learning algorithm, in which, to test the system for failures and malfunctions, a workstation block is introduced to simulate faults, which determines the signatures of the response of the simulated fault control system, which allows to increase the speed of tests to conduct tests on the reliability of the system, to unify the conducted simulation tests for microcontroller systems.

Поставленная задача достигается с помощью использования экспертного алгоритма, который предназначен для поиска наиболее уязвимых мест программы и корректировки зоны применения алгоритма машинного обучения, и алгоритма машинного обучения для генерации данных для микроконтроллерной системы, за счет которого устанавливаются сигнатурные признаки отказа микроконтроллерной системы, предназначенные для генерации последовательности по JTAG-интерфейсу вызывающий вероятный сбой или отказ системы. Для машинного алгоритма фиксируется состояния системы на блоке рабочей станции баз данных, которые генерируются устройством отладки по интерфейсу JTAG, за счет чего повышается эффективность испытания по сравнению с аналогами, где новый процесс имитации занимает длительное время.The task is achieved by using an expert algorithm that is designed to find the most vulnerable places of the program and adjust the application area of the machine learning algorithm, and a machine learning algorithm to generate data for the microcontroller system, through which the signature signs of the failure of the microcontroller system are established, which are used to generate the sequence on the JTAG interface causing a likely crash or system failure. For a machine algorithm, the system states are recorded on the database workstation block, which are generated by the debugging device via the JTAG interface, thereby increasing the test efficiency compared to analogs, where the new simulation process takes a long time.

Сущность изобретения поясняется схемой. На фигуре изображена структурная схема устройства для имитации отказов и сбоев в микроконтроллерной системе. Устройство содержит 1 - набор тестируемых микроконтроллеров; 2 - блок рабочей станции баз данных; 3 - блок рабочей станции для имитации неисправностей; 4 - устройство отладки по интерфейсу JTAG; 5 - блок обратной связи микроконтроллерной системы и баз данных; 6 - внешнее устройство для имитации неисправностей, типа приведенных в описании прототипа[1].The invention is illustrated by the scheme. The figure shows a structural diagram of a device for simulating failures and malfunctions in a microcontroller system. The device contains 1 - a set of tested microcontrollers; 2 - block workstation databases; 3 - workstation unit for simulating faults; 4 - debugging device via JTAG interface; 5 - feedback block microcontroller system and databases; 6 - external device for simulating faults, such as those described in the description of the prototype [1].

Набор тестируемых микроконтроллеров 1 представляет собой несколько устройств, обладающих JTAG-интерфейсами стандарта IEEE 1149.1 (или аналогами), объединенных в JTAG-цепочку посредством последовательного подключения данных устройств. На наборе микроконтроллеров исполняется тестовая программа, результат выполнения которой известен на любой стадии выполнения. При возникновении неисправности система считывает данные с блока с отказного микроконтроллера при отсутствии стандартного сигнала о выполнении операций, выдаваемого на выход микроконтроллера и фиксируемого другими блоками системы.The set of tested microcontrollers 1 consists of several devices with JTAG interfaces of the IEEE 1149.1 standard (or analogs), combined into a JTAG chain by connecting these devices in series. A test program is executed on a set of microcontrollers, the result of which is known at any stage of execution. If a malfunction occurs, the system reads data from the unit from the failed microcontroller in the absence of a standard signal on the execution of operations issued to the output of the microcontroller and recorded by other units of the system.

Блок рабочей станции баз данных 2 представляет собой устройство с развернутым сервисом баз данных, накапливающим информацию по выбранным полям регистров процессора, периферии, памяти для анализа алгоритму машинного обучения.The database workstation block 2 is a device with a deployed database service that accumulates information on selected fields of processor registers, peripherals, and memory for analysis by machine learning algorithm.

Блок рабочей станции для имитации неисправностей 3 представляет собой устройство с запушенным алгоритмом машинного обучения и JTAG-программу, которая на основе переданных команд алгоритма модифицирует содержимое памяти микроконтроллера на основе сигнатурного анализа. Также на рабочей станции запущен экспертный алгоритм, который корректирует зоны применения алгоритма машинного обучения для увеличения скорости моделирования отказов и сбоев.The workstation block for simulating faults 3 is a device with a running machine learning algorithm and a JTAG program that, based on the transmitted algorithm commands, modifies the contents of the microcontroller's memory based on signature analysis. An expert algorithm has also been launched at the workstation, which corrects the areas of application of the machine learning algorithm to increase the speed of modeling failures and failures.

Устройство отладки по интерфейсу JTAG 4 представляет собой набор JTAG-контроллеров, объединенных в общую JTAG-цепочку, подключенную вводом-выводом к блоку 1, который также подключается к блоку 2.The debugging device via the JTAG 4 interface is a set of JTAG controllers integrated into a common JTAG chain connected by I / O to block 1, which is also connected to block 2.

Внешняя связь 5 предоставляет интерфейс, по которому управляющая подсистема корректирует управляемую.External communication 5 provides an interface by which the control subsystem corrects the controlled.

Устройство внешнего контроля 6 представляет собой блок для контроля микроконтроллеров без встроенного JTAG-интерфейса.External control device 6 is a unit for monitoring microcontrollers without a built-in JTAG interface.

Устройство работает следующим образом. С помощью блока 3 генерируется набор данных, который с помощью блоков 4 управляет вводами-выводами и состоянием регистров блока 1 и с помощью блоков 5, 6 в установленный интервал времени передает информацию своем состоянии на блок 2, где информация ранжируется и разбивается на составляющие сигнатурных признаков. Блок 2 генерирует признаки для алгоритма обучения и передает на блок 3, который содержит обучающий экспертный алгоритм и алгоритм машинного обучения, который по этим признакам вновь генерирует входную последовательность для 1 блока через блок 4.The device operates as follows. Using block 3, a data set is generated that, using blocks 4, controls the I / O and the state of the registers of block 1 and, using blocks 5, 6, transmits information about its state to block 2 at a set time interval, where the information is ranked and divided into components of signature attributes . Block 2 generates features for the learning algorithm and passes to block 3, which contains the expert learning algorithm and a machine learning algorithm, which, based on these features, again generates an input sequence for block 1 through block 4.

Использование заявляемого изобретения в сравнении с известными устройствами обеспечивает высокоточное обнаружение сбоев и неисправностей на микроконтроллере и может использоваться для проведения операций по восстановлению и коррекции техники при разработке и эксплуатации.The use of the claimed invention in comparison with known devices provides high-precision detection of failures and malfunctions on the microcontroller and can be used to carry out operations to restore and correct equipment during development and operation.

Источники информации.Information sources.

1. А. св. №1564628, G06F 11/26, опубликованное 15.05.1990 Б. №18.1. A. St. No. 1564628, G06F 11/26, published 05/15/1990 B. No. 18.

Claims (1)

Устройство для имитации неисправностей в программно-аппаратных системах, содержащее внешнее устройство для имитации неисправностей, отличающееся тем, что в устройство дополнительно введены набор тестируемых микроконтроллеров, блок рабочей станции баз данных, которая хранит сигнатуры реакций системы, блок рабочей станции для имитации неисправностей, которая содержит экспертный алгоритм, предназначенный для поиска наиболее уязвимых мест программы и корректировки зоны применения алгоритма машинного обучения, и алгоритм машинного обучения для генерации данных для микроконтроллерной системы, устройство отладки по интерфейсу JTAG, блок обратной связи микроконтроллерной системы и блока рабочей станции баз данных, причем выход набора тестируемых микроконтроллеров соединен с первым входом-выходом внешнего устройства для имитации неисправностей и со входом блока обратной связи набора тестируемых микроконтроллеров и блока баз данных, а первый вход-выход соединен с первым входом-выходом устройства отладки по интерфейсу, второй вход-выход которого соединен с входом-выходом блока баз данных, вход которого соединен с выходом внешнего устройства имитации неисправностей и выходом блока обратной связи набора тестируемых микроконтроллеров и рабочей станции баз данных, а выход соединен со входом блока рабочей станции для имитации неисправностей, выход которого соединен со входом отладки по интерфейсу.A device for simulating faults in firmware systems containing an external device for simulating faults, characterized in that the device additionally includes a set of tested microcontrollers, a database workstation unit that stores the signatures of system reactions, a workstation unit for simulating faults, which contains expert algorithm designed to find the most vulnerable places of the program and adjust the area of application of the machine learning algorithm, and the machine learning algorithm values for generating data for the microcontroller system, a debugging device via the JTAG interface, a feedback block of the microcontroller system and the database workstation unit, the output of the set of tested microcontrollers connected to the first input-output of an external device for simulating faults and to the input of the feedback block of the set of tested microcontrollers and a database unit, and the first input-output is connected to the first input-output of the debugging device via an interface, the second input-output of which is connected to the input-output m of the database unit, the input of which is connected to the output of the external fault simulation device and the output of the feedback block of the set of tested microcontrollers and the database workstation, and the output is connected to the input of the workstation unit for simulating faults, the output of which is connected to the debug input via the interface.

Images