RU2665906C1 - Self-tuning digital smoothing device - Google Patents

Self-tuning digital smoothing device Download PDF

Info

Publication number
RU2665906C1
RU2665906C1 RU2017125653A RU2017125653A RU2665906C1 RU 2665906 C1 RU2665906 C1 RU 2665906C1 RU 2017125653 A RU2017125653 A RU 2017125653A RU 2017125653 A RU2017125653 A RU 2017125653A RU 2665906 C1 RU2665906 C1 RU 2665906C1
Authority
RU
Russia
Prior art keywords
input
smoothing
output
unit
subunit
Prior art date
Application number
RU2017125653A
Other languages
Russian (ru)
Inventor
Камиль Хабибович Гильфанов
Андрей Геннадьевич Магданов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ") filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" (ФГБОУ ВО "КГЭУ")
Priority to RU2017125653A priority Critical patent/RU2665906C1/en
Application granted granted Critical
Publication of RU2665906C1 publication Critical patent/RU2665906C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Algebra (AREA)
  • Image Processing (AREA)

Abstract

FIELD: computer equipment.SUBSTANCE: invention relates to the field of automation and computer equipment. Self-tuning digital smoothing device consists of smoothing unit from m=64 in-series connected channels, register and multiplexer; process median (PM) from the register memory buffer rate calculation sub-unit, the inverter and adder unit; PM rate increments calculation sub-unit, containing two registers for the PM rate current and previous discretes storage, comparator, three AND elements, and the 4-bit increments counter; increments counting sub-unit timing circuits; smoothing degree by the PM rate selection sub-unit, containing comparator, shift register, 4-bit counter, inverters unit, two-input and three-input AND elements; smoothing degree selection sub-unit clock unit comprising delay element, three-input OR element, trigger, pulses generator, and the AND element; smoothing degree correction sub-unit with the PM rate decrease, containing trigger, two AND elements, 7-bit counter and inverter.EFFECT: providing the enabled smoothing channels number smoothing degree automatic selection, inversely proportional to the process median rate.1 cl, 6 dwg, 3 tbl

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сглаживания стационарных и нестационарных случайных процессов.The invention relates to automation and computer technology and can be used to smooth stationary and non-stationary random processes.

Известно многоканальное цифровое сглаживающее устройство (а.с. СССР №686034, МПК G06F 15/32, бюл. №34, 1979), содержащее m последовательно соединенных каналов с параллельным накапливающим сумматором в каждом и формирователь тактов. Устройство функционально ограничено.Known multi-channel digital smoothing device (AS USSR No. 686034, IPC G06F 15/32, bull. No. 34, 1979), containing m series-connected channels with a parallel accumulating adder in each and a clock generator. The device is functionally limited.

Наиболее близким по технической сущности к заявляемому устройству является, выбранное в качестве прототипа, многоканальное цифровое сглаживающее устройство (а.с. СССР №748417, МПК G06F 15/32, бюл. №26, 1980), содержащее формирователь тактов и m последовательно соединенных каналов, каждый из которых содержит комбинационный сумматор и регистр. Устройство также функционально ограничено.The closest in technical essence to the claimed device is a multi-channel digital smoothing device (AS USSR No. 748417, IPC G06F 15/32, bull. No. 26, 1980), selected as a prototype, containing a clock generator and m channels connected in series , each of which contains a combination adder and a register. The device is also functionally limited.

Сглаживаемый входной дискретный сигнал, обычно аддитивной структуры, включает в себя флуктуации, шумы, помехи и выделяемую детерминированную основу (медиану) случайного процесса. Последняя может иметь широкий спектр изменения по скорости: от постоянной или медленно меняющейся до высокой. В аналогах и прототипе для повышения точности (эффективности) сглаживания, т.е. минимизации среднеквадратического отклонения (СКО), задают достаточно большое фиксированное число каналов сглаживания m (см. фиг. 4). Однако, если на вход устройства поступает нестационарная быстро меняющаяся дискретная последовательность (например, почти скачок), то на выходе устройства, в силу интегрирующего характера его работы, возникает фазовый сдвиг Δt (запаздывание) выходных дискрет, искажающий реальный ход изменения медианы процесса (см. Магданов Г.С. Об одном частном случае реализации оператора экспоненциального сглаживания/ СО АН СССР, Автометрия, №5, 1982, с. 85), причем Δt=mT, где Т - цикл работы устройства.The smoothed input discrete signal, usually of an additive structure, includes fluctuations, noise, interference, and a determined determinate basis (median) of a random process. The latter can have a wide range of changes in speed: from constant or slowly changing to high. In analogues and prototype to increase the accuracy (efficiency) of smoothing, i.e. minimization of standard deviation (RMS), specify a sufficiently large fixed number of smoothing channels m (see Fig. 4). However, if an unsteady, rapidly changing discrete sequence (for example, almost a jump) arrives at the input of the device, then, due to the integrating nature of its operation, a phase shift Δt (delay) of the output discrete occurs, distorting the actual course of the process median change (see Magdanov G.S. On one particular case of the implementation of the exponential smoothing operator / SB RAS AS, Avtometriya, No. 5, 1982, p. 85), moreover, Δt = mT, where T is the cycle of the device.

С увеличением числа (m) задействованных каналов сглаживания, т.е. повышения качества фильтрации случайных помех, увеличивается фазовый сдвиг и, как следствие (см. фиг. 5), снижается реакция устройства на изменение скорости медианы процесса (МП). Таким образом, степень сглаживания и реакция устройства на рост (или снижение) скорости МП являются противоречащими друг другу требованиями (см. Чуев Ю.В. «Прогнозирование количественных характеристик процессов» / «СР», 1975, гл. 4, с. 145-149).With an increase in the number (m) of smoothing channels involved, i.e. improving the filtering quality of random noise, the phase shift increases and, as a result (see Fig. 5), the response of the device to a change in the speed of the median process (MP) decreases. Thus, the degree of smoothing and the response of the device to an increase (or decrease) in the MP speed are conflicting requirements (see Chuyev Yu.V. “Forecasting the quantitative characteristics of processes” / “SR”, 1975, chap. 4, p. 145- 149).

Техническая задача для предлагаемого устройства заключается в автоматическом выборе величины степени сглаживания m (числа задействованных каналов сглаживания) обратно пропорциональной скорости медианы процесса, т.е. для стационарных и медленно меняющихся процессов степень сглаживания должна быть достаточно высокой, а для динамичных (быстро меняющихся) процессов ее следует выбирать минимальной.The technical problem for the proposed device is to automatically select the value of the degree of smoothing m (the number of smoothing channels involved) inversely proportional to the speed of the median of the process, i.e. for stationary and slowly changing processes, the degree of smoothing should be sufficiently high, and for dynamic (rapidly changing) processes, it should be selected as minimal.

Поэтому, в самонастраивающееся цифровое сглаживающее устройство, в состав которого входят: блок сглаживания, содержащий мультиплексор, регистр адреса и m=64 последовательно соединенных каналов, каждый из которых состоит из сумматора и регистра, выходы m=1, 2, 4, 8, 16, 32 и 64-го каналов заведены на информационные входы мультиплексора, адресный вход которого подключен к выходу регистра адреса, выход блока сглаживания является информационным выходом (уn), а вход первого канала - информационным входом (хn) устройства; субблок расчета скорости медианы процесса (МП), содержащий буфер регистровой памяти (предыстории входного дискретного процесса), блок инверторов, сумматор и схему формирования абсолютного значения скорости МП из блока инверторов и мультиплексора, выход которого является информационным выходом субблока; субблок подсчета приращений скорости процесса, содержащий два последовательно соединенных регистра хранения текущей y'n[(wT)] и предыдущей у'n[(w-l)T)] дискреты скорости МП, компаратор, два элемента И, 4-х разрядный счетчик приращений и третий элемент И; схема тактирования субблока подсчета приращений, содержащая элемент задержки, триггер, элемент И и регистр сдвига, для решения поставленной задачи введены субблок выбора степени сглаживания по скорости медианы процесса, содержащий компаратор, регистр сдвига, 4-х разрядный счетчик, блок инверторов, двухвходовой и трехвходовой элементы И; узел тактирования субблока выбора степени сглаживания, содержащий элемент задержки, трехвходовой элемент ИЛИ, триггер, генератор импульсов и элемент И; субблок коррекции степени сглаживания на отрицательной динамике (при снижении) скорости МП, содержащий триггер, первый элемент И, 7-ми разрядный счетчик, второй элемент И и инвертор, причем вход установки в «1» триггера субблока коррекции соединен с выходом третьего элемента И субблока подсчета приращений, а прямой выход триггера через инвертор заведен на третий вход трехвходового элемента И субблока выбора степени сглаживания, в котором на младший (первый) разряд регистра сдвига заведен высокий уровень логической «1», шина сдвига регистра, счетный вход счетчика, первый вход двухвходового элемента И и второй вход трехвходового элемента И подключены к выходу элемента И узла тактирования, шина установки в «0» счетчика и шина записи «1» в регистр сдвига соединены с тактирующим входом устройства, выход счетчика через блок инверторов заведен на вход регистра адреса блока сглаживания, а выход 4-го разряда счетчика - на второй вход двухвходового элемента И, выход которого соединен с шиной сброса в «0» регистра адреса блока сглаживания и со вторым входом элемента ИЛИ узла тактирования, шина записи в регистре адреса блока сглаживания подключена к первому входу элемента ИЛИ узла тактирования и к выходу трехвходового элемента И субблока выбора степени сглаживания, выход регистра сдвига которого подсоединен к первому (А) информационному входу компаратора с монтажным сдвигом на один разряд вправо (в сторону младших разрядов), второй (В) информационный вход компаратора, монтажно сдвинутый на (М) разрядов вправо (в сторону младших разрядов), подключен к выходу субблока расчета скорости МП, а управляющий выход соотношения (А>В) компаратора соединен с первым входом первого трехвходового элемента И субблока.Therefore, in a self-tuning digital smoothing device, which includes: a smoothing unit containing a multiplexer, an address register and m = 64 series-connected channels, each of which consists of an adder and a register, outputs m = 1, 2, 4, 8, 16 , 32 and 64 channels are connected to the information inputs of the multiplexer, the address input of which is connected to the output of the address register, the output of the smoothing unit is the information output ( n ), and the input of the first channel is the information input (x n ) of the device; a sub-block for calculating the speed of the median of the process (MP), containing a buffer of register memory (the history of the input discrete process), a block of inverters, an adder and a circuit for generating the absolute value of the speed of the MP from the block of inverters and multiplexer, the output of which is the information output of the sub-block; a sub-block for counting process speed increments, containing two series-connected storage registers for the current y ' n [(wT)] and the previous y' n [(wl) T)] MP speed samples, a comparator, two AND elements, a 4-bit increment counter, and third element AND; an increment counting subunit clocking circuit containing a delay element, a trigger, an AND element, and a shift register; to solve the problem, a subunit for selecting the degree of smoothing by the speed of the median of the process is introduced, containing a comparator, a shift register, a 4-bit counter, an inverter block, a two-input and a three-input And elements; a timing unit of a subunit for selecting a degree of smoothing, comprising a delay element, a three-input OR element, a trigger, a pulse generator, and an AND element; a subunit for correcting the degree of smoothing on the negative dynamics (with decreasing) of the MP speed, containing a trigger, a first element And, a 7-bit counter, a second element And, and an inverter, and the input to the “1” trigger of the correction subunit is connected to the output of the third element And the subunit increment counting, and the direct output of the trigger through the inverter is wired to the third input of the three-input element AND the subunit for choosing the degree of smoothing, in which the lowest (first) bit of the shift register has a high level of logical “1”, shift bus register , the counter counter input, the first input of the two-input element And and the second input of the three-input element And are connected to the output of the element And of the clock node, the setup bus at “0” of the counter and the write bus “1” to the shift register are connected to the clock input of the device, the counter output through the block of inverters is connected to the input of the register address of the smoothing unit, and the output of the 4th digit of the counter is connected to the second input of the two-input element And, the output of which is connected to the reset bus at “0” of the register address of the smoothing unit and is clocked with the second input of the OR element I, the write bus in the address register of the smoothing unit is connected to the first input of the OR element of the clock node and to the output of the three-input element AND subunit of choosing the degree of smoothing, the output of the shift register of which is connected to the first (A) information input of the comparator with the installation shift by one bit to the right (in side of the least significant bits), the second (B) information input of the comparator, mountingly shifted by (M) bits to the right (towards the least significant bits), is connected to the output of the subunit calculating the speed of the MP, and the control output of the ratio (A> ) Of comparator connected to the first input of the first AND gate trehvhodovogo subunit.

Сущность изобретения поясняется чертежами, на которых изображены: фиг. 1 - блок-схема предлагаемого устройства; фиг. 2 - блок-схема одного канала блока сглаживания; фиг. 3 - схема формирования абсолютного значения скорости МП; фиг. 4 - метрологическая характеристика (эффективность) блока сглаживания на m=64 канала; фиг. 5 - реакция (фазовый сдвиг, запаздывание) устройства на скачок МП; фиг. 6 - пример оценки фазового сдвига (запаздывания) выходной дискреты устройства для разных скоростей медианы входного процесса; приложение 1 и 2 - результаты моделирования работы устройства на ЭВМ при обработке нестационарных случайных процессов.The invention is illustrated by drawings, which depict: FIG. 1 is a block diagram of the proposed device; FIG. 2 is a block diagram of one channel of a smoothing unit; FIG. 3 is a diagram of the formation of the absolute value of the MP speed; FIG. 4 - metrological characteristic (efficiency) of the smoothing unit on m = 64 channels; FIG. 5 - reaction (phase shift, delay) of the device to the MP jump; FIG. 6 is an example of estimating a phase shift (delay) of an output discrete device for different speeds of the median of the input process; Appendix 1 and 2 - the results of modeling the operation of the device on a computer in the processing of non-stationary random processes.

Известны формулы численного дифференцирования для равноотстоящих точек, выраженные через значения функции в этих точках (Демидович Б.П. и Марон И.А. Основы вычислительной математики. М., «ФМ», 1960, гл. XV, § 4, стр. 573), в частности, для трех точек имеем следующую формулу центральной производной:Formulas of numerical differentiation for equally spaced points are known, expressed in terms of the function values at these points (Demidovich B. P. and Maron I. A. Fundamentals of Computational Mathematics. M., “FM”, 1960, chap. XV, § 4, p. 573 ), in particular, for three points we have the following formula for the central derivative:

Figure 00000001
Figure 00000001

где уп, Уп-1, Уп-2 - соответственно, первая (текущая), вторая и третья (конечная) расчетные точки (ординаты) буфера хранения предыстории входной сглаженной дискретной последовательности.where y p , y p-1 , y p-2 - respectively, the first (current), second and third (final) calculated points (ordinates) of the storage buffer of the history of the input smoothed discrete sequence.

В численном анализе - это система равноотстоящих точек с шагом h, переходя в реальный масштаб времени и выбирая две точки (ординаты) буфера предыстории (текущую и конечную) получим следующую модификацию формулы вычисления скорости медианы сглаживаемого случайного процесса:In numerical analysis, this is a system of equally spaced points with a step h, going to the real time scale and choosing two points (ordinates) of the history buffer (current and final), we obtain the following modification of the formula for calculating the median speed of a smoothed random process:

Figure 00000002
Figure 00000002

где Н=2h - временной интервал замера скорости; уп и уп-Н - текущая и конечная ординаты буфера предыстории; Н=NT, где N - количество регистров в буфере, Т - цикл работы устройства.where H = 2h is the time interval for measuring speed; y p and y p-N - current and final ordinates of the history buffer; H = NT, where N is the number of registers in the buffer, T is the cycle of the device.

Устройство содержит (см. фиг. 1) блок сглаживания 1, состоящий из многоканального сглаживающего устройства 2 (см. авт. св. СССР №748417, кл. G06F 15/32, бюл. №26, 1980) каскадной структуры с m=64 последовательно соединенными каналами 3 (см. фиг. 2), каждый из которых содержит сумматор 4 и регистр 5, мультиплексора 6 и регистра 7 хранения адреса (к) числа задействованных каналов сглаживания m=2k; субблок 8 расчета скорости медианы процесса, содержащий буфер регистровой памяти предыстории процесса из N последовательно соединенных регистров 9, блок инверторов 10, сумматор 11 и схему 12 формирования абсолютного значения скорости (|у'п|) из блока инверторов 13 и мультиплексора 14; субблок 15 выбора степени сглаживания (m) по скорости медианы процесса, содержащий компаратор 16, регистр сдвига 17, счетчик 18, блок инверторов 19, двухвходовой элемент И 20 и трехвходовой элемент И 21; узел тактирования 22, включающий в себя элемент задержки 23, элемент ИЛИ 24, триггер 25, элемент И 26 и генератор импульсов 27 (fr); субблок 28 подсчета приращений скорости МП, содержащий последовательно соединенные регистры 29 и 30 (формирующие буфер предыстории приращений скорости МП), компаратор 31, два элемента И 32 и 33, 4-х разрядный счетчик 34 отрицательных приращений (снижения) скорости МП и третий элемент И 35; схема тактирования 36 субблока подсчета приращений, содержащая элемент задержки 37, триггер 38, элемент И 39 и регистр сдвига 40; субблок 41 коррекции степени сглаживания на отрицательной динамике (при снижении) скорости МП, содержащий триггер 42, первый элемент И 43, второй элемент И 44, 7-ми разрядный счетчик 45 и инвертор 46; информационные вход 47 (хn), выход 48 (уn) и тактирующий вход 49 (fт) устройства.The device contains (see Fig. 1) a smoothing unit 1, consisting of a multi-channel smoothing device 2 (see ed. St. USSR No. 748417, class G06F 15/32, bull. No. 26, 1980) of a cascade structure with m = 64 sequentially connected channels 3 (see Fig. 2), each of which contains an adder 4 and a register 5, a multiplexer 6 and a register 7 for storing the address (k) of the number of smoothing channels involved m = 2 k ; a subunit 8 for calculating the speed of the median of the process, containing a buffer of register history of the process from N series-connected registers 9, an inverter unit 10, an adder 11, and an absolute speed value (| y ′ n |) generating circuit 12 from the inverter unit 13 and the multiplexer 14; a subunit 15 for selecting a smoothing degree (m) according to the speed of the median of the process, comprising a comparator 16, a shift register 17, a counter 18, an inverter block 19, a two-input element And 20, and a three-input element And 21; a timing unit 22, including a delay element 23, an OR element 24, a trigger 25, an AND element 26 and a pulse generator 27 (f r ); a subunit 28 for counting the MP speed increments, containing serially connected registers 29 and 30 (forming a buffer for the history of MP speed increments), a comparator 31, two elements And 32 and 33, a 4-bit counter 34 negative increments (decreases) in the MP speed and the third element And 35; a timing circuit 36 of a subunit of increment counting, comprising a delay element 37, a trigger 38, an AND element 39, and a shift register 40; a subunit 41 for correcting the degree of smoothing on the negative dynamics (with decreasing) of the MP speed, comprising a trigger 42, a first And 43 element, a second And 44 element, a 7-bit counter 45 and an inverter 46; information input 47 (x n ), output 48 (y n ) and the clock input 49 (f t ) of the device.

Алгоритм выбора величины степени (канала) сглаживания m обратно пропорциональной величине скорости медианы процесса построен на сравнении этих величин. Диапазон кодов степени сглаживания (1÷64) имеет семь фиксированных ступеней (каналов) m=1, 2, 4, 8, 16, 32 и 64 (см. фиг. 4), чтобы сделать код скорости медианы процесса соизмеримым с этим диапазоном, он делится на масштабный коэффициент Км:Vm=Vn/Км, где Vm - приведенная (виртуальная) скорость медианы процесса, причем ее максимальное значение не должно превышать предельного кода степени сглаживания в устройстве (m=64), т.е Vm макс.<64. Поскольку масштабный коэффициент Км зависит от емкости разрядной сетки аналого-цифрового преобразования (АЦП) входного сигнала, то для 12-ти разрядного АЦП: Км=4096/64=26, М=6; для 10-ти разрядного АЦП:Км=1024/64=24, М=4 и т.д.The algorithm for choosing the degree (channel) of smoothing m is inversely proportional to the speed value of the median of the process based on a comparison of these values. The range of smoothing degree codes (1 ÷ 64) has seven fixed steps (channels) m = 1, 2, 4, 8, 16, 32 and 64 (see Fig. 4) to make the median speed code comparable with this range, it is divided by the scale factor K m : V m = V n / K m , where V m is the reduced (virtual) speed of the median of the process, and its maximum value should not exceed the limit code of the degree of smoothing in the device (m = 64), t. e V m max . <64. Since the scale factor K m depends on the capacity of the bit grid of the analog-to-digital conversion (ADC) of the input signal, then for a 12-bit ADC: K m = 4096/64 = 2 6 , M = 6; for a 10-bit ADC: K m = 1024/64 = 2 4 , M = 4, etc.

Операция приведения кода скорости медианы процесса к требуемому диапазону (0÷64) путем деления ее на масштабный коэффициент производится монтажно - путем сдвига выходных шин субблока 8 расчета скорости МП на М разрядов вправо при вводе их на второй информационный вход компаратора 16 субблока 15 выбора степени сглаживания. Такая операция на блок-схеме (см. фиг. 1) обозначена кружочком.The operation of bringing the speed code of the median of the process to the required range (0 ÷ 64) by dividing it by a scale factor is performed by editing - by shifting the output buses of subunit 8 to calculate the MP speed by M bits to the right when entering them to the second information input of the comparator 16 of the subunit 15 to select the degree of smoothing . Such an operation in the flowchart (see Fig. 1) is indicated by a circle.

Цикл работы устройства состоит из одного такта, тактирующий импульс (fт) со входа 49 устройства инициирует работу блока сглаживания 1, каждый канал которого реализует оператор экспоненциального сглаживания yn=1/2(xn+yn-1). Степень (канал) сглаживания m=2k выбирается мультиплексором 6 в соответствии с кодом адреса канала к=0÷6 в регистре 7. Ордината уn, предварительно сглаженного входного случайного процесса, с выхода 4-го канала блока 1 поступает в первый регистр 9 блока регистровой памяти субблока 8 расчета скорости процесса, одновременно производится перезапись (сдвиг) предшествующих ординат в соседние регистры 9 (т.е. формируется предыстория процесса), по формуле (2) рассчитывается скорость медианы процесса, а на выходе субблока 8 устанавливается ее абсолютное значение Vn. Тактирующий сигнал (fт) со входа 49 записывает «1» в первый (младший) разряд регистра сдвига 17, обнуляет счетчик 18 субблока 15 выбора степени (канала) сглаживания и установкой в «1» триггера 25 инициирует работу узла тактирования 22. Последний - вырабатывает от генератора 27 серию минитактов (fr), причем fr>>fт, первый и последующие из которых сдвигают «1» в регистре сдвига 17 влево на один разряд, формируя в нем потактно (S=l÷7), позиционный код А=2S-1, который в компараторе 16 сравнивается с кодом приведенной скорости процесса В=Vm, одновременно в счетчике 18 идет подсчет количества поступивших импульсов сдвига (S). Вышеперечисленные операции будут продолжаться до выполнения в компараторе 16 соотношения (А>В), высокий уровень («1») выходного сигнала которого, в этом случае, через трехвходовой элемент И 21 разрешит запись в регистр адреса 7 канала блока сглаживания 1 (через блок инверторов 19) инверсного кода счетчика 18 к=S, т.е. выберется канал сглаживания (m), соответствующий скорости медианы процесса. Одновременно, этим же сигналом минитакта с выхода элемента И 21 через элемент ИЛИ 24 обнулится триггер 25, завершив тем самым работу узла тактирования 22 и субблока 15 в этом такте. Инверсия кода количества сдвигов в счетчике 18 делает степень (номер канала) сглаживания m=2k обратно пропорциональной скорости медианы процесса (см. таблицу).Device operation cycle consists of one clock cycle, timing pulse (f T) from the input device 49 initiates operation of the smoothing block 1, each of which channel realizes operator exponential smoothing y n = 1/2 (x n + y n-1). The degree (channel) of smoothing m = 2 k is selected by multiplexer 6 in accordance with the channel address code k = 0 ÷ 6 in register 7. The ordinate of n , a pre-smoothed input random process, from the output of the 4th channel of block 1 goes to the first register 9 block of the register memory of the subunit 8 for calculating the speed of the process, at the same time, the previous ordinates are rewritten (shifted) to neighboring registers 9 (i.e., the process history is formed), the median speed of the process is calculated by formula (2), and its absolute value is established at the output of the subunit 8 The values V n. The clock signal (f t ) from the input 49 writes “1” to the first (least) bit of the shift register 17, zeroes the counter 18 of the subunit 15 to select the degree (channel) of smoothing, and setting the trigger 25 to “1” initiates the operation of the clock node 22. The last - generates a series of minitacts (f r ) from generator 27, with f r >> f t , the first and subsequent of which shift “1” in the shift register 17 to the left by one digit, forming in it tactfully (S = l ÷ 7), positional code A = 2 S-1 , which in the comparator 16 is compared with the code of the reduced process speed B = V m , simultaneously to the counter E 18 is counting the number of received shear pulses (S). The above operations will continue until the ratio (A> B) is executed in the comparator 16, the high level ("1") of the output signal of which, in this case, through the three-input element And 21 will allow writing to the address register 7 of the channel of smoothing block 1 (through the inverter block 19) inverse counter code 18 k = S, i.e. a smoothing channel (m) corresponding to the speed of the median of the process is selected. At the same time, the trigger signal 25 is reset to zero by the same mini-tact signal from the output of the And 21 element through the OR 24 element, thereby completing the operation of the clock node 22 and the subunit 15 in this clock cycle. The inversion of the code of the number of shifts in the counter 18 makes the degree (channel number) of smoothing m = 2 k inversely proportional to the speed of the median of the process (see table).

Figure 00000003
Figure 00000003

При отрицательной динамике (снижении, спаде) скорости МП, т.е. при переходе с любой скорости МП на меньшую, например, почти нулевую (стационарную) субблок 15 почти сразу устанавливает максимальную степень (канал) сглаживания m=64. Однако, в составе выходной дискреты этого канала, долгое время, доля прошлых дискрет с более высокими весами будет превалировать над долями текущих (свежих, с малыми весами) дискрет нового стационарного режима (см. фиг. 2, а.с. СССР №686034, кл. G06F 15/32, бюл. №34, 1979). Отсюда, существенный фазовый сдвиг (запаздывание) на выходе устройства в начале стационарного режима (см. Приложение 1 и 2, колонки 9 (dYm) и 10 (dYk), такты W=410÷473).With a negative dynamics (decrease, decline) of the MP velocity, i.e. when switching from any speed of the magnetic field to a lower one, for example, almost zero (stationary) subunit 15 almost immediately sets the maximum degree (channel) of smoothing m = 64. However, as part of the output samples of this channel, for a long time, the proportion of past samples with higher weights will prevail over the fractions of the current (fresh, with small weights) discrete of the new stationary mode (see Fig. 2, USSR AS No. 686034, C. G06F 15/32, bull. No. 34, 1979). Hence, a significant phase shift (delay) at the output of the device at the beginning of the stationary mode (see Appendix 1 and 2, columns 9 (dYm) and 10 (dYk), cycles W = 410 ÷ 473).

Субблок 28 определяет момент начала отрицательной динамики, т.е. переход на другую (меньшую) скорость МП, путем подсчета в 4-х разрядном счетчике 34 подряд восемь только отрицательных приращений (А<В) скорости МП: Δy'n=y'n[wT]-y'n[(w-1)]. Положительные приращения (А>В) обнуляют счетчик 34. Схема тактирования 36 с выхода регистра сдвига 40 формирует серию минитактов («а», «в» и «с») для инициации работы субблока 28. Высокий уровень («1») выхода 4-го разряда счетчика 34 разрешит минитактом «с» установить в «1» триггер 42 (dd=l) субблока 41 коррекции степени сглаживания на отрицательной динамике, который инверсным выходом 46 запретит запись (к) на новом стационарном режиме в регистр адреса 7, в последнем останется адрес (к) кода канала (степени) сглаживания предыдущего скоростного режима с минимальным (или существенно меньшим) фазовым сдвигом. Через 64 такта (ΔТ=64Т - интервал достаточный для смены текущих дискрет блока сглаживания 1 новой информацией) 7-й разряд счетчика 45 очередным тактовым сигналом со входа 49 обнулит триггер 42 (dd=0), последний инверсным выходом 46 разрешит работу субблока 15 на других скоростных режимах.Subunit 28 determines the moment of onset of negative dynamics, i.e. transition to another (lower) MP speed, by counting in a 4-digit counter 34 in a row, eight only negative increments (A <B) of the MP speed: Δy ' n = y' n [wT] -y ' n [(w-1 )]. Positive increments (A> B) zero the counter 34. The clock circuit 36 from the output of the shift register 40 forms a series of minitacts ("a", "b" and "c") to initiate the operation of subunit 28. High level ("1") of output 4 -th discharge of counter 34 will allow with a mini-tact “c” to set trigger “42” (dd = l) of subunit 41 for correcting the degree of smoothing on negative dynamics, which will invert output 46 prohibit writing (to) in the new stationary mode to address register 7, in the last will be the address (k) of the channel code (degree) of smoothing the previous speed mode from min imal (or significantly smaller) phase shift. After 64 clock cycles (ΔТ = 64Т - the interval is sufficient to change the current discretization of the smoothing unit 1 with new information), the 7th bit of the counter 45 with the next clock signal from input 49 will reset trigger 42 (dd = 0), the last inverse output 46 will allow subunit 15 to work 15 other speed modes.

Для исключения неопределенности в работе блока сглаживания 1 при возможном превышении скорости МП (например, при скачке) максимального кода степени сглаживания Vm макс.>64 (m=64) выход 4-го разряда счетчика 18 (S=8) позволит через элемент И 20 очередному импульсу минитакта сбросить в «0» счетчик адреса 7 (к=0) - на выходе блока сглаживания установится минимальная степень (канал) сглаживания (m=1).To eliminate the uncertainty in the operation of the smoothing unit 1 when the MP speed is possibly exceeded (for example, during a jump) of the maximum smoothing degree code V m max. > 64 (m = 64) the output of the 4th discharge of counter 18 (S = 8) will allow the I-20 element to reset the next counter of address 7 (k = 0) to the “0” next pulse of minitact - the smallest degree (channel ) smoothing (m = 1).

В приложении 1 и 2 приведены результаты моделирования работы устройства на ЭВМ:

Figure 00000004
Appendix 1 and 2 show the results of modeling the operation of the device on a computer:
Figure 00000004

гдеWhere

Zn - случайный процесс, характеризующий помеху;Z n is a random process characterizing the interference;

Yw - детерминированная основа (эталон) сглаживаемого случайного процесса (СП) Хп;Y w - deterministic basis (standard) of the smoothed random process (SP) X p ;

Ym - выходная дискрета сглаженного СП, медиана процесса (МП).

Figure 00000005
Y m - output discrete smoothed SP, median of the process (MP).
Figure 00000005

ПРИЛОЖЕНИЕ 1. Самонастраивающееся цифровое сглаживающее устройствоAPPENDIX 1. Self-adjusting digital smoothing device

Результаты моделирования работы устройства при обработке (сглаживании) нестационарного случайного процесса (СП).The results of modeling the operation of the device during processing (smoothing) of a non-stationary random process (SP).

Параметры СП: Объем реализации n=500; Среднее квадратич. отклонение σ[Хn]=9.SP parameters: Sales volume n = 500; Mean square deviation σ [Xn] = 9.

Figure 00000006
Figure 00000006

Параметры устройства: Временной интервал замера скорости H=NT=10T. Константа перехода на динамику (ТГ=1)при снижении скорости СП: Nd>10. Время (при ТГ=1) коррекции сглаженного СП после начала динамики Tkor=64T. Масштабный коэффициент приведения Км=8=23, М=3.Device parameters: Time interval for measuring speed H = NT = 10T. The transition constant to the dynamics (TG = 1) with a decrease in the velocity of the joint venture: Nd> 10. The time (at TG = 1) of the correction of the smoothed SP after the beginning of the dynamics is Tkor = 64T. The scale reduction coefficient Km = 8 = 2 3 , M = 3.

Н=10Т, М=3[Км=8], Tkor=64T, Nd=10T, Yw(Makc)=7350.H = 10T, M = 3 [Km = 8], Tkor = 64T, Nd = 10T, Yw (Makc) = 7350.

Figure 00000007
Figure 00000007

Figure 00000008
Figure 00000008

Figure 00000009
Figure 00000009

ПРИЛОЖЕНИЕ 2. Самонастраивающееся цифровое сглаживающее устройствоAPPENDIX 2. Self-tuning digital smoothing device

Результаты моделирования работы устройства при обработке (сглаживании) нестационарного случайного процесса (СП). Параметры СП: Объем реализации n=500; Среднее квадратич. отклонение σ[Хn]=9.The results of modeling the operation of the device during processing (smoothing) of a non-stationary random process (SP). SP parameters: Sales volume n = 500; Mean square deviation σ [Xn] = 9.

Figure 00000010
Figure 00000010

Параметры устройства: Временной интервал замера скорости H=NT=10T. Константа перехода на динамику (ТГ=1)при снижении скорости СП: Nd>10. Время (при ТГ=1) коррекции сглаженного СП после начала динамики Tkor=64T. Масштабный коэффициент приведения Км=8=23, М=3.Device parameters: Time interval for measuring speed H = NT = 10T. The transition constant to the dynamics (TG = 1) with a decrease in the velocity of the joint venture: Nd> 10. The time (at TG = 1) of the correction of the smoothed SP after the beginning of the dynamics is Tkor = 64T. The scale reduction coefficient Km = 8 = 2 3 , M = 3.

Н=10Т, М=3[Км=8], Tkor=64T, Nd=10T, Yw(Маkс)=7347.H = 10T, M = 3 [Km = 8], Tkor = 64T, Nd = 10T, Yw (Max) = 7347.

Figure 00000011
Figure 00000011

Figure 00000012
Figure 00000012

Figure 00000013
Figure 00000013

Claims (1)

Самонастраивающееся цифровое сглаживающее устройство, в состав которого входят: блок сглаживания, содержащий мультиплексор, регистр адреса и m=64 последовательно соединенных каналов, каждый из которых состоит из сумматора и регистра, выходы m=1, 2, 4, 8, 16, 32 и 64-го каналов заведены на информационные входы мультиплексора, адресный вход которого подключен к выходу регистра адреса, выход блока сглаживания является информационным выходом (yn), а вход первого канала - информационным входом (xn) устройства; субблок расчета скорости медианы процесса (МП), содержащий буфер регистровой памяти (предыстории входного дискретного процесса), блок инверторов, сумматор и схему формирования абсолютного значения скорости МП из блока инверторов и мультиплексора, выход которого является информационным выходом субблока; субблок подсчета приращений скорости процесса, содержащий два последовательно соединенных регистра хранения текущей y'n[(wT)] и предыдущей у'n[(w-1)T)] дискрет скорости МП, компаратор, два элемента И, 4-разрядный счетчик приращений и третий элемент И; схема тактирования субблока подсчета приращений, содержащая элемент задержки, триггер, элемент И и регистр сдвига, отличающееся тем, что в него введены: субблок выбора степени сглаживания по скорости медианы процесса, содержащий компаратор, регистр сдвига, 4-разрядный счетчик, блок инверторов, двухвходовый и трехвходовый элементы И; узел тактирования субблока выбора степени сглаживания, содержащий элемент задержки, трехвходовый элемент ИЛИ, триггер, генератор импульсов и элемент И; субблок коррекции степени сглаживания на отрицательной динамике (при снижении) скорости МП, содержащий триггер, первый элемент И, 7- разрядный счетчик, второй элемент И и инвертор, причем вход установки в «1» триггера субблока коррекции соединен с выходом третьего элемента И субблока подсчета приращений, а прямой выход триггера через инвертор заведен на третий вход трехвходового элемента И субблока выбора степени сглаживания, в котором на младший (первый) разряд регистра сдвига заведен высокий уровень логической «1», шина сдвига регистра, счетный вход счетчика, первый вход двухвходового элемента И и второй вход трехвходового элемента И подключены к выходу элемента И узла тактирования, шина установки в «0» счетчика и шина записи «1» в регистр сдвига соединены с тактирующим входом устройства, выход счетчика через блок инверторов заведен на вход регистра адреса блока сглаживания, а выход 4-го разряда счетчика - на второй вход двухвходового элемента И, выход которого соединен с шиной сброса в «0» регистра адреса блока сглаживания и со вторым входом элемента ИЛИ узла тактирования, шина записи в регистре адреса блока сглаживания подключена к первому входу элемента ИЛИ узла тактирования и к выходу трехвходового элемента И субблока выбора степени сглаживания, выход регистра сдвига которого подсоединен к первому (А) информационному входу компаратора с монтажным сдвигом на один разряд вправо (в сторону младших разрядов), второй (В) информационный вход компаратора, монтажно сдвинутый на (М) разрядов вправо (в сторону младших разрядов), подключен к выходу субблока расчета скорости МП, а управляющий выход соотношения (А>В) компаратора соединен с первым входом первого трехвходового элемента И субблока.A self-tuning digital smoothing device, which includes: a smoothing unit containing a multiplexer, an address register and m = 64 series-connected channels, each of which consists of an adder and a register, outputs m = 1, 2, 4, 8, 16, 32 and The 64th channel is connected to the information inputs of the multiplexer, the address input of which is connected to the output of the address register, the output of the smoothing unit is the information output (y n ), and the input of the first channel is the information input (x n ) of the device; a sub-block for calculating the speed of the median of the process (MP), containing a buffer of register memory (the history of the input discrete process), a block of inverters, an adder and a circuit for generating the absolute value of the speed of the MP from the block of inverters and multiplexer, the output of which is the information output of the sub-block; a subunit for counting process speed increments containing two sequentially connected storage registers for the current y ' n [(wT)] and the previous y' n [(w-1) T)] MP speed discrete, comparator, two AND elements, 4-bit increment counter and the third element And; clock circuit of the increment counting subunit, containing a delay element, a trigger, an AND element, and a shift register, characterized in that it includes: a subunit for selecting the degree of smoothing by the speed of the median of the process, containing a comparator, a shift register, a 4-bit counter, an inverter block, a two-input and three-input elements And; a timing unit of a subunit for selecting a degree of smoothing, comprising a delay element, a three-input OR element, a trigger, a pulse generator, and an AND element; a subunit for correcting the degree of smoothing at a negative dynamics (when decreasing) the MP speed, containing a trigger, a first element And, a 7-bit counter, a second element And, and an inverter, and the input to the “1” trigger of the correction subunit is connected to the output of the third element And of the counting subunit increments, and the direct output of the trigger through the inverter is wired to the third input of the three-input element AND subunit to select the degree of smoothing, in which the lowest (first) bit of the shift register has a high level of logical “1”, the register shift bus, the even input of the counter, the first input of the two-input element And and the second input of the three-input element And are connected to the output of the element And of the clock node, the setup bus to “0” of the counter and the write bus “1” to the shift register are connected to the clock input of the device, the counter output through the inverter block wound up at the input of the address register of the smoothing unit, and the output of the 4th digit of the counter - at the second input of the two-input element And, the output of which is connected to the reset bus at "0" of the address register of the smoothing unit and with the second input of the OR element of the clock node, the write bus in the address register of the smoothing unit is connected to the first input of the OR element of the clock node and to the output of the three-input element AND subunit of choosing the degree of smoothing, the output of the shift register of which is connected to the first (A) information input of the comparator with the installation shift by one bit to the right (to the lower bits), the second (B) information input of the comparator, mountingly shifted by (M) bits to the right (towards the lower bits), is connected to the output of the sub-block for calculating the MP speed, and the control output of the ratio (A> B) omparatora connected to the first input of the first AND gate trehvhodovogo subunit.
RU2017125653A 2017-07-17 2017-07-17 Self-tuning digital smoothing device RU2665906C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017125653A RU2665906C1 (en) 2017-07-17 2017-07-17 Self-tuning digital smoothing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017125653A RU2665906C1 (en) 2017-07-17 2017-07-17 Self-tuning digital smoothing device

Publications (1)

Publication Number Publication Date
RU2665906C1 true RU2665906C1 (en) 2018-09-04

Family

ID=63460066

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017125653A RU2665906C1 (en) 2017-07-17 2017-07-17 Self-tuning digital smoothing device

Country Status (1)

Country Link
RU (1) RU2665906C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2786204C1 (en) * 2022-08-15 2022-12-19 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" Digital smoother

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU686034A1 (en) * 1977-05-10 1979-09-15 Предприятие П/Я М-5953 Multichannel digital smoothing device
SU748417A1 (en) * 1978-06-12 1980-07-15 Предприятие П/Я М-5953 Multichannel digital smoothing device
SU864292A1 (en) * 1979-10-26 1981-09-15 Научно-Исследовательский Институт Прикладных Физических Проблем Белорусского Государственного Университета Им. В.И.Ленина Digital smoothing device
SU1092520A1 (en) * 1983-01-07 1984-05-15 Предприятие П/Я М-5619 Digital smoothing device
RU2010325C1 (en) * 1991-02-06 1994-03-30 Ульяновское государственное особое конструкторское бюро "Альфа" Digital computing device
US20050130224A1 (en) * 2002-05-31 2005-06-16 Celestar Lexico- Sciences, Inc. Interaction predicting device
RU2455682C1 (en) * 2011-07-08 2012-07-10 Государственное образовательное учреждение высшего профессионального образования "Казанский государственный энергетический университет" (КГЭУ) Digital predictor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU686034A1 (en) * 1977-05-10 1979-09-15 Предприятие П/Я М-5953 Multichannel digital smoothing device
SU748417A1 (en) * 1978-06-12 1980-07-15 Предприятие П/Я М-5953 Multichannel digital smoothing device
SU864292A1 (en) * 1979-10-26 1981-09-15 Научно-Исследовательский Институт Прикладных Физических Проблем Белорусского Государственного Университета Им. В.И.Ленина Digital smoothing device
SU1092520A1 (en) * 1983-01-07 1984-05-15 Предприятие П/Я М-5619 Digital smoothing device
RU2010325C1 (en) * 1991-02-06 1994-03-30 Ульяновское государственное особое конструкторское бюро "Альфа" Digital computing device
US20050130224A1 (en) * 2002-05-31 2005-06-16 Celestar Lexico- Sciences, Inc. Interaction predicting device
RU2455682C1 (en) * 2011-07-08 2012-07-10 Государственное образовательное учреждение высшего профессионального образования "Казанский государственный энергетический университет" (КГЭУ) Digital predictor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2786204C1 (en) * 2022-08-15 2022-12-19 Федеральное государственное бюджетное образовательное учреждение высшего образования "Казанский государственный энергетический университет" Digital smoother

Similar Documents

Publication Publication Date Title
RU2451328C1 (en) Adaptive digital predictor
US20200026497A1 (en) Computation circuit, computation device and system including the same
RU2450343C1 (en) Digital predicting and differentiating device
RU2455682C1 (en) Digital predictor
RU2446454C1 (en) Digital predictor
JP2018101869A (en) Delay circuit, count value generation circuit and physical quantity sensor
RU2665906C1 (en) Self-tuning digital smoothing device
RU2517322C1 (en) Adaptive digital predicting and differentiating device
RU2517316C1 (en) Adaptive digital predictor
RU2475831C1 (en) Adaptive digital predicting and differentiating device
RU2622852C1 (en) Adaptive digital smoothing and predictive device
RU2517317C1 (en) Adaptive digital predicting and differentiating device
RU2477887C1 (en) Digital predictor
RU2626338C1 (en) Adaptive digital smoothing and predictive device
RU2535467C1 (en) Adaptive digital differentiating and predicting device
RU2680217C1 (en) Digital predictor
WO2018081945A1 (en) Method for detecting background noise of sensor, and device thereof
RU2446461C2 (en) Digital predictor
RU2470359C1 (en) Digital predicting and differentiating device
RU2665908C1 (en) Adaptive smoothing device
RU2449350C1 (en) Digital predicting and differentiating device
RU2629641C1 (en) Digital predictor
RU2459241C1 (en) Digital predictor
RU2444123C1 (en) Adaptive smoothing device
RU2629643C2 (en) Adaptive digital predictor

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190718