RU2660212C1 - Method for manufacturing dielectric insulation - Google Patents
Method for manufacturing dielectric insulation Download PDFInfo
- Publication number
- RU2660212C1 RU2660212C1 RU2017104204A RU2017104204A RU2660212C1 RU 2660212 C1 RU2660212 C1 RU 2660212C1 RU 2017104204 A RU2017104204 A RU 2017104204A RU 2017104204 A RU2017104204 A RU 2017104204A RU 2660212 C1 RU2660212 C1 RU 2660212C1
- Authority
- RU
- Russia
- Prior art keywords
- substrate
- groove
- leakage currents
- technology
- dielectric insulation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000009413 insulation Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- -1 oxygen ions Chemical class 0.000 claims abstract description 5
- 239000002131 composite material Substances 0.000 claims abstract description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000005611 electricity Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
Description
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления диэлектрической изоляции с низкими токами утечек.The invention relates to the field of production technology of semiconductor devices, in particular to a technology for the manufacture of dielectric insulation with low leakage currents.
Известен способ изготовления диэлектрической изоляции [патент №4983537 США, МКИ H01L 21/76] скрытым слоем SiO2, заполняющим протравленную в кремниевую Si подложку канавку, позволяющий исключить образование паразитного проводящего канала у боковых стенок в Si и снизить напряженность электрического поля и тока утечки. В кремниевой Si подложке формируется канавка, внутренняя поверхность канавки термически окисляется, после чего проводится ПФХО слоя SiO2, заполняющего объем канавки, который выступает в качестве скрытого защитного изолирующего слоя.A known method of manufacturing a dielectric insulation [US patent No. MK801737, MKI H01L 21/76] with a hidden layer of SiO 2 filling the groove etched into the silicon Si substrate, eliminating the formation of a spurious conductive channel at the side walls in Si and reducing the electric field and leakage current. A groove is formed in the silicon Si substrate, the inner surface of the groove is thermally oxidized, and then a PFC of a SiO 2 layer is filled to fill the volume of the groove, which acts as a hidden protective insulating layer.
Структуры, изготовленные по такой технологии, из-за низкой технологичности имеют высокую дефектность, которая ухудшает параметры приборов.Structures made using this technology, due to their low manufacturability, have high defectiveness, which degrades the parameters of the devices.
Известен способ формирования изоляции в полупроводниковом приборе [патент №5059550 США, МКИ H01L 21/76] с изолирующей канавкой. В кремниевой Si подложке вытравливается канавка, затем на подложке формируется трехслойная изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4 и осажденного методом ПФХО слоя SiO2. Проводится заполнение канавки осажденным поликремнием с его последующим удалением с внешней стороны канавки. Методом ПФХО осаждается слой SiO2, и формируются боковые стенки канавки.A known method of forming insulation in a semiconductor device [US patent No. 5059550 USA, MKI H01L 21/76] with an insulating groove. A groove is etched in the silicon Si substrate, then a three-layer insulating film is formed on the substrate, consisting of successively deposited layers of thermal oxide, silicon nitride Si 3 N 4 and a SiO 2 layer deposited by the PFC method. The groove is filled with precipitated polysilicon and then removed from the outside of the groove. The SiO 2 layer is deposited by the PFC method and the side walls of the groove are formed.
Недостатками этого способа являются:The disadvantages of this method are:
- повышенные значения токов утечек;- increased values of leakage currents;
- низкая технологичность;- low manufacturability;
- высокая дефектность.- high defectiveness.
Задача, решаемая изобретением: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.The problem solved by the invention: reducing leakage currents, ensuring manufacturability, improving instrument parameters, improving quality and increasing yield.
Задача решается тем, что на кремниевой подложке после формирования изолирующей пленки, состоящей из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4, структура легируется ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2 и проводят термический отжиг при температуре 970°C в течение 1 часа в атмосфере азота.The problem is solved in that on the silicon substrate after the formation of an insulating film consisting of successively deposited layers of thermal oxide, silicon nitride Si 3 N 4 , the structure is doped with oxygen ions with an energy of 50 keV, a dose of 1 * 10 16 cm -2 and thermal annealing is carried out at temperature of 970 ° C for 1 hour in a nitrogen atmosphere.
Технология способа состоит в следующем: на кремниевой подложке вытравливается канавка, затем на подложке формируется изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4, и проводится легирование составного слоя ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2 с последующим термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота.The technology of the method consists in the following: a groove is etched on a silicon substrate, then an insulating film is formed on the substrate, consisting of successively deposited layers of thermal oxide, silicon nitride Si 3 N 4 , and the composite layer is doped with oxygen ions with an energy of 50 keV, dose 1 * 10 16 cm -2 followed by thermal annealing at a temperature of 970 ° C for 1 hour in a nitrogen atmosphere.
По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы, см. табл.According to the proposed method, semiconductor devices were manufactured and investigated, see table.
Экспериментальные исследования показали, что выход годных полупроводниковых приборов на партии пластин, сформированных в оптимальном режиме, увеличился на 17,9%.Experimental studies have shown that the yield of suitable semiconductor devices in a batch of wafers formed in the optimal mode increased by 17.9%.
Технический результат: снижение токов утечек в полупроводниковых структурах, обеспечение технологичности, улучшение параметров, повышение качества и увеличение процента выхода годных.Effect: reduction of leakage currents in semiconductor structures, ensuring manufacturability, improving parameters, improving quality and increasing yield.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operating temperature range was normal and consistent with the requirements.
Предложенный способ изготовления диэлектрической изоляции путем формирования из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4; с последующим легированием ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2 и термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота позволяет повысить процент выхода годных приборов, улучшить их качество и надежность.The proposed method for the manufacture of dielectric insulation by forming from successively deposited layers of thermal oxide, silicon nitride Si 3 N 4 ; followed by doping with oxygen ions with an energy of 50 keV, a dose of 1 * 10 16 cm -2 and thermal annealing at a temperature of 970 ° C for 1 hour in a nitrogen atmosphere, it allows to increase the percentage of suitable devices, to improve their quality and reliability.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017104204A RU2660212C1 (en) | 2017-02-08 | 2017-02-08 | Method for manufacturing dielectric insulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017104204A RU2660212C1 (en) | 2017-02-08 | 2017-02-08 | Method for manufacturing dielectric insulation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2660212C1 true RU2660212C1 (en) | 2018-07-05 |
Family
ID=62815598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2017104204A RU2660212C1 (en) | 2017-02-08 | 2017-02-08 | Method for manufacturing dielectric insulation |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2660212C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2796455C1 (en) * | 2022-12-07 | 2023-05-23 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method for manufacturing semiconductor structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930642A (en) * | 1997-06-09 | 1999-07-27 | Advanced Micro Devices, Inc. | Transistor with buried insulative layer beneath the channel region |
| SU1552933A1 (en) * | 1988-05-24 | 2000-02-20 | Институт проблем технологии микроэлектроники и особочистых материалов АН СССР | METHOD OF MAKING SILICON MULTILAYERED STRUCTURES |
| RU2522930C2 (en) * | 2012-11-19 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) | Method of thin film transistor manufacturing |
| RU2534173C2 (en) * | 2013-01-10 | 2014-11-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | METHOD OF OBTAINING CONVERTER OF VACUUM ULTRAVIOLET RADIATION INTO VISIBLE RANGE RADIATION IN FORM OF AMORPHOUS SILICON OXIDE SiOX FILM ON SILICON SUBSTRATE |
-
2017
- 2017-02-08 RU RU2017104204A patent/RU2660212C1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1552933A1 (en) * | 1988-05-24 | 2000-02-20 | Институт проблем технологии микроэлектроники и особочистых материалов АН СССР | METHOD OF MAKING SILICON MULTILAYERED STRUCTURES |
| US5930642A (en) * | 1997-06-09 | 1999-07-27 | Advanced Micro Devices, Inc. | Transistor with buried insulative layer beneath the channel region |
| RU2522930C2 (en) * | 2012-11-19 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) | Method of thin film transistor manufacturing |
| RU2534173C2 (en) * | 2013-01-10 | 2014-11-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | METHOD OF OBTAINING CONVERTER OF VACUUM ULTRAVIOLET RADIATION INTO VISIBLE RANGE RADIATION IN FORM OF AMORPHOUS SILICON OXIDE SiOX FILM ON SILICON SUBSTRATE |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2796455C1 (en) * | 2022-12-07 | 2023-05-23 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method for manufacturing semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6004285B2 (en) | Trap rich layer for semiconductor devices | |
| US8481405B2 (en) | Trap rich layer with through-silicon-vias in semiconductor devices | |
| US8384187B2 (en) | Semiconductor device with shallow trench isolation | |
| JP5584823B2 (en) | Silicon carbide semiconductor device | |
| TW201251005A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP2013513234A (en) | Manufacturing process of semiconductor on insulator type structure with reduced electrical loss and corresponding structure | |
| US8309426B2 (en) | Methods for manufacturing multilayer wafers with trench structures | |
| JP4020195B2 (en) | Method for manufacturing dielectric isolation type semiconductor device | |
| JP5092385B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| RU2584273C1 (en) | Method of making semiconductor device | |
| RU2660212C1 (en) | Method for manufacturing dielectric insulation | |
| RU2522930C2 (en) | Method of thin film transistor manufacturing | |
| RU2674413C1 (en) | Method for making semiconductor device | |
| TW201225215A (en) | Method of manufacturing trench power semiconductor device | |
| RU2515334C1 (en) | Method of making thin-film transistor | |
| RU2621372C2 (en) | Method of semiconductor device manufacturing | |
| RU2734094C1 (en) | Semiconductor device manufacturing method | |
| CN103681264B (en) | The forming method of semiconductor device and the forming method of MOS transistor | |
| TW201230333A (en) | Power metal-oxide-semiconductor field transistor having super junction of low Miller capacitance and manufacturing method thereof | |
| RU2399115C1 (en) | METHOD FOR ION ALLOYING OF p-n BARRIER AREAS OF SEMICONDUCTOR INSTRUMENTS AND INTEGRATED CIRCUITS WITH BORON | |
| KR100994891B1 (en) | Method of forming isolation film of semiconductor memory device | |
| RU2785122C1 (en) | Method for manufacturing a radiation-resistant semiconductor instrument | |
| RU2433501C2 (en) | Method for semiconductor device fabrication | |
| RU2723982C1 (en) | Semiconductor device manufacturing method | |
| JPH03165066A (en) | Polycrystalline silicon thin film transistor and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200209 |